像素电路及其驱动方法、显示装置专利检索- 点火专利检索查询-专利查询网

像素电路及其驱动方法、显示装置
申请号	CN201410110858.3	申请日	2014-03-24	公开(公告)号	CN103927982B	公开(公告)日	2016-08-17
申请人	京东方科技集团股份有限公司;			发明人	马占洁;
摘要	本发明实施例提供一种像素电路及其驱动方法、显示装置，涉及显示驱动电路技术领域，像素电路包括：复位模块、数据写入模块、输出模块以及预充电模块；其中，所述预充电模块分别连接第二信号端、所述控制节点以及所述输出模块，用于在复位结束之后，所述栅线输入行驱动信号之前对所述控制节点预充电。该结构可以在保证信号不失真的前提下，提高数据写入基点，确保数据写入时间。
权利要求	1.一种像素电路，其特征在于，包括：复位模块、数据写入模块、输出模块以及预充电模块；所述复位模块连接第一信号端、复位电压和控制节点，用于根据所述第一信号端输入的信号复位所述控制节点的电位；所述数据写入模块连接栅线、数据输入端、所述控制节点以及所述输出模块，用于当所述栅线输入行驱动信号时向所述控制节点存入所述数据输入端输入的数据信号，所述控制节点存储的电压用于打开所述输出模块；所述输出模块还连接发射信号端、所述控制节点以及发光器件，用于当所述发射信号端输入信号时向所述发光器件供电；所述预充电模块分别连接第二信号端、所述控制节点以及所述输出模块，用于在复位结束之后，所述栅线输入行驱动信号之前对所述控制节点预充电。 2.根据权利要求1所述的像素电路，其特征在于，所述复位模块包括：第一晶体管，其第一极连接所述复位电压，其栅极连接所述第一信号端，其第二极连接所述控制节点。 3.根据权利要求1或2所述的像素电路，其特征在于，所述数据写入模块包括：第二晶体管，其第一极连接所述控制节点，其栅极连接所述栅线，其第二极连接所述输出模块；第三晶体管，其第一极连接所述输出模块，其栅极连接所述栅线，其第二极连接所述数据输入端。 4.根据权利要求3所述的像素电路，其特征在于，所述输出模块包括：第四晶体管，其第一极连接第一电压端，其栅极连接所述发射信号端，其第二极连接所述第三晶体管的第一极；第五晶体管，其第一极连接所述发光器件，其栅极连接所述发射信号端，其第二极连接所述第二晶体管的第二极；第六晶体管，其第一极连接所述第四晶体管的第二极，其栅极连接所述控制节点，其第二极连接所述第五晶体管的第二极；电容，所述电容的一端连接所述第四晶体管的第一极，其另一端连接所述控制节点。 5.根据权利要求4所述的像素电路，其特征在于，所述预充电模块包括：第七晶体管，其第一极连接所述第四晶体管的第二极，其栅极连接所述第二信号端，其第二极接地；第八晶体管，其第一极连接所述第五晶体管的第二极，其栅极连接所述第二信号端，其第二极连接所述控制节点。 6.根据权利要求5所述的像素电路，其特征在于，所述发光器件的一端连接所述第五晶体管的第一极，另一端连接第二电压端。 7.根据权利要求5所述的像素电路，其特征在于，所述晶体管均为P型晶体管，或所述晶体管均为N型晶体管；当所述晶体管均为P型晶体管时，每一个所述晶体管的第一极均为源极，每一个所述晶体管的第二极均为漏极。 8.一种显示装置，其特征在于，包括如权利要求1-7中任一所述的像素电路。 9.一种用于驱动如权利要求1-7任一所述像素电路的像素电路驱动方法，其特征在于，包括：复位模块根据第一信号端输入的信号复位控制节点的电位；预充电模块对所述控制节点预充电；当栅线输入行驱动信号时，数据写入模块向所述控制节点存入数据输入端输入的数据信号，所述控制节点存储的电压用于打开输出模块；当发射信号端输入信号时，所述输出模块向发光器件供电。 10.根据权利要求9所述的像素电路驱动方法，其特征在于，晶体管均为P型晶体管，或所述晶体管均为N型晶体管；当所述晶体管均为P型晶体管时，每一个所述晶体管的第一极均为源极，每一个所述晶体管的第二极均为漏极。 11.根据权利要求10所述的像素电路驱动方法，其特征在于，当所述晶体管均为P型晶体管时，控制信号的时序包括：第一阶段：所述数据输入端和所述第一信号端均输入低电平，所述栅线、第二信号端以及所述发射信号端均输入高电平；第二阶段：所述第二信号端输入低电平，所述数据输入端、所述第一信号端、所述栅线以及所述发射信号端均输入高电平；第三阶段：所述数据输入端和所述栅线均输入低电平，所述第一信号端、所述第二信号端以及所述发射信号端均输入高电平；第四阶段：所述数据输入端和所述发射信号端均输入低电平，所述第一信号端、所述第二信号端以及所述栅线均输入高电平。
说明书全文	像素电路及其驱动方法、显示装置技术领域 [0001] 本发明涉及显示驱动电路技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。背景技术 [0002] 有机发光二极管（Organic Light Emitting Diode，OLED）作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED按驱动方式可分为PMOLED(Passive Matrix Driving OLED，无源矩阵驱动有机发光二极管)和AMOLED（Active Matrix Driving OLED，有源矩阵驱动有机发光二极管）两种。传统的PMOLED随着显示装置尺寸的增大，通常需要降低单个像素的驱动时间，因而需要增大瞬态电流，从而导致功耗的大幅上升。而在AMOLED技术中，每个OLED均通过TFT(Thin Film Transistor，薄膜晶体管)开关电路逐行扫描输入电流，可以很好地解决这些问题。 [0003] 在现有AMOLED产品中，为了降低制作驱动集成电路IC的成本，通常将驱动IC上的线路分配器（DUMAX）制作在玻璃基板上，这样在进行数据传输时，数据信号通过DUMAX后分别将红绿蓝（RGB）信号传送到背板的R、G、B数据线上，通过R、G、B数据线电容进行保存，以便当栅极扫描信号来临时，将RGB信号传送到相应RGB像素电极上。 [0004] 具体的，目前市场上常采用的一种AMOLED像素电路结构可以如图1所示，驱动改像素电路的时序图如图2所示。其工作原理简要描述如下：该像素分成三个部分进行工作，第1阶段是复位阶段，第2阶段是数据写入阶段，第3阶段是发光阶段。像素电路中均以PMOS晶体管为例，第1阶段中Vref为开启信号，使晶体管M1开启，将电容C1端与晶体管M6栅极相连处节点进行复位放电。在复位信号Vref开启结束后，扫描信号Gate开启之前是DUMAX开启时间段，该时间内DUMAX将RGB信号输入到相应的RGB数据线上，并且通过RGB数据线上的电容进行保持；第2阶段时，扫描信号Gate开启，将晶体管M3和M2打开，将RGB数据线上的信号输入到晶体管M6的源极，之后通过M6将Data+Vth信号写入到M6栅极；第3阶段时，发射信号Em开启，使得晶体管M4和M5开启，同时晶体管M6栅极上的信号（Data+Vth）通过电容C1进行保持，以便在发光阶段一直保持M6开启，实现补偿发光。可以看到，当应用这样一种Dumax设计时，其会占用栅极扫描线的信号时间，从而使得信号扫描时间变短，像素充电时间变小，导致像素充电率变差，从而严重影响AMOLED产品的显示质量。发明内容 [0005] 本发明的实施例提供一种像素电路及其驱动方法、显示装置，可以在保证信号不失真的前提下，提高数据写入基点，确保数据写入时间。 [0006] 为达到上述目的，本发明的实施例采用如下技术方案： [0007] 本发明实施例的一方面，提供一种像素电路，包括：复位模块、数据写入模块、输出模块以及预充电模块； [0008] 所述复位模块连接第一信号端、复位电压和控制节点，用于根据所述第一信号端输入的信号复位所述控制节点的电位； [0009] 所述数据写入模块连接栅线、数据输入端、所述控制节点以及所述输出模块，用于当所述栅线输入行驱动信号时向所述控制节点存入所述数据输入端输入的数据信号，所述控制节点存储的电压用于打开所述输出模块； [0010] 所述输出模块还连接发射信号端、所述控制节点以及发光器件，用于当所述发射信号端输入信号时向所述发光器件供电； [0011] 所述预充电模块分别连接第二信号端、所述控制节点以及所述输出模块，用于在复位结束之后，所述栅线输入行驱动信号之前对所述控制节点预充电。 [0012] 本发明实施例还提供一种显示装置，包括如上所述的像素电路。 [0013] 此外，本发明实施例还提供一种用于驱动如上所述像素电路的像素电路驱动方法，包括： [0014] 复位模块根据第一信号端输入的信号复位控制节点的电位； [0015] 预充电模块对所述控制节点预充电； [0016] 当栅线输入行驱动信号时，数据写入模块向所述控制节点存入数据输入端输入的数据信号，所述控制节点存储的电压用于打开输出模块； [0017] 当发射信号端输入信号时，所述输出模块向发光器件供电。 [0018] 本发明实施例提供的像素电路及其驱动方法、显示装置，通过设置预充电模块，从而可以在复位阶段结束之后和扫描阶段开始之间的DUMAX开启时间段内，预先对输出模块进行信号的写入，以便扫描开始后，数据信号写入时，电位可以直接以预充电电平为基础开始进行数据信号的写入，从而可以快速充电。这样一来，可以在保证信号不失真的前提下，提高数据写入基点，确保数据写入时间，有效提高了像素的充电率，大大提高了显示装置的质量。附图说明 [0019] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 [0020] 图1为现有技术中一种像素电路的电路连接结构示意图； [0021] 图2为现有技术中驱动像素电路的信号时序示意图； [0022] 图3为本发明实施例提供的一种像素电路的结构示意图； [0023] 图4为本发明实施例提供的一种像素电路的电路连接结构示意图； [0024] 图5为本发明实施例提供的驱动像素电路的信号时序示意图； [0025] 图6为本发明实施例提供的像素电路与现有技术中的像素电路充电情况的比较示意图； [0026] 图7本发明实施例提供的一种像素电路驱动方法的流程示意图。具体实施方式 [0027] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0028] 本发明实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管除栅极之外的两极，将源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型，本发明实施例结构中的晶体管均以P型晶体管为例进行说明，它的特点是当栅极电极输入低压时，晶体管开启，可以想到的是在采用N型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本发明的实施例保护范围内的。 [0029] 本发明实施例提供的像素电路，如图3所示，包括：复位模块1、数据写入模块2、输出模块3以及预充电模块4。 [0030] 其中，复位模块1连接第一信号端Vref_1、复位电压Vin和控制节点Pc，用于根据第一信号端Vref_1输入的信号复位控制节点Pc的电位。 [0031] 数据写入模块2连接栅线Gate、数据输入端Data、控制节点Pc以及输出模块3，用于当栅线Gate输入行驱动信号时向控制节点Pc存入数据输入端Data输入的数据信号，控制节点Pc存储的电压用于打开输出模块3。 [0032] 输出模块3还连接发射信号端Em、控制节点Pc以及发光器件D，用于当发射信号端Em输入信号时向发光器件D供电。 [0033] 预充电模块4分别连接第二信号端Vref_2、控制节点Pc以及输出模块3，用于复位结束之后，在栅线Gate输入行驱动信号之前对控制节点Pc预充电。 [0034] 本发明实施例提供的像素电路，通过设置预充电模块，从而可以在复位阶段结束之后和扫描阶段开始之间的DUMAX开启时间段内，预先对输出模块进行信号的写入，以便扫描开始后，数据信号写入时，电位可以直接以预充电电平为基础开始进行数据信号的写入，从而可以快速充电。这样一来，可以在保证信号不失真的前提下，提高数据写入基点，确保数据写入时间，有效提高了像素的充电率，大大提高了显示装置的质量。 [0035] 需要说明的是，在本发明实施例中，复位电压Vin可以持续输入低电压信号，用于当复位模块1开启时拉低控制节点Pc的电平。数据输入端Data输入来自DUMAX的R、G、B信号。本发明实施例中的发光器件可以是现有技术中包括LED或OLED在内的多种电流驱动发光器件。 [0036] 进一步地，如图4所示，复位模块1可以包括： [0037] 第一晶体管M1，其第一极连接复位电压Vin，其栅极连接第一信号端Vref_1，其第二极连接控制节点Pc。 [0038] 这样一来，在第一信号端Vref_1的控制下，第一晶体管M1开启，从而使得复位电压Vin输出至控制节点Pc，从而拉低控制节点Pc的电平，实现复位功能。 [0039] 进一步地，如图4所示，数据写入模块2包括： [0040] 第二晶体管M2，其第一极连接控制节点Pc，其栅极连接栅线Gate，其第二极连接输出模块3。 [0041] 第三晶体管M3，其第一极连接输出模块3，其栅极连接栅线Gate，其第二极连接数据输入端Data。 [0042] 当栅线Gate输入开启信号时，将晶体管M2和M3打开，从而可以将数据输入端Data上的R/G/B信号输入到输出模块3。 [0043] 进一步地，如图4所示，输出模块3包括： [0044] 第四晶体管M4，其第一极连接第一电压端V1，其栅极连接发射信号端Em，其第二极连接第三晶体管M3的第一极。 [0045] 在本发明实施例中，晶体管均以P型晶体管为例，此时第一电压端V1可以输入高电压VDD。 [0046] 第五晶体管M5，其第一极连接发光器件D，其栅极连接发射信号端Em，其第二极连接第二晶体管M2的第二极。 [0047] 第六晶体管M6，其第一极连接第四晶体管M4的第二极，其栅极连接控制节点Pc，其第二极连接第五晶体管M5的第二极。 [0048] 电容C，该电容C的一端连接第四晶体管M4的第一极，其另一端连接控制节点Pc。 [0049] 具体的，当栅线Gate输入开启信号时，数据输入端Data上的R/G/B信号输入到晶体管M6的第一极，之后通过M6将Data+Vth信号写入到M6栅极，其中电压Vth为晶体管M6的阈值电压。当发射信号端Em输入开启信号时，使得晶体管M4和M5开启，同时M6栅极上信号（Data+Vth）通过电容C进行保持，以便在发光阶段一直保持M6的开启，实现补偿发光。 [0050] 更进一步地，如图4所示，预充电模块4包括： [0051] 第七晶体管M7，其第一极连接第四晶体管M4的第二极，其栅极连接第二信号端Vref_2，其第二极接地。 [0052] 第八晶体管M8，其第一极连接第五晶体管M5的第二极，其栅极连接第二信号端Vref_2，其第二极连接控制节点Pc。 [0053] 这样一来，在复位结束和扫描开始之间的DUMAX开启时间段内，先对晶体管M6的栅极进行Vth的信号写入，以便扫描开始时，数据信号Data+Vth写入时，电位可以直接从Vth开始进行Data信号写入，从而使得Data+Vth可以快速充电。 [0054] 该结构是通过在原有补偿像素结构的基础上，使得晶体管M6的栅极和漏极通过晶体管M8进行连接，晶体管M6的源极通过晶体管M7进行连接，M7的另外一端连接GND，因为此电位为数据线最低信号电位，从而可以保证Data+Vth写入不失真，真实反应Data信号从小至大的输入。 [0055] 在如图4所示的像素电路中，发光器件D的一端连接第五晶体管M5的第一极，另一端连接第二电压端V2。其中，同样以P型晶体管为例，第二电压端V2可以相应的输入低电压VSS。 [0056] 这样一种结构的像素电路可以在保证信号不失真的前提下，提高数据写入基点，确保数据写入时间，有效提高了像素的充电率，大大提高了显示装置的质量。 [0057] 在如图4所示的像素电路内，包括8个P型晶体管和1个电容C（8T1C），这样一种结构的像素电路使用的元器件数量较少，便于设计和制造。驱动这样一种像素电路的信号时序可以如图5所示，以下可以分四个阶段对本发明实施例提供的像素电路的驱动原理进行详细说明。在本发明实施例中，第一电压信号端V1可以输入高电平VDD，第二电压信号端V2可以输入低电平VSS。 [0058] 第I阶段为复位阶段，其中第I和第II阶段实质就是将驱动如图1所示的像素电路结构的第一阶段（图2所示的第I阶段）分成两部分，一部分保持原复位特性不变，作为本发明驱动方法的第I阶段。 [0059] 第II阶段为预充电阶段，具体是在原像素电路结构复位结束和栅线Gate开启之间的DUMAX阶段，该阶段原像素电路结构内不发生信号变化，因此本发明在此进行了一个Vth写入功能设计，即第二信号端Vref_2开启，将晶体管M7和M8打开，晶体管M7打开将GND信号写入到M6的源极，M8开启时M6栅极与漏极连接，M6形成二极管连接，根据二极管连接特性，M6的栅漏极电位变成GND+Vth，由于GND是Data信号的最小电压值，因此它不会造成当Data输入下信号电压时，出现信号写入到M6栅极的失真。这样在此阶段M6栅极变成GND+Vth，即对M6进行Vth的预充电。 [0060] 第III阶段为数据写入阶段，数据输入端Data上的R/G/B数据信号再次写入Data+Vth时，晶体管M6的栅极就会在GND+Vth基础上进行写入，因为GND是Data最小信号电位，因此Data+Vth写入不会失真。 [0061] 第IV阶段为输出阶段，在本发明实施例中，第III阶段和第IV阶段的工作原理与如图2所示的现有结构的第2阶段和第3阶段原理类似，此处不再赘述。 [0062] 采用本发明实施例所提供的这样一种结构的像素电路，在复位结束和栅线开启之间的DUMAX阶段可以对控制节点Pc实现有效地预充电，从而使得栅线开启阶段信号的快速写入，其效果如图6所示，可以看到，本发明实施例所提供的像素电路由于采用预充电设计，充电速度较现有结构有很大的提高。 [0063] 需要说明的是，在本发明实施例所提供的像素电路中，是以第一至第八晶体管均采用P型晶体管为例进行的说明。这样一种像素电路驱动信号时序可以如图5所示。 [0064] 当第一至第八晶体管均采用N型晶体管时，通过将各驱动信号分别进行反相处理，同样可以实现上述功能，具体的驱动原理可以参照上述各个阶段的描述，此处不再赘述。 [0065] 本发明实施例还提供一种显示装置，包括有机发光显示器，其他显示器等。所述显示装置包括如上所述的任意一种像素电路。所述显示装置可以包括多个像素单元阵列，每一个像素单元包括如上所述的任意一个像素电路。 [0066] 具体的，本发明实施例所提供的显示装置可以是包括LED显示器或OLED显示器在内的具有电流驱动发光器件的显示装置。 [0067] 本发明实施例提供的显示装置，包括像素电路，该像素电路通过设置预充电模块，从而可以在复位阶段结束之后和扫描阶段开始之间的DUMAX开启时间段内，预先对输出模块进行信号的写入，以便扫描开始后，数据信号写入时，电位可以直接以预充电电平为基础开始进行数据信号的写入，从而可以快速充电。这样一来，可以在保证信号不失真的前提下，提高数据写入基点，确保数据写入时间，有效提高了像素的充电率，大大提高了显示装置的质量。 [0068] 本发明实施例提供的像素电路驱动方法，可以应用于前述实施例中所提供的像素电路，如图7所示，包括： [0069] S701、复位模块根据第一信号端输入的信号复位控制节点的电位。 [0070] S702、预充电模块对控制节点预充电。 [0071] S703、当栅线输入行驱动信号时，数据写入模块向控制节点存入数据输入端输入的数据信号，该控制节点存储的电压用于打开输出模块。 [0072] S704、当发射信号端输入信号时，输出模块向发光器件供电。 [0073] 本发明实施例提供的像素电路驱动方法，通过设置预充电模块，从而可以在复位阶段结束之后和扫描阶段开始之间的DUMAX开启时间段内，预先对输出模块进行信号的写入，以便扫描开始后，数据信号写入时，电位可以直接以预充电电平为基础开始进行数据信号的写入，从而可以快速充电。这样一来，可以在保证信号不失真的前提下，提高数据写入基点，确保数据写入时间，有效提高了像素的充电率，大大提高了显示装置的质量。 [0074] 需要说明的是，本发明实施例中的发光器件可以是现有技术中包括LED或OLED在内的多种电流驱动发光器件。 [0075] 在本发明实施例中，晶体管均可以为P型晶体管，或晶体管也均可以为N型晶体管。 [0076] 当晶体管均为P型晶体管时，每一个晶体管的第一极均为源极，每一个晶体管的第二极均为漏极。 [0077] 进一步地，当晶体管均为P型晶体管时，如图5所示，控制信号的时序包括： [0078] 第一阶段：数据输入端Data和第一信号端Vref_1均输入低电平，栅线Gate、第二信号端Vref_2以及发射信号端Em均输入高电平。 [0079] 第二阶段：第二信号端Vref_2输入低电平，数据输入端Data、第一信号端Vref_1、栅线Gate以及发射信号端Em均输入高电平。 [0080] 第三阶段：数据输入端Data和栅线Gate均输入低电平，第一信号端Vref_1、第二信号端Vref_2以及发射信号端Em均输入高电平。 [0081] 第四阶段：数据输入端Data和发射信号端Em均输入低电平，第一信号端Vref_1、第二信号端Vref_2以及栅线Gate均输入高电平。 [0082] 采用本发明实施例所提供的这样一种结构的像素电路，在复位结束和栅线开启之间的DUMAX阶段可以对控制节点Pc实现有效地预充电，从而使得栅线开启阶段信号的快速写入，其效果如图6所示，可以看到，本发明实施例所提供的像素电路由于采用预充电设计，充电速度较现有结构有很大的提高。 [0083] 需要说明的是，在本发明实施例所提供的像素电路中，是以第一至第八晶体管均采用P型晶体管为例进行的说明。这样一种像素电路驱动信号时序可以如图5所示。 [0084] 当第一至第八晶体管均采用N型晶体管时，通过将各驱动信号分别进行反相处理，同样可以实现上述功能，具体的驱动原理可以参照上述各个阶段的描述，此处不再赘述。 [0085] 本领域普通技术人员可以理解：实现上述方法实施例的全部或部分流程可以通过计算机程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。 [0086] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

意见反馈