在建造技术与展示结构的多项领域中，皆需利用简单的方式在地 板、壁面或天花板中配置传感器系统与致动器系统，特别是显示器组 件；因此，地板、壁面或天花板须可随意或可整体感知到接触及/或压 力，且应可以与关于接触及/或压力存在的光学指示或声音指示产生反 应。
所需的大面积传感器系统或大面积显示器系统须适合利用简单的 方式加以操作，特别是，传感器系统或致动器系统的安装应适用于各 种大小与各种几何形状的地板、壁面或天花板。
为了将传感器系统或致动器系统整合在房间的地板、侧墙或天花板 中，习知技艺是以一种特定用途(customer-specific)的方式而将所 需的传感器与致动器装置在地板、壁面或天花板中。
此类特定方式需要进行大量的规划，其中在各个情形中，在建造物 的规划过程中，皆需要精确地标示指明必须置放传感器与致动器系统 的位置。
此类特定方式的另一个缺点是各传感器与各致动器是被分别驱 动，且各具有独立的电源线及数据线；数据线则已分别被路由(即经特 定路线传送)、或是经过必须个别安装的路由器(router)而至一中央计 算单元。此外，在习知技艺中尚需使用复杂的控制软件来驱动各个传 感器与致动器，且其必须与个别的特定方式的特定几何(specific geometry)匹配，以对物体进行二维(two-dimensional)或三维 (three-dimensional)侦测，特别是对人群进行侦测。
由于诸如此类的特定方式不具应用弹性且又昂贵，因此并不适于在 市面上量产。
此外，文献[1]揭露了一种在电磁场中(或换言之，在微系统中)的 自组织显示区域(self-organizing display)与感测区域(sensor- areas)的误差容限(error-tolerant)与故障容限(fault-tolerant) 架构。
文献[2]揭露了一种具有按钮的控制表面面板与一种控制板。
此外，文献[3]揭露了一种地板表面面板模块，其中电源缆线或数 据缆线是永久安装且耦合至另一个地板表面面板模块之电源缆线或数 据缆线。此外，该地板表面面板模块包含了计算机芯片与传感器，例 如用于侦测温度或是侦测该地板表面面板模块所负载的重量的计算机 芯片与传感器。
如文献[1]所述之处理器配置的一般缺点在于各个处理器必须配备 四个或六个彼此独立的双向通信链接至各别的四或六个相邻处理器。
目前大部分的商用、低成本的微控制器(亦即在包含处理器的处理 器组件中作为中央控制组件的处理器)都具有标准化通信接口，但是一 个微控制器正常提供的标准化通信接口的数量皆明显少于上述处理器 配置中所需的四或六个通信接口。
因此，在文献[1]所述的处理器配置中，必须在处理器通信接口之 各处理器组件中使用其它的通信模块，以提供额外需要的通信接口， 因而导致材料成本增加，并增加了处理器配置制造上的整合复杂度。
除此之外，目前仍知多种总线总线(bus)系统，例如使用串平行列 接口(Serial Parallel Interface，SPI接口)的总线总线系统、或 是基于控制局域网络标准(Controller Area Network standard，CAN 标准)的总线总线系统、或是使用I2C接口来交换电子数据的总线总线 系统(见文献[4])。
本发明即基于以一种简单且具成本效益的方式在地板、壁面或天花 板中之电子整合的问题。
此问题可由一种表面面板模块、一种表面面板模块配置、一种用于 决定表面面板模块配置的表面面板模块至至少一参考位置距离的方法 而获得解决，其具有如权利要求独立项中所主张的特征。

表面面板模块具有至少一电源供应连接，至少一数据传输接口与至 少一处理器单元，其耦合至该电源供应器连接与该数据传输接口。
本发明显然可视为一种包含用于表面面板(paneling)的标准设计 的模块，特别是用于地板面板、壁面面板或天花板面板，该模块更具 有一处理器单元以处理电子信号，电力则经由一电源供应器连接而供 至该处理器单元，且藉由数据传输接口将欲处理的数据提供至该处理 器单元。
换言之，这代表处理器单元是嵌埋在表面面板的标准组件中，因此 各表面面板模块代表本质独立的单元，然却能够以额外提供的组件为 基础，而经由一表面面板模块配置中两个以上的表面面板模块的数据 传输接口来交换电子信号，其因而可在表面面板模块配置内分别找出 表面面板模块及/或相对于一预定参考位置的局部位置。
因此，就表面面板模块而言，便可非常轻易地决定在一区域内的此 一模块位置，而无须任何外部信息。
这使得可以利用一个非常简单且低成本的方法而以本质上相同的 方式来设计并量产各表面面板模块，且尽管在该等表面面板模块中整 合有其它的电子组件，在表面面板模块的配置布局上，本发明亦无须 为了在该表面面板模块配置内对各表面面板模块精确寻址而考虑在该 等表面面板模块覆盖区域中的各表面面板模块必须配置的位置。
一个表面面板模块配置具有两个以上的表面面板模块，特别是具有 大量的表面面板模块，该等表面面板模块藉由各电源供应器连接与各 数据传输接口而彼此耦合。
为了决定该表面面板模块配置内，从各别表面面板模块表面到至少 一具有电子信息的参考位置的距离(其中该等电子信息在互相邻近的 表面面板模块的处理器单元间交换)，一第一表面面板模块的一处理器 单元产生一第一信息，该第一信息含有第一距离信息，该第一距离信 息含有该第一表面面板模块的距离或接收来自该参考位置的该第一信 息的一第二表面面板模块的距离；该第一信息由该第一表面面板模块 的处理器单元发送至该第二表面面板模块的处理器单元，且该参考位 置到该第二表面面板模块的位置是以该距离信息的函数而加以决定或 储存。该第二表面面板模块的处理器单元进而产生一第二信息，该第 二信息含有第二距离信息，该第二距离信息含有该第二表面面板模块 的距离或接收来自该参考位置的该第二信息的一第三表面面板模块的 距离，其中该第二信息是从该第二表面面板模块的处理器单元发送至 该第三表面面板模块的处理器单元，且从该参考位置到该第三表面面 板模块的处理器单元的距离是以该第二距离信息的函数加以决定或储 存。在该表面面板模块配置中且经由数据传输接口而彼此耦合的所有 表面面板模块皆执行以上所述的该等方法步骤。
因此，一旦开始执行此一方法，便可以利用局部信息而决定在该表 面面板模块配置内的各个表面面板模块的位置、以及其离至少一参考 位置的距离。
本发明之此一构想可明显应用在微系统中已经发展的架构以及其 微数据显示器与传感器中，且针对此一构想所发展的算法则已转换至 建造技术与展示技术之微系统中，其所需的处理器单元则皆埋嵌在表 面面板模块内，而成为标准组件。
这广泛开启了新应用选择的范围，其于下文中将详细说明。
基本上，参考位置并没有限制，而该参考位置最好是入口处理器(将 于下文中加以说明)所在位置，其驱动该表面面板模块配置的处理器单 元并促使该表面面板模块配置自外部进行通信；该参考位置亦可为该 表面面板模块配置内的一个位置，而在此情形中，一表面面板模块最 好是配置在该参考位置上且与其相关；在此例中，该参考位置最好是 位于边缘，亦即最上一列或最下一列或最左一行或最右一行，在此情 形下该表面面板模块配置的处理器单元则以矩阵的方式而配置行与列 中，而信息最好是专门经由位于该表面面板模块配置边缘处的至少某 些表面面板模块而藉由该入口处理器传输于该表面面板模块配置中、 或自该表面面板模块配置传输。
这个程序显然代表从该参考位置(通常是在该表面面板模块配置的 边缘)上的一“输入表面面板模块”的一“处理器单元”开始，亦即在 相对于该表面面板模块配置的一输出模块上，一第一距离被指派为例 如一距离值“1”，其表示该输入表面面板模块是位于离该入口处理器 “1”的位置上。在具有自该参考位置发送信息的该处理器单元之该表 面面板模块的距离则被插入各信息中且被传输到欲接收此信息之处理 器单元的情形中，第一处理器单元以第一信息的方式传输该距离值 “1”至第二处理器单元，而该第二处理器单元将所接收的距离值增加 “1”，此时储存此增量值“2”为该第二处理器单元中更新的第二距 离值；该第二距离值再被增加“1”而产生一第三距离值，该第三距离 值被传输第三处理器单元并加以储存；所有表面面板模块的所有处理 器单元都以对应的方式来执行此一对应程序，且在接收具有距离信息 的信息后即更新与处理器相关的各距离值，无论何时，所接收的距离 值皆小于所储存的距离值。
一个表面面板模块配置具有大量的表面面板模块，各表面面板模块 则是经由一双向通信接口(数据传输接口)而耦合至至少一相邻的表面 面板模块。为了决定从一参考位置到该表面面板模块配置中的一表面 面板模块的各别距离，信息系于各表面面板模决的处理器单元间交 换，最好是在互相邻近的表面面板模块的处理器单元间交换，其中各 信息含有一距离信息，而该距离信息则指示发送信息的一处理器单元 的表面面板模块距离，或指示接收来自该参考位置的信息的一处理器 单元的表面面板模块距离(亦称为距离值)，且各处理器单元则是设计 为可决定、或可从一接收信息中的距离信息储存其至所述参考位置的 实际距离。
由于仅使用局部信息、以及特别是在直接互相邻近的表面面板模块 的处理器单元间进行电子信息的交换，此程序特别耐用于个别的表面 面板模块或两表面面板模块间的各别连接产生干扰或失效的情形。
本发明的较佳发展例则于权利要求附属项中说明，而其细节则于下 文关于本发明之方法与本发明之处理器配置中加以描述。
本发明一发展例则提供整合在一插塞连接器中的电源供应器连接 与数据传输接口。
经由该表面面板模块所包含的电子线路即可以电子方式执列数据 处理，或是经由整合在该等电子线路中的光学线路即可以光学方式执 列数据处理；其中至少一电源线是根据本发明之此发展例而提供，该 电源线将该处理器单元耦合至该电源供应器连接，且至少一数据线系 以上述之光学数据线路方式提供，而该处理器单元则藉由该数据线而 耦合至数据传输接口。
该表面面板模块可为一壁面面板模块、一地板面板模块或一天花板 面板模块。
在本文中，须注意本发明并不限于封闭房间的使用，该表面面板模 块亦可仅覆盖地板而不由展示面之侧壁接合。
根据本发明一发展例，该表面面板模块是设计为以一瓷砖，或一壁 砖，或一拼板地板组件，或一薄板组件覆盖其表面。
此外，在该表面面板模块中至少可整合一传感器，该传感器可为一 声音传感器、一压力传感器(例如压晶体管(piezo-crystal)传感 器)、一气体传感器、一振动传感器、一形变(deformation)传感器或 一应力(tensile-stress)传感器。
根据本发明另一发展例，该表面面板模块具有至少一个整合于其内 的致动器；举例而言，该致动器可为一成像单元或一声音生成单元， 最好是一液晶显示单元或一聚合物电子显示单元、一般形式的显示单 元、一产生声波之扬声器、或是可产生电磁波的任何一般组件；另一 种可使用的致动器则是可产生振动的组件。壁砖最好是陶瓷壁砖、或 固态地砖(例如软木地板组件)、或是砖型组件，其可用于类似乐高积 木(Lego)的方式来镶嵌一表面。
该表面面板模块可为六角形(hexagonal shape)，其中各例中的各 表面面板模块具有高达六个相邻的表面面板模块，其各以数据传输接 口中的一双向通信接口而彼此耦合。当使用六角表面面板模块时，可 于该表面面板模块配置中产生非常高的堆积密度。
另外，该表面面板模块亦可为矩形，其中各例中的各表面面板模块 则具有高达四个相邻的表面面板模块，其各以数据传输接口中的一双 向通信接口而彼此耦合。
根据本发明另一发展例，在决定所述参考距离至所述表面面板模块 的距离前，先根据在所述表面面板模块配置的一导入点的一表面面板 模块决定所述表面面板模块配置内的表面面板模块的物理位置，具有 至少一行参数z与一列参数s的位置决定信息(其分别包含在所述表面 面板模块配置内发送所述信息的处理器单元的列数或行数、或是分别 包含接收所述信息的处理器单元的列数或行数)被传输至邻近表面面 板模块的处理器单元，且各处理器单元分别执行下述步骤：
●若接收信息中的行参数高于所述处理器单元先前储存的行数，则 指派所述接收信息的行参数z为所述处理器单元本身的行数，
●若接收信息中的列参数高于所述处理器单元本身的列数，则指派 该等接收信息的行参数值为所储存的列数，
●若其本身行数及/或其本身列数已根据上述方法步骤而改变，则 产生具有新行参数与新列参数的新位置测量信息，其各包含发送所述 信息的处理器单元的行数与列数、或接收所述信息的处理器单元的行 数与列数，且该等信息被分别传输至一邻近表面面板模块的处理器单 元。
此一发展例更延伸了本发明中关于在互相相邻的表面面板模块间 局部交换信息的概念；根据本发明此一概念，该表面面板模块配置内 的各别表面面板模块的物理距离仅单纯与自直接相邻的表面面板模块 接收的位置信息的局部位置信息有关，这使得此程序亦可耐用于该表 面面板模块基于自组织化时所产生的误差或失效的情形。
根据本发明另一发展例，在一反复方法中，若在各接收信息中的先 前储存距离值大于所接收的距离值(增加了一预定值)，则改变所述表 面面板模块本身距离的所述处理器单元，以及在一表面面板模块的处 理器单元改变其本身距离值的情况下，产生一距离测量信息并将其发 送至邻近表面面板模块的处理器单元，所述距离测量信息各包含其本 身距离以作为距离信息，或作为从入口处理器到接收处理器单元的距 离值。
该距离值可由其本身距离值改变微一个已经增加一预定值的值，该 预定值最好是“1”。
本发明特别适合用于下列应用范围：
●建筑自动化，特别是用以增进建筑物便利性，
●与位置相关之警报器系统，例如用以决定一个进入的人或物体 的重量，
●展示地址或展示馆中的自动访客导引，
●用于紧急情况下的控制系统，例如在飞行器(飞机)或火车上， 以向旅客指示紧急逃生路径。
显然，本发明可视为将所需的电子数据处理与任意所需的传感器系 统、或显示组件与通信网路组件整合在已知的壁面、地板、或天花板 镶面系统(paneling system)中；在本文中，该等镶面系统是适用于 覆盖一表面于预定方向的标准组件，特别是一种矩形或六角形装置。
虽然下述实施例是说明一种铺砌瓷砖(tiled)之装置，但本发明不 限于瓷砖或壁砖，而亦可用于任合适于表面覆盖或表面镶面的标准组 件。
本发明更基于提供一种处理器配置，其中所使用的处理器不需要配 备其它的通信接口于处理器组件中。
此构想可由具有如权利要求独立项中所主张特征的处理器配置、纺 织构造结构(textile fabric structure)与表面面板结构而实现。
一处理器配置具有至少一接口处理器，其提供所述处理器配置一信 息接口；此外，该处理器配置具有大量的处理器，至少在某些情形中， 所述处理器在物理上配置为彼此直接相邻耦合以交换电子信息；该处 理器配置更具有大量的传感器及/或致动器，其中指派一传感器及/或 一致动器于所述大量处理器中的各处理器，且各处理器耦合至具有欲 以电子信息传输的感测数据及/或致动数据的各处理器单元，其中所述 电子信息是来自所述接口处理器及/或传至所述接口处理器。至少在某 些情形中物理上配置为彼此直接相邻的该等处理器是根据高于单一等 级的标准耦合拓朴而彼此耦合。
一种纺织构造结构则具有上述的处理器配置，该等处理器是配置在 该纺织构造结构中；此外，该纺织构造结构具有将该等处理器彼此耦 合的导电线路；该纺织构造结构更具有将该等处理器彼此耦合的传导 性数据传输线路，以及非导电线路。
此外，位于该纺织构造结构边缘的该等导电线路是与该等传导性数 据传输线路分别供有电子接口与数据传输接口。
由于此一设计，该纺织构造结构具有优于习知技术的优势，其具有 大面积且可轻易裁切为所需形状，因此可以轻易与任何欲配置的所需 表面彼此贴合；而由于在该纺织构造结构中已将处理器组件彼此耦 合，因而无须进一步在该纺织构造结构中耦合各别的处理器组件(例如 传感器或致动器(如发光导引)或处理器等)。
换言之，这表示有两个以上的处理器组件埋嵌在该纺织构造结构中 以镶面(paneling)一表面。在该纺织构造结构内的各处理器单元最好 是可以经由数据传输线路，藉由另外用来与该纺织构造结构中的其它 处理器组件交换电子信息的组件而找出该纺织构造结构内各处理器组 件的局部位置，最好是使用如文献[1]所述的方法来找出各处理器组件 相对于一预定参考位置的局部位置，换言之，即执行一个自组织化 (self-organization)程序。
因此，处理器单元可因而非常容易地决定其在一表面内的位置，而 无须任何其它的外部信息，即使是当纺织构造结构被裁切为一预定形 状时，在此过程期间各微电子组件间的处理器组件或耦合线路会由于 裁切过程而被破坏或移动。
因此，就量产之处理器组件的自组织化而言，此方式可以一种非常 简单且具成本效益的方法来配置一纺织构造结构，以将该纺织构造结 构裁切为铺设该纺织构造结构所需的预定形状，而且，尽管在该纺织 构造结构中整合了其它的电子组件，但仍不需考虑该等纺织构造结构 覆盖的表面内配置处理器组件的位置，便可分别对该纺织构造结构内 的各个处理器组件寻址。
上述的纺织构造结构以及在其上所固定的表面面板是针对一表面 面板结构而提供。
本发明显然可视为在该处理器配置内具有之高于单一等级的标准 耦合拓朴降低了该处理器配置中的处理器组件与处理器的整合复杂度 与硬件复杂度，因此相较于传统技术而言，本发明所需的通信接口数 量即可降低，举例而言，降为四或六个双向通信接口(见图2)，因而在 一处理器组件中，除了该处理器本身所提供的通信接口之外，则不需 要再使用其它的通信接口。
特别是，现在只需要使用两个通信接口来取代原本需要的四个或六 个通信接口，目前许多商用的微控制器(亦即处理器)都是具有两个通 信接口。
举例而言，由亿恒公司(InfineonTM Company)所提供的许多微控制 器，例如XC161或XC164微控制器，便具有两个标准化的通信接口， 因此该等处理器组件可以被制造地更具成本效益且具有更少的组件， 而不需配置其它的标准化通信，换言之，即不需使用标准化通信协议。
根据本发明，显然不需要像习知技艺中使用点对点通信链接来以单 一等级的耦合拓朴耦合两个物理上直接配置为相邻的处理器，而是可 以使用高于单一等级的标准耦合拓朴，特别是使用标准总线总线耦合 拓朴或标准环型耦合拓朴。
一般而言，根据本发明，任何标准较高等级(高于单一等级)的耦合 拓朴都可以用来耦合在该处理器配置内物理上配置为彼此直接相邻的 处理器。
藉由将点对点通信链接改变成标准较高等级(较高层级)拓朴即可 明显减少所需的通信接口数量，其最好各具有最多四个用户 (subscriber)；在此例中，仍可满足物理上配置为彼此直接相邻的处 理器间的局部通信需求，且可以在无须改变的情形下转换原本装置的 通信链接线路之网格(grid)结构，因此即可使用如文献[1]所述之基本 装置。
本发明的较佳发展例细节可见于权利要求附属项中。
根据本发明一发展例，一种特别简单且具成本效益的高于单一等 级、耐用于误差与失效情形之耦合拓朴即为一标准总线总线耦合拓 朴，物理上配置为彼此直接相邻的处理器即根据此耦合拓朴而彼此耦 合。
根据本发明另一发展例，一种特别简单且具成本效益的高于单一等 级、耐用于误差与失效情形之耦合拓朴即为一标准环型耦合拓朴，物 理上配置为彼此直接相邻的处理器即根据此耦合拓朴而彼此耦合。
本发明中用于标准总线总线耦合拓朴的一项实施例是根据下列通 信接口标准而设计：
●串平行列接口(Serial Parallel Interface，SPI)，
●控制器局域网络接口(Controller Area Network interface， CAN interface)，或
●如文献[4]所述的I2C接口。
换言之，根据本发明一发展例，可使用一种SPI总线总线、一种 CAN总线总线、或一种I2C总线总线来产生高于单一等级的标准耦合拓 朴。
该等处理器是以矩阵形式而配置于列与行中，或是配置为六角结构 的形式。
根据该纺织构造结构的一发展例，该等导电线路是设计为可用于供 应电力至两个以上的处理器及/或传感器及/或致动器。
根据本发明另一发展例，该等传导性数据传输线路具电传导性。
根据本发明另一发展例，该等传导性数据传输线路具光传导性。
特别是，两个以上的处理器中的各处理器组件最好是藉由该等传导 性线路与该等传导性数据传输线路而耦合至所有相邻的处理器组件， 亦即在一标准矩形网格中，其各耦合至四个相邻的处理器组件。
最好是至少有一个传感器耦合至所述两个以上的处理器，此种传感 器可为一压力传感器、一热传感器、一烟雾传感器、一光学传感器或 一噪音传感器。
在一发展例中，该纺织构造结构具有至少一成像组件及/或一声波 生成组件及/或一振动生成组件，其耦合至至少某些所述两个以上的处 理器。
这表示该纺织构造结构具有至少一个整合于其中的致动器，举例而 言，该致动器可为一成像单元或一声音生成单元，最好是一液晶显示 单元或一聚合物电子显示单元、一般形式的显示单元、一产生声波之 扬声器、或是可产生电磁波的任何一般组件；另一种可使用的致动器 则是可产生振动的组件。
根据本发明另一发展例，该纺织构造结构中的所述两个以上的处理 器及/或传感器及/或致动器是设计为可使信息在第一处理器组件与该 纺织构造结构中相邻的一第二处理器组件之间交换，以决定第一处理 器组件离一参考位置的各别距离；各信息含有一距离信息，其中该距 离信息指示发送信息的一处理器单元的表面面板模块距离，或指示接 收来自该参考位置的信息的一处理器单元的表面面板模块距离；此外 该等处理器组件是设计为可决定、或可从一接收信息中的距离信息储 存至该参考位置的实际距离。
该表面面板结构最好是设计为壁面面板结构、地板面板结构或天花 板面板结构的形式。
该表面面板结构可具有一纺织物，藉以使导电线路至少在该纺织构 造结构的次要区域上均匀通过。
用以使导电线路通过的纺织物是用来避免人群周围的“电子烟雾 (electrosmog)”，其可用以遮蔽此“电子烟雾”；然而在此例中，仍 必须注意以确认某些区域(例如电容传感器上的区域)不会被遮蔽覆 盖。
本发明特别适用于下列应用范围：
●建筑自动化，特别是用以增进建筑物便利性，
●与位置相关之警报器系统，例如用以决定一个进入的人或物体 的重量，
●展示地址或展示馆中的自动访客导引，
●用于紧急情况下的控制系统，例如在飞行器(飞机)或火车上， 以向旅客指示紧急逃生路径，
●使用纺织构造结构来侦测可能危害的纺织混凝土结构，
●用于收集统计分析用的信息，例如顾客拜访了公司的哪些区 域、以及拜访多久等信息。
除了由塑料纤维(非导电性线路)制成的基本构造外，本发明之纺织 构造结构包含传导性线路，最好是由传导性线索与织品线路(例如铜金 属导线、聚合物细线、碳细线或其它导电性线路)制成；而若是使用金 属导线时，最好是使用一层由贵重金属(例如金或银)所组成的覆层 (coating)，来作为抗湿气或腐蚀媒介的腐蚀保护层。另一种可行方式 则是涂布一层隔离漆(例如聚酯、聚氨、聚氨基钾酸酯)来隔离金属线 路。
除了导电纤维线路外，亦可使用由塑料或玻璃所组成的光学波导来 作为数据传输线路。
该纺织构造结构的基本结构的厚度最好是配合欲整合于其中的处 理器组件(在下文中亦称为微处理器模块，例如传感器、发光二极管及 /或微处理器等)厚度；举例而言，传感器可为一压力传感器、一热传 感器、一烟雾传感器、一光学传感器或一噪音传感器。光学传导纤维 及/或电性传导纤维间的分隔最好是选择为可与欲整合之该等处理器 组件的连接网格互相配合。
即使是在如下述地毯装置(carpet arrangement)之实施例的情形 中，本发明亦不限于地毯，而亦可用于其它适于一般任何处理器的表 面覆盖或表面覆层(cladding)的任何组件中，其中该处理器与一传感 器及/或一致动器相关。
本发明之纺织构造装置具有整合的微电子装置、处理器单元及/或 传感器及/或致动器，例如微小指示器卷标，其本质上完全具操作性且 可固定于不同类型的表面面板；诸如此类的项目包含了例如非传导性 纺织物、地板覆盖物(如地毯)、拼花地板、塑料、帘幔、卷帘、壁纸、 隔席、蓬顶、涂覆层、涂漆料与纺织混凝土等，这些项目最好是藉由 黏合、层压或硬化等方式加以固定。
附图说明
本发明之实施例将于下文中配合图式加以说明，在图式中相同的组 件即以相同的组件符号加以标示，其中：
图1为根据本发明第一实施例的瓷砖装置(tile arrangement)平 面图；
图2A至图2C为本发明的瓷砖平面图，其包含矩形瓷砖(图2A)、 三角形瓷砖(图2B)或六角形瓷砖(图2C)；
图3为图1所示的瓷砖装置中的一瓷砖平面图；
图4示意性说明了根据本发明第一实施例的瓷砖装置与一中央控制 计算机的平面图；
图5为根据本发明第二实施例的瓷砖装置(tile arrangement)平 面图；
图6为一六角形瓷砖的平面图；
图7A与图7B说明一方向性图形(图7A)与一非方向性图形(图 7B)；
图8为一方向性图谱；
图9A与图9B为处理器配置的示意图，其分别为非方向性图形(图 9A)与方向性图形(图9B)；
图10为不同路由路径(routing paths)的示意图，其为具有作为 一根源之输入节点的方向性图谱；
图11为较佳的路由图谱示意图；
图12A至图12J说明如图11所示的路由图谱的不同驱动时间点；
图13A至图13F说明如图11所示的路由图谱的不同驱动时间点；
图14为两个平行瓷砖的平面图，其说明了两瓷砖间的双向信息交 换；
图15为非相干性瓷砖的示意图；
图16为发送测量相干性信息时之相干性瓷砖示意图；
图17为用于解释测量位置信息之发送的瓷砖示意图；
图18为瓷砖示意图，其用以说明找到该瓷砖装置内的各别瓷砖位 置时的情形；
图19为用于解释测量距离信息之发送的瓷砖示意图；
图20说明在执行距离决定程序时的瓷砖装置，其中该瓷砖装置在 其较低边缘具有大量的输入处理器单元；
图21说明在执行具例决定程序后的瓷砖装置，其中该瓷砖装置的 最低列中的每第三个瓷砖各与一参考位置相关；
图22为用于解释测量组织信息之接收与传输的瓷砖示意图；
图23为用于解释在该瓷砖装置内的偶数行中的测量信道信息之传 输组织化序列的瓷砖示意图；
图24为用于解释在该瓷砖装置内的奇数行中的测量信道信息之传 输组织化序列的瓷砖示意图；
图25为复数瓷砖的示意图，其用以说明经由耦合于该等瓷砖通信 接口彼此间的信道来进行组织化与信息交换；
图26说明了一种执行标准反向组织程序的瓷砖装置，在此情形中， 针对该瓷砖装置的最低列的所有瓷砖而由一入口处理器供应或发送信 息、或将信息供应或发送至该入口处理器；
图27说明了在执行标准反向组织程序后的瓷砖装置，在此情形中， 针对该瓷砖装置的最低列的每第三个瓷砖而由一入口处理器供应或发 送信息、或将信息供应或发送至该入口处理器；
图28为一处理器单元的示意图，其用于解释测量计数节点信息之 接收与传输；
图29为一瓷砖示意图，用以解释测量节点尺寸信息之接收与传输；
图30说明了一种执行瓷砖生产决定程序的瓷砖装置，在此情形中， 针对该瓷砖装置的最低列的所有瓷砖而由一入口处理器供应或发送信 息、或将信息供应或发送至该入口处理器；
图31说明了一种执行瓷砖生产决定程序后的瓷砖装置，在此情形 中，针对该瓷砖装置的最低列的每第三个瓷砖而由一入口处理器供应 或发送信息、或将信息供应或发送至该入口处理器；
图32为一瓷砖示意图，用以解释测量颜色距离信息之传输；
图33为一瓷砖示意图，用以解释测量封锁标记信息之接收与传输；
图34为一瓷砖示意图，用以解释一“未涂色”的瓷砖对于测量封 锁标记信息之接收；
图35说明了一种执行漫游信道与瓷砖装置决定程序以及指派标记 的瓷砖装置，在此情形中，针对该瓷砖装置的最低列的所有瓷砖而由 一入口处理器供应或发送信息、或将信息供应或发送至该入口处理 器；
图36为一瓷砖示意图，用以解释测量删除信道信息之接收与传输；
图37为一瓷砖示意图，用以解释测量行组织信息之接收与传输；
图38说明了一种执行再组织程序的瓷砖装置，在此情形中，针对 该瓷砖装置的最低列的每第三个瓷砖而由一入口处理器供应或发送信 息、或将信息供应或发送至该入口处理器；
图39说明了一种执行再组织程序的瓷砖装置，在此情形中，针对 该瓷砖装置的最低列的所有瓷砖而由一入口处理器供应或发送信息、 或将信息供应或发送至该入口处理器；
图40为一种处理器单元示意图，其用以解释藉由一测量颜色距离 信息来起始输入瓷砖颜色；
图41说明了一种执行再组织程序后的瓷砖装置，其中权重g＝0， 在此情形中，针对该瓷砖装置的最低列的所有瓷砖而由一入口处理器 供应或发送信息、或将信息供应或发送至该入口处理器；
图42说明了一种执行再组织程序后的瓷砖装置，其中权重g＝∞， 在此情形中，针对该瓷砖装置的最低列的所有瓷砖而由一入口处理器 供应或发送信息、或将信息供应或发送至该入口处理器；
图43为一瓷砖示意图，用以解释测量编号信息之接收与传输；
图44说明了一种执行重新编号程序的瓷砖装置，在此情形中，针 对该瓷砖装置的最低列的所有瓷砖而由一入口处理器供应或发送信 息、或将信息供应或发送至该入口处理器；
图45说明了一种执行编号程序的瓷砖装置，在此情形中，针对该 瓷砖装置的最低列的每第三个瓷砖而由一入口处理器供应或发送信 息、或将信息供应或发送至该入口处理器；
图46说明了根据本发明一实施例之路由表(routing table)；
图47为一瓷砖示意图，用以解释数据路由与显示；
图48为一瓷砖示意图，用以解释重试(retry)信息之接收与传输；
图49为所使用信息的一概述图；
图50为本发明一实施例之瓷砖的电路示意图；
图51说明了本发明一实施例之瓷砖的插塞连接器的平面图；
图52A与图52B为根据本发明实施例，用以说明瓷砖的插塞连接器 与一瓷砖连接组件的截面图；
图53说明了根据本发明另一构想之处理器配置；
图54说明了如图53所示的处理器配置的放大部分A；
图55说明了根据本发明另一构想之处理器配置；
图56说明了本发明实施例中所提供的处理器组件示意图；以及
图57说明了根据本发明另一构想之处理器配置；
图58说明了根据本发明又一构想之处理器配置。

图1说明了一种具有大量矩形瓷砖的瓷砖装置100，其以矩阵形式 而配置于列与行中且经由数据传输接口而彼此耦合(下文中将更详细 说明)，其中瓷砖101系耦合至直接相邻配置的瓷砖101。
各个瓷砖101基本上是相同的，如图3之放大图式所示。
图3说明了具有大量显示组件301、302的瓷砖101，在此一实施 例中，九个这类组件中的八个显示组件301是以箭号形式配置，而另 一个显示组件302则以交叉形式配置在该瓷砖101的中央；该等显示 组件301、302是用以指示正通行于该瓷砖101上的使用者一条到达预 定目的地的路径。该等方向箭号显示组件301具有一或多个对应的背 景发光(background lighting)系统，其各驱动一或多个箭号形状的 显示组件301，并因而各照亮一或多个显示组件301。
除了一般的成像单元之显示单元外，此实施例之瓷砖101亦具有一 传感器组件5001，如图50中的电路图所示，而根据本发明之实施例， 该传感器组件5001为一压力传感器。
根据本发明之实施例，各瓷砖101亦具有一处理器5002，一微处 理器与位于该矩形瓷砖101各侧的插塞连接器5003、5004、5005、 5006(假设该瓷砖101是矩形)。
该等插塞连接器5003、5004、5005、5006各具有一接地连接5007、 5008、5009、5010与一数据传输连接5011、5012、5013、5014作为 一数据传输接口，其中各接口是设计为双向通信接口的形式，亦具有 一电源供应器连接5015、5016、5017、5018，藉以提供供应电压V DD。
该等电源供应器连接5015、5016、5017、5018与处理器5002的 耦合方式与各数据传输连接5011、5012、5013、5014与各接地连接 5007、5008、5009、5010相同。
根据本发明此一实施例，该瓷砖101的各个组件是经由电力线路 5019、5020、5021、5022而耦合；此外，微处理器5002是经由一第 一控制线5023而耦合至显示组件301、302，藉以供应显示组件301、 302控制信号，且微处理器5002经由一第二控制线5024而耦合至传 感器组件5001，由该传感器组件5001侦测的数据可藉以由该传感器 组件5001传送至该处理器5002。
各插塞连接器5003、5004、5005、5006各配置在该瓷砖101的下 表面，且作为下文中所述的连接埠(docking bay)。
在该瓷砖101上的各插塞连接器5003、5004、5005、5006可经由 一瓷砖连接组件5210而与物理上直接相邻配置的瓷砖101上的各铺件 (mating piece)电性连接或机械式连接，该瓷砖连接组件5210的截 面则如图52B所示。
根据此一实施例，该等插塞连接器的配置可以旋转90°的倍数而呈 对称配置。
上述装置可以直接转换为任何所需形状的瓷砖或壁砖101，尽管在 该瓷砖101上各表面的该等插塞连接器配置与对应的导线必须与各个 形状配合；举例而言，在六角形瓷砖101的情形中，插塞连接器是配 置在各对应表面上，亦即总共会有六个插塞连接器；在三角形瓷砖的 情形中，则以相似的方式将三个插塞连接器配置在瓷砖101的各表面。
图51说明了具有接地连接5007、数据传输连接5011与电源供应 器连接5015的插塞连接器5003放大图。
藉由瓷砖连接组件5210而彼此连接的两个直接相对的连接埠之截 面即如图52B所示，在配置瓷砖或壁砖的过程中，亦即在安装过程中， 首先配合瓷砖连接组件5210，例如藉由将其导入石膏(plaster)或瓷 砖网格(tilegrid)，接着将瓷砖101的各别连接埠插至该瓷砖连接组 件5210。
在图52A与图52B中说明了此一情形，图52A与图52B为各具有插 塞连接5007、5011、5015的插塞连接器5003的截面图以及该瓷砖连 接组件5210的连接、接地连接5211、数据传输连接5212与电源供应 器连接5213的截面图。
该插塞连接器5003具有一凹室(cavity)5201，而连接5007、 5011、5015则配置及形成于其中；该凹室5201的侧壁5202上具有一 柄状图样5203，其中该瓷砖连接组件5210上的柄状元件5214、5215 与该柄状图样5203接合以作为一扣合扣件(click-action fastener)，而将该插塞连接器5003以机械方式耦合至该瓷砖连接组 件5210。
亦可使用与该瓷砖连接组件5210相配组件耦合的弹性缆线 (cables)来替代与该瓷砖连接组件5210永远相配的该等连接5007、 5011、5015。
如图3所述的瓷砖101中的发光组件可设计为发光二极管的形式或 甚至是设计为任何具有所需复杂度的屏幕(screen)，亦可用以定义固 定的预定路径或动态路径。举例而言，在展示时或在通过展示馆附近 时，其可指示出往下一个展示品的路径，在此例中整体系统可使用传 感器组件501来决定各访客的位置，并分别给予该访客方向指示。
在本发明的一发展例中，瓷砖亦可含有无线传输/接收系统，藉以 传输一使用者的身分(例如使用一无线传输器)，并由该瓷砖101中的 无线接收器接收，而以各使用者身份的函数来产生经过一展示馆或展 示的特定使用者引导。
该传感器的形式是可决定重量的压力传感器、电感传感器 (inductive sensor)、电容传感器(爱迪生传感器)、光学传感器或湿 度传感器。
根据本发明的各瓷砖101可以任何所需方式设计，例如如图2A所 述的矩形、图2B所述的三角形、或图2C所述的六角形。
图4为具有大量瓷砖101的瓷砖装置100示意图，该瓷砖装置100 具有一瓷砖数据入口401，其配置在该瓷砖装置100的一侧，并具有至 少一入口处理器以分别产生信息至该瓷砖装置100的瓷砖101的该等 处理器。
入口处理器是耦合至至少一瓷砖101并使用各数据传输接口以供 应所需数据至此一瓷砖101或使此一瓷砖101检查所需数据。
根据此一实施例，该瓷砖数据入口401的各入口处理器不具有关于 该瓷砖装置100的大小与配置的信息。
此外，在该方法一开始时，该等瓷砖101的各处理器单元没有关于 该等瓷砖配向的信息，亦即关于该瓷砖装置100内的准直(alignment) 或物理位置的信息。
在将于下文中说明的初始化阶段中(在使用该瓷砖装置100前或在 重置该瓷砖装置100中储存的信息后)，该瓷砖入口的入口处理器401 起始一自组织化过程，其将于下文中详细说明。
在该瓷砖装置100的自组织化过程中，该瓷砖装置100中的瓷砖 101获知其位置与准直以及建构影像所需的信息路径，亦即用于提供欲 显示的信息至欲实际展示这些信息的各显示单元。
此一获知程序是利用在该瓷砖装置100中互相邻近的瓷砖101的处 理器单元间交换的信息而执行，所获知的部分认知会以该瓷砖入口401 接下来需要的精确程度而再次传送到外部(亦即瓷砖入口401)，以利用 正确路径与正确次序而将影像信息供应至该瓷砖装置100，以分别显示 所欲显示的信息。
在此程序中必须针对该瓷砖装置100内的信息分布而考虑欲显示 信息的本质。
在信息分布程序的过程中，瓷砖入口的入口处理器401分别对瓷砖 101的处理器寻址，其导致信息可循信息显示所需路径(路由，routing) 而到达适当的瓷砖101，而到达该瓷砖装置100内适当的处理器单元； 根据本发明，针对信息路由而必须考虑下列关于路由问题的特殊特 征：
●仅定义在该瓷砖入口401的入口处理器与该等瓷砖的各处理器 (亦即该瓷砖装置100的处理器单元)间的路由路径，而非定义瓷砖101 间的路径。
●提供一个均匀的路由资源，亦即针对每一个欲显示的数字化影 像，应只传输一影像数据项目至各处理器。
●不需假设关于网络配置的全域性认知(global knowledge)，即 在该瓷砖装置100内各瓷砖处理器间的联播(networking)；在该瓷砖 装置100内的路由路径是根据局部信息而加以选择，该局部信息是利 用电子信息而于各瓷砖处理器间交换。
因此，根据本发明，在使用本发明之瓷砖装置100过程中的两个阶 段间的差别是：
在第一阶段中，即所谓的自组织化阶段，执行下列程序：
●在该瓷砖装置内各瓷砖处理器的局部信息的自我识别，而至该 瓷砖装置的整体形状的自我识别；
●从入口处理器(亦即该瓷砖装置100中各瓷砖处理器的瓷砖入 口处理器401)开始的路由路径的自组织化，以使各瓷砖处理器可以再 一预定最大数量的时脉周期内被供以一个来自该瓷砖入口处理器401 的电子信息。
在第二阶段中，为侦测及/或显示信息而实际使用该瓷砖装置100， 数据是由入口处理器传输至瓷砖处理器，或传输至入口处理器，而使 欲显示的信息可以建构于该瓷砖装置100中。
在图4所示的情形中，该等瓷砖处理器402具有矩形形状，特别是 正方形，他们各经由每一瓷砖处理器402四边形其中一边的该等双向 通信接口403(在此例中共有四个)其中之一以及经由电力线路404而 耦合至与该瓷砖处理器402直接相邻的瓷砖处理器402。
换言之，这表示其各使得信息在两个彼此直接相邻的处理器间交 换，但不使信息直接在一个比与瓷砖处理器402直接邻近的距离大的 距离间交换。
图5说明了另一实施例，其中各瓷砖101的形状是六角形，且每一 瓷砖101具有六个双向通信接口，其分别配置在该瓷砖101的每一边， 即各瓷砖101的每一边缘。这代表根据本发明此一实施例，各瓷砖101 与其瓷砖处理器具有六个相邻的瓷砖处理器，各瓷砖101耦合至该等 瓷砖处理器以经由一双向通信接口501与一电力线路502而交换电子 信息。
为简化本发明的叙述，下文将仅针对六角形的瓷砖101而说明，然 本发明并不限于此一形状。
因此，瓷砖装置100具有三种各别组件：
●与多达六个双向通信接口501与电力线路502相配的瓷砖 101，以及
●双向链接，在下文中亦称为双向通信接口501以及分别与该等 双向通信接口501相配的电力线路502，其各耦合至两个瓷砖101或 一个瓷砖与入口处理器，以及
●瓷砖连接组件。
该六角形瓷砖101具有六种不同准直，如图6所示。
如图6所示，在自组织化阶段中，各连接(亦即包含各通信接口501) 即已被配向，其将于下文中加以说明；根据本发明实施例，将该等连 接连续编号，以助于范围中各点识别该等连接；在本发明实施例中， 使用了下列术语：
●一第一准直0(东)(组件符号600)，或换言之，一向右的准直，
●一第二准直1(东北)(组件符号601)，或换言之，一向上向右的 准直，
●一第三准直2(西北)(组件符号602)，或换言之，一向上向左的 准直，
●一第四准直3(西)(组件符号603)，或换言之，一向左的准直，
●一第五准直4(西南)(组件符号604)，或换言之，一向下向左的 准直，
●一第六准直5(东南)(组件符号605)，或换言之，一向下向右的 准直。
此一实施例是假设该瓷砖入口的入口处理器401仅于该瓷砖装置 100的一侧与瓷砖101电性耦合。
根据定义，该瓷砖装置101的最低侧，亦即南侧，具有运行于所定 义的西南方向的耦合，亦即在各瓷砖101的第五准直方向上。
在本文中，应注意信息导入该等瓷砖101中各点的位置与准直以及 该瓷砖装置100内各瓷砖101的形状与准直在基本上都是需要的。
在本发明的不同实施例中，该入口处理器
●是电性耦合至矩阵(亦即在该瓷砖装置100中，瓷砖处理器是排 列为行与列的形式)最下列的该等瓷砖的瓷砖处理器，
●该入口处理器至该瓷砖装置中最低列瓷砖的瓷砖处理器101具 有一个预定的、规则的间隔，亦即该瓷砖装置100最低列内的瓷砖处 理器中的例如每第三个、每第五个、每第十个等。
一旦瓷砖处理器100制造完成，该入口处理器401便可知其与瓷砖 处理器402间的连接数，亦即在该瓷砖装置100内供应信息至瓷砖处 理器402的导入点数目，但不需知道该瓷砖装置100的形状与配置， 亦即不需知道瓷砖装置100内的实际形状与装置。
在本文中，须特别注意瓷砖装置100内的方向细节(例如南侧)不需 表示为直线。
对于将在下文中说明的方法步骤而言，必须确认入口处理器与瓷砖 处理器101间的各别链接应根据本发明实施例经由南西侧604而处于 同一点。
各瓷砖处理器101或链接皆可视为处理器配置的各别组件的一般 项目，其假设了下列状态：
1.无故障(Fault-free)：
该瓷砖装置的各组件是在无任何限制条件下操作。
2.故障(Defective) 该瓷砖装置中的各组件完全故障失效，若该组件是一处理器单元，则 对此一处理器单元的所有链接则同样视为故障。
3.不稳定 该组件有部分故障失效，举例而言在各处理器单元间的双向链接仅在 某些时间运作(亦即其具有一个间歇性接触或以不正确方式运作，例如 正在发送不正确信息的处理器)。
为指明本发明的说明，在下文中将不考虑上述第3状态，亦即在下 文中将假设组件是处于无故障状态或故障状态；因此根据该等实施例 无关于该瓷砖装置中是否存在一个特殊形式的组件(亦即三角形方式 的显示单元薄膜)、或各组件是否因制作失误或因磨损而变为故障。
在下文中将考虑整体系统(亦即整个瓷砖装置100)关于传送信息的 时脉，其将于下文中详细加以说明；换言之，即该瓷砖装置100内两 瓷砖处理器101间、或自入口处理器到位于该瓷砖装置100导入点处 的瓷砖处理器间的电子信息发送。
在瓷砖装置100中的每一个瓷砖处理器可在一个时脉周期内执行 下列动作：
●读取一或多个存在于一或多个链接上的信息，亦即经由各瓷砖 处理器的一或多个双向通信接口来读取，且其已于一先前时脉周期中 由一个邻近的瓷砖处理器传送。
●处理所接收的信息。
●若适当的话，经由一或多个链接发送一或多个信息，以及经由 可在接续的时脉周期(即下一个时脉周期)被一邻近瓷砖处理器接收的 一或多个双向通信接口来发送。
因此在一时脉周期内，电子信息仅从一瓷砖处理器被发送至一邻近 的瓷砖处理器。
在本文中须注意的是，虽然在下文中为简化说明而假设一时脉被供 至整个处理器配置，然根据本发明，该等瓷砖处理器并不需要全域性 的共同时脉(即一个被提供至整个处理器配置100的时脉)。
为了助于了解本发明的程序步骤，下文中将说明该瓷砖装置的数值 模式原理。
在下文中，该等瓷砖处理器与瓷砖入口401是共同模式化为一方向 性图形(directional graph)，而路由路径则模式化为一方向性图谱 (directional tree)。
因此，路由轨迹便成为一个具体的最佳化问题。
定义1(方向性图形、非方向性图形) (i)
假设一集合V与一集合E，则：
g：E →V2＝V×V
以该等组件映像
g-：E→V and g+：E→V，
亦即
g：E→V2，

因此集合(V，E，g)是一个具有一角集合(corner set)(节点组)V与 一边缘集合(edge set)与接合映像(incidenee map)g的方向性图形， 而g-(e)为边缘e∈E的初始角而g+(e)为边缘e∈E的终端角。 (ii)
假设一组V与一组M，并考虑等效关系(equivalence relationship)：
α：＝{((x，y)，(y，x))∈V2×V2；where x，y∈V}V2×V2
等效等级(equivalence classes)
[x，y]：＝{(x，y)，(y，x))，for all x，y∈V.
映像
u：M→V2/α＝{[x，y]；x，y∈V}
则集合(V，M，u)是一个具有一角集合(corner set)(节点组)V与一 边缘集合(edge set)与接合映像(incidence map)u的非方向性图形。
图7A说明一方向性图形700，而图7B则说明了一非方向性图形 701。
定义2(终端边缘、初始边缘)
假设(V，E，g)是一方向性图形，且v∈V.Eterm(v)为由v终端的边 缘组，亦即：
Eterm(v)：＝{e ∈E；g+(e)＝v}，
且Einit(v)是由v起始的边缘，亦即：
Einit(v)：＝{e∈E；g-(e)＝v}. 定义3(一方向图形中的路径)
假设(V，E，g)是一方向性图形，KE， (i)
对a，b∈V且n∈N而言，定义
${\Gamma }_K^n(a,b):=\left\{\begin{array}{c}(k_1,...,k_n)\in K^n;a=g^{-}\left(k_1\right)g^{+}\left(k_n\right)=b,\\ g^{+}\left(k_i\right)=g^{-}\left(k_{i+1}\right)\mathrm{for\; i}=1,...,n-1,\\ \left|\right\{a,g^{+}\left(k_1\right),...,g^{+}\left(k_n\right)\left\}\right|=n+1\end{array}\right\}$
为由a到b的全部路径的集合，其边缘为K而长度为n(其中若没有 路径存在，则 $({\Gamma }_K^n(a,b)=\{\left\}\right).$ (ii)
对a，b∈V而言，定义
${\Gamma }_K(a,b):=\underset{n\in N}{\cup }{\Gamma }_K^n(a,b)$
为由a到b的全部路径集合，其边缘为K。 定义4(方向性图谱)
假设(V，E，g)是一方向性图形，V≠0；(V，E，g)为所提供的一方 向性图谱，其中w∈V，因此
对所有v∈V\{w}而言，|ΓE(w，v)|＝1；
且对所有KE而言，K≠E，
对于至少一v∈V\而言，|ΓE(w，v)|＝0；
这表示从w到各角v≠w，仅有一组路径，且无法降低边缘集合(edge set)的大小；独特的角w则被视为方向性图谱的根(root)。
上述定义4中的第二种考量保障了根的独特性，否则根便不存在， 其亦避免在图谱中出现“冗余”(superfluous)。
图8说明了如图7A中所示的方向性图形中一部份的一方向性图谱 800的例子。
主题5(方向性图谱的特性)
假设(V，E，g)是一方向性图谱，则对所有的a，b∈V而言，
|ΓE(a，b)|+|ΓE(b，a)|≤1. 定义6(路径长度、总处理量(throughput))
假设(V，E，g)是一方向性图谱，其具有根w∈V；定义： (i)
对于每一个v∈V\{w}而言，假设γE(v)∈ΓE(w，v)是从w到v的独 特路径，亦即：
ΓE(w，v)＝{γE(v)} (ii)
对每一个v∈V\{w}而言，并没有n∈N可满足
$\left\{{\gamma }_E\left(v\right)\right\}={\Gamma }_E(w,v)={\Gamma }_E^n(w,v)$
则定义|γE(v)|：＝n为路径γE(v)的路径长度； (iii)
定义|V|＜∞，且所有的v∈V
dE(v)：＝1+|{z∈V；ΓE(v，z)≠{}}|∈N
为节点v的总处理量。
定义7(分支)
假设(V，E，g)为一方向性图谱，对所有的v∈V而言，定义
VE(v)：＝{v}∪{z∈V；ΓE(v，z)≠{}}
为该节点v的一分支。
存在下列主题：
主题8(分支功率)
假设(V，E，g)为一方向性图谱，且v∈V，则
dE(v)＝|VE(v)|
在下文中，将含有入口处理器401的瓷砖装置100的整体网络是为 一种图形(graph)，为了将两节点间总是以两个方向传送的链接(即双 向通信)模式化，首先将考虑一个非方向性图形(non-directional graph)，并为定义路由，将导出一等效方向性图形。
定义9(显示图形)
假设(V，M，u)是一非方向性图形 (i)
2≤|V|＜∞，1≤|M|＜∞， (ii)
u导入(即无digon) (iii)
u(E)∩{[x，x]；x∈V}＝{}(即无循环(loop)) (iv)
假设w∈V是一显著节点，且被称为一入口(节点)，
假设(V，E，g)是方向性图形，其中：，对每一个m∈M而言，考虑 新元素m-与m+，因此
E：＝{m-；m∈M}∪{m+；m∈M}，|E|＝2|M|.
选择映像g而使得
对所有的m∈M而言，u(m)＝{g(m-)，g(m+)}。
此外，若： (v)
对于所v∈V\{w}而言，ΓE(w，v)≠{}(亦即相干性(cohesive))，
则(V，E，g)是一显示单元图形，在下文中亦称为显示图形。
图9A与图9B分别说明了一种对应的非方向性图形900(见图9A) 与等效方向性瓷砖装置图形901(见图9B)。
根据本发明此一实施例，选择一个具有缺陷的六角4×4瓷砖数组， 则一般应用上述定义9，在此仅先简要说明所考量的网络具有的其它限 制特性：
●除入口节点902外，与节点903相关而组合为一初始(终端)角 的边缘数目可限制为一数量q∈N；目前此分析是以q＝4(正交网络)与 q＝6(六角网络)为基础。
●方向性图形901一般为平面图形或可铺砌(tiled)的图形(可 延伸为仅应用于不包含入口节点902的次要图形，若供应线路904并 未于该瓷砖装置100边缘处馈送)。
除入口节点902外，在说明之余仍值得注意的还有直接与该入口节 点902链接的节点903；如上所述，该等节点称为输入节点903，亦即 其表示与该瓷砖装置中输入瓷砖处理器相关的参考位置，在下文中， 自该入口节点902至该等输入节点903的边缘则称为供应线路904， 而瓷砖处理器间的边缘905则为网络链接。
定义10(供应线路、网络链接、输入节点)
假设(V，E，g)是具有入口节点w的显示图形，则供应线路集合可 定义为：
Eport：＝{e∈E；g-(e)＝w}
且网络链接集合可定义为：
Ene：＝{e∈E；g-(e)≠wg+(e)≠w}.
输入节点集合可定义为：
Vport：-g +(Eport).
以下所考虑的问题是针对在一时框(time frame)中，从该入口节点 传输一电子信息到瓷砖装置图形中各节点的情形(在一更新率 (refresh rate)内)。
在执行时，正如此问题所描述者，在固定选择的路由路径与已偏离 的路由路径并不再次交错，则这表示应选择一方向性图谱为该瓷砖装 置图形的次要图形；此一方向性图形亦称为一路由图谱(routing tree)，其专一性地定义了信息流的路径而非信息流的动态情形。
一般而言，该路由图谱并非单一独特的，且难以想象所有可能的图 谱的集合有多大。
定义11(容许图谱集合、容许边缘集合)
假设(V，E，g)是具有入口节点w∈V的显示图形，则在(V，E，g) 中的所有容许方向性图形的集合可定义为：
B：＝{(V，K，g|K)；其中KE，且(V，K，g|K)是具有根为w 的方向性图谱}。
则与(V，E，g)有关的所有容许边缘的集合可定义为：
κ：＝{KE；(V，K，g |K)∈B}.
图10说明了一个容许图谱1000的例子，其对应的路由路径与入口 节点1001为该方向性图谱1000中的根节点(root node)。
根据定义10而导入下列各项：
定义12(供应线路、网络链接)
假设(V，E，g)是一具有入口节点w的显示图形，且K∈κ；则K 中的供应线路的集合可定义为：
Kport：＝EPort∩K.
网络链接的集合可定义为：
Knet：＝Enet∩K.
以下列出评估图谱的数项准则：
定义13(图谱评估)
假设(V，E，g)是具有入口节点w∈V的瓷砖图形，且其容许边缘 集合为集合κ： (i)
对于所有的v∈V\{w}而言，
$l_{\min }\left(v\right):=\underset{K\in \kappa }{\min }\left\{\right|{\gamma }_K\left(v\right)\left|\right\}$
定义了显示图形中从根w到节点v间的距离。 (ii)
对于所有的K∈κ，
$L\left(K\right):=\underset{v\in V\backslash \left\{w\right\}}{\max }\left\{\right|{\gamma }_K\left(v\right)\left|\right\}$
定义了在以K定义的图形(V，K，g|K)中的最大距离，
$L_{\min }:=\underset{K\in \kappa }{\min }\left\{L\left(k\right)\right\}$
即为瓷砖图形中的最大距离。 (iii)
对于所有的K∈K而言，
$D\left(K\right):=\underset{v\in V\backslash \left\{w\right\}}{\max }\left\{d_K\left(v\right)\right\}$
定义了由K定义的图形(V，K，g|K)中的最大总处理量；
$D_{\min }:=\underset{K\in \kappa }{\min }\left\{D\left(K\right)\right\}$
则为该瓷砖图形中的最大总处理量。
考虑至少下列问题以选择“最佳”图谱与边缘集合： (i)
节点各位于离该根最小距离处的图谱集合为
O1：＝{K∈κ；|γK(v)|＝1min(v)for all v∈V\{w}}， (ii)
最大间隔为一最小值的图谱集合为：
O2：＝{K∈κ；L(K)＝Lmin}， (iii)
最大总处理量为一最小值的图谱集合为：
O3：＝{K∈κ；D(K)＝Dmin}.
可轻易判知，O1O2；
若O2∩O3≠{}，则所有来自O2∩O3的图谱都特别适合用来最 小化函数L与K以及作为一路由图谱。
若不满足O2∩O3≠{}，则需要松弛问题说明(relaxed problem descriptions)。 (iv)
在大部分a∈N0时最大间隔高于最小值的图谱集合为：
$O_4^a:=\{K\in k;L\left(K\right)\le L_{\min }+a\}$
(v)
在大部分b∈N0时最大总处理量高于最小值的图谱集合为：
$O_5^b:=\{K\in k;D\left(K\right)\le D_{\min }+b\}.$
适当选择a，b∈N0，则 $O_4^a\cap O_5^b\ne \left\{\right\}$ 几乎都是可能的。
然而，此问题亦可视为具有两种目标功能的多重准则集合最佳化问 题。
如图10所示的路由图谱1000无疑仍非为最理想的图9B所示的瓷 砖图形，其并非以上述任何准则为基础；相形之下，图11所示的图谱 1100即使在O1中亦由O3裁切。
在上文中已说明了如何藉由选择一容许图谱集合中的一图谱来定 义信息流路径，为了将建构影像用的信息供应至显示单元节点，便沿 着从入口节点到各节点的该等路径来传输电子信息；一般而言，由于 特定容量等级的原因，无法并行传输所有的电子信息，传输时必须不 能超过经由一边缘而于一时脉周期中传输的信息数与暂存于一节点 (列)中的信息数之整合，因此应该定义该信息流的时间次序(动态情 形)。
在下文中，假设(V，E，g)是一个具有入口节点w的瓷砖图形，并假 设r：＝|V|-1，且V＝{v0，v1，...vr}，v0＝w。
同样若假设K∈κ，则导入某些“整体”路由矩阵τ与某些“各别” 路由矩阵σ1，l＝1，...，r。
τ将获得关于在各时脉周期中有多少电子信息可经由K的各边缘传 输的信息；在此情形中，规划对τ的条件以遵从容量需求，且一电子 信息最后会存在各个节点中，在不同的信息(亦即各瓷砖数据项目)间 则还未产生τ的差别；在此阶段中，还没有从τ获得路由如何发生、或 可使一特定各别瓷砖数据项目成为预期瓷砖的直接证据；然而，τ可 导出某些“各别”路由矩阵σ1，l＝1，...，r以及精确说明各瓷砖 数据项目的此一路由如何成为预期的瓷砖v1，l＝1，...r，因此在此 情形中的“各别”路由矩阵σ1，l＝1，...，r不需要独特专一，但 基于路由延时(routing duration)的路由评估在本质上仅与τ有关。 因此就下文目的而言，则考虑路由仅由τ给定。
定义14(路由映像、路由矩阵)
假设K=(k1，...，kr)∈κ(考虑：|K|＝|V|-1)，假设cport，cnet， q∈N，在由K定义的一(cport，cnet，q)-路由映像或矩阵即为矩阵
$\tau ={\left({\tau }_{\mathrm{ij}}\right)}_{\begin{array}{c}i=1,...,n\\ j=1,...,r\end{array}}{\in N}_0^{n,r},n\in N,$
其具有下列特性条件： (i)
τij≤cport for all j∈{1，...，r)where kj∈kport and all i∈{1，...，n}，as well as τij≤cnet for all j∈{1，...，r}where kj∈Knet and all i∈{1，...，n}， (ii)
对于所有的v∈V\{w}与1≤m≤n而言，则
$\underset{1\le i\le m-\mathrm{1,1}\le j\le r,}{\Sigma }\underset{k_j\in K_{\mathrm{term}}\left(v\right)}{\Sigma }{\tau }_{\mathrm{ij}}-\underset{1\le i\le m,1\le j\le r,}{\Sigma }\underset{k_j\in K_{\mathrm{init}\left(v\right)}}{\Sigma }{\tau }_{\mathrm{ij}}\ge 0,---\left(\mathrm{iii}\right)$
对于v∈V\{w}与1≤m≤n而言，则
$\underset{1\le i\le m,1\le j\le r,}{\Sigma }\underset{k_j\in K_{\mathrm{term}\left(v\right)}}{\Sigma }{\tau }_{\mathrm{ij}}-\underset{1\le i\le m,1\le j\le r,}{\Sigma }\underset{k_j\in K_{\mathrm{init}\left(v\right)}}{\Sigma }{\tau }_{\mathrm{ij}}\le q,---\left(\mathrm{iv}\right)$
对于所有的v∈V\{w}，则
$\underset{1\le i\le n,1\le j\le r,}{\Sigma }\underset{k_j\in K_{\mathrm{term}\left(v\right)}}{\Sigma }{\tau }_{\mathrm{ij}}-\underset{1\le i\le n,1\le j\le r,}{\Sigma }\underset{k_j\in K_{\mathrm{init}\left(v\right)}}{\Sigma }{\tau }_{\mathrm{ij}}=1.$
其中cport即称为供应线路的容量，cnet为网络链接的容量，而q为 最大列(queue)长度。
|τ|：＝n即称为路由延时。在(V，K，g|K)上所有(cport，cnet，q) 路由矩阵的集合为：
Rcport，cnet，q(K)。
关于经考虑路由图谱的延伸，其基本上包含τ并另外含有一时间分 量。
矩阵入口τij，i∈{1，...n}j∈{1，...r}说明了τij信息将经由 第i时脉周期中的边缘kj而传输。
条件(i)是为保证符合预定供应线路容量及网络容量而定。
条件(ii)则确认网络中所需要的因果关系，只有已经传输至节点的 信息(亦即在至少一先前时脉周期中)可以从此一节点传送。
条件(iii)则考虑该节点中的储存空间限制。
最后，根据条件(iv)，该节点在n个时间单位后具有且仅有一个信 息。
因此，路由矩阵与路由图谱共同以各步骤的时序细节来指示一路由 方法，同时供应信息于该网络。
定义下列项目： 定义15(路由)
假设cport，cnet，q∈N，一(cport，cnet，q)-路由为含有一容许边 缘长度K＝{k1，...，kr}∈κ与一路由矩阵 $\tau \in R_{c_{\mathrm{port}},c_{\mathrm{net}},q}\left(K\right)$ 的组合 (K，τ)，则所有路由的集合为Rcport，cnet，q。
下文将说明如何达成每一各别节点的动态路由。
针对此一构想，矩阵σ1∈{0，1}n，r，l＝1，...，r，是根据下列算 法而定义：
τ0：＝τ；
而l＝1，...，r： {
σ1：＝0n，r∈{0，1}n，r；
假设 $(k_{p_1},...,k_{p_z}),z\in N,$ 从w到v1的路径：
iz+1：＝n+1；
而y：＝z，...，1(衰减次序)：
{
$i_y:=\max \{i\in \{1,...,i_{y+1}-1\}:{\tau }_{i,p_y}^{l-1}>0\};$
${\sigma }_{i_y{p}_y}^l:=1;$
}
τ1：＝τl-1-σ1；
}
该算法明显已定义完整，而τr＝0n，r，因此：
$\underset{1\le l\le r}{\Sigma }\mathrm{\sigma l}=\tau .$
且
$\underset{1\le i\le n,1\le j\le r,}{\Sigma }\underset{k_j\in K_{\mathrm{term}\left(v_{\tilde{1}}\right)}}{\Sigma }{\sigma }_{\mathrm{ij}}^l-\underset{1\le i\le n,1\le j\le r,}{\Sigma }\underset{k_j\in K_{\mathrm{init}\left(v_{\tilde{1}}\right)}}{\Sigma }{\sigma }_{\mathrm{ij}}^l={\delta }_{l\tilde{l}}.$
对于所有的l， $\tilde{l}\in \{1,...,r\}.$ 。矩阵入口 ${\sigma }_{\mathrm{ij}}^l=1$ 说明了在v1处 的信息是经由第I时脉周期中的边缘kj而传送。
以下列出两个主题以作为关于该上述算法的完整定义性质的证实 步骤：
主题16(σ1的完整定义的性质)
假设l∈{1，...，r}，当 ${\tau }^{l-1}\in N_0^{n,r}$ 中所有的v∈V\{w}皆满足定 义14的条件(iii)、而v：＝e1皆满足条件(iv)时，则可利用该算法选 择出σ1。
主题17(τl的特性)
假设l∈{1，...，r}，当 ${\tau }^{l-1}\in N_0^{n,r}$ 满足主题16的先决条件且利 用上述算法来选择出σl时，则τl亦满足主题16的先决条件。 定义18(路由矩阵至一各别节点)
假设cpor，cnet，q∈N，假设 $(K,\tau )\in R_{c_{\mathrm{port}},c_{\mathrm{net}},q},$ 以及假设矩阵 σl，l＝1，...，r，是利用上述算法而选择出来，则称σl，l＝1，...，r，是与 (K，τ)相关、路由至节点vl，l＝1，...，r的路由矩阵。
通常在建构矩阵τ与σl，l＝1，...，r时会采用相反的程序，矩阵 σl，l＝1，...，r是藉由表述信息经由路径γK(vl)而传送至vl的时间序 列而加以定义，而τ可定义为：
$\tau :=\underset{1\le l\le r}{\Sigma }{\sigma }^l.$
分别选择路由至每一各别节点的时间序列以及σl，l＝1，...，r，以 使边缘与节点的容量不会被超过，换言之，τ满足定义14中的条件(i) 与(iii)。
下文说明在一显示图形中的有利准则以及(如果可能的话)路由方 法的最佳选择；在下文中，当路由具有最短可能时间时，即称其为最 佳路由，为使其可以利用数学形式加以定义，在下文中将导入以下表 述：
在此情形中，皆假设(V，E，g)是一显示单元图形，且正如先前定义 者，V＝{v0，...Vr}(其中v0＝w)。
定义19(最小路由延时) (i)
假设K＝{k1，...kr}∈κ，且cpor，cnet，q∈N，则
$T_{c_{\mathrm{port}},c_{\mathrm{net}},q}^{\min }\left(K\right):=\underset{\tau \in R_{c_{\mathrm{port}},c_{\mathrm{net}},q}\left(K\right)}{\min }\left\{\right|\tau \left|\right\}$
定义了通过由K定义的图谱(V，K，gK)最小路由延时。 (ii)
假设cport，cnet，q∈N，则
$T_{c_{\mathrm{port}},c_{\mathrm{net}},q}^{\min }:=\underset{K\in \kappa }{\min }\left\{T_{c_{\mathrm{port}},c_{\mathrm{net}},q}\left(K\right)\right\}$
定义了瓷砖图形中的最小路由延时。
定义20(最佳路由) (i)
假设K＝{k1，...kr}∈κ，且cport，cnet，q∈N，则在由K定义的 图谱(V，K，g|K)中的最佳路由矩阵可表示为下列集合中的一路由矩 阵：
$R_{c_{\mathrm{port}},c_{\mathrm{net}},q}^{\min }\left(K\right):=\{\tau \in R_{c_{\mathrm{port}},c_{\mathrm{net}},q}\left(K\right);|\tau |=T_{c_{\mathrm{port}},c_{\mathrm{net}},q}^{\min }\left(K\right)\}---\left(\mathrm{ii}\right)$
假设cport，cnet，q∈N，最佳路由可表示下列集合中的路由：
$R_{c_{\mathrm{port}},c_{\mathrm{net}},q}^{\min }:=\left\{\begin{array}{c}(K,\tau );K=\{k_1,...,k_r\}\in \kappa ,\tau \in R_{c_{\mathrm{port}},c_{\mathrm{net}},q}\left(K\right)\\ \mathrm{and}\left|\tau \right|=T_{c_{\mathrm{port}},c_{\mathrm{net}},q}^{\min }\end{array}\right\}$
当已定义路由图谱时，最佳路由矩阵则定义为20(i)中的简单形 式，在先前的说明中则已针对cport与cnet＝1以及cport与cnet＞1等 特定情形加以解释。
在定义20(ii)中具有的最佳化问题的解(solution)与路由图谱的 自由选择较为困难，此问题实在太复杂以至于无法被精确地解决，因 此，在下文中说明了如何以试误方式(heuristic methods)来解决， 因此，从具有一定义路径图谱的定义20(i)来解此最佳化问题则提供了 适当选择路径图谱的重要策略。
首先，以cport＝cnet＝1来说明此一特例：
假设q∈N，未定义，且假设K∈κ，则一般在没有任何限制的情 况下，Kporrt＝Eport(否则不考虑u∈Vport\g+(Kport)为一输入节点，亦 即集合Vport：＝g+(Kport))。
由于cport＝1，因此显然可得：
$T_{c_{\mathrm{port}},c_{\mathrm{net}},q}^{\min }\left(K\right)\ge \underset{v\in V_{\mathrm{Port}}}{\max }{d}_K\left(v\right)=D\left(K\right).$
因此会出现等式，在本文中，假设：
$n:=\underset{v\in V_{\mathrm{Port}}}{\max }{d}_K\left(v\right)=D\left(K\right).$
下述路由的构想在于一电子信息会经由在每一时脉周期中的每一 供应线路而抵达输入节点，并于后续的时间间隔中按部就班地逐一传 送到其各别的目标节点，亦即目标瓷砖处理器；首先馈送的是欲传送 至最远的节点的信息，接着是欲传送至靠近入口节点的节点的信息； 图12A至图12I中分别说明了各对应的路由，其中cport＝cnet＝1。 小四边形各表示一电子信息1201，其经由输入瓷砖处理器1203的入 口节点1202而传至瓷砖装置100中。
考虑U∈Vport的情况而设定下列关系：
d：=dK(u)＝|VK(u)|，假设
$V_K\left(u\right)=\{v_{q_1},...v_{q_d}\},$ 其中设定 $v_{q_1}=u$ 而使
${\Gamma }_K(v_{q_i},v_{q_j})=\left\{\right\}---\left(1\right)$
其中i＞j；此假设是正确的，特别是当
$\left|{\gamma }_K\left(v_{q_i}\right)\right|\ge \left|{\gamma }_K\left(v_{q_j}\right)\right|$
其中i＞j；此时假设l∈{1，...，d)，未定义，且假设 $(k_{p_1},...,k_{p_z}),z\in N,$ 自w到vq1的路径，则对于所有的i∈{1，...，n} 与j∈(1，...，r)而言，集合
${\sigma }_{\mathrm{ij}}^{q1}:=\left\{\begin{array}{ccc}1& \mathrm{if}& 1+(d-1)\le i\le z+(d-1)\mathrm{and}{p}_{i-(d-1)}=j,\\ 0& \mathrm{else}& \end{array}\right\}$
为显示σq1定义了vq1的一路由矩阵，必须说明
z+(d-1)≤n，
因为根据我们对σq1的建构，n个时脉周期足以传送信息至其目标 vq1；根据(1)，1≥z，因此，
z+(d-1)≤d≤n
而得证。
根据上述条件，对于所有的l∈(1，...，r)而言，σ1最后会藉由所 有输入节点的分析而决定，下式
$\tau :=\underset{l=1}{\overset{r}{\Sigma }}{\sigma }^l.$
会成为标准；显然可知，τ实际上定义了一个通过未定义的q∈N 的(V，K，g|K)的(l，1，q)-路由，并根据上述条件而最佳化；因此：
$T_{c_{\mathrm{port}},c_{\mathrm{net}},q}^{\min }\left(K\right)=\underset{v\in V_{\mathrm{port}}}{\max }{d}_K\left(v\right)=D\left(K\right).$
图12A说明了起始状态，其中信息1201是储存在入口节点1202 中；在一第一时脉周期后，前两个信息1201会传送到输入瓷砖处理器 1203，亦即传送至瓷砖装置100中的瓷砖处理器；藉以使得信息可以 经由瓷砖装置而供应到各瓷砖处理器，并暂时储存于该处(见图12B)； 在进一步的时间步骤后(见图12C)，前两个信息则已被传输至该瓷砖装 置的第一内部节点1204，且另外两个信息1202则已传送到输入瓷砖 处理器1203；在各经一个进一步的时间步骤后，各电子信息1201则 已由一瓷砖处理器传送至该瓷砖装置100中，换言之，信息已被供应 至输入瓷砖处理器1203。图12ID、图12E、图12F、图12G、图12H与 图12I分别说明了信息的连续转换步骤，与其在一时脉周期后的各别 目标瓷砖处理器。
可采用下列方式来作为定义20(ii)中路由图谱自由选择一最佳路 由的可行方式：
选择路由图谱，以使所有尽可能远的输入节点都有同样的总处理量 (更精确来说，使其间差异最大为1)，并根据上述条件来设定路由矩 阵。
以下简短地说明第二个特例，其中：
c：＝cport＝cnet＞1，q≥c.
假设K∈κ，在一般没有限制的情况下，同样的Kport＝Eport。
在此情形中更难进一步定义最小路由延时，因此发展一路由矩阵来 经由(V，K，g|K)定义一最佳(cport，cnet，q)-路由；最后，其可决定 最小路由延时。此一路由变量的构想等同于已发展的cport＝cnet＝1 的例子，除了在c＝cport＝cnet的情形中信息总是同时进入一输入节 点，以从该处传送至最远且未被注意的节点；图13A至图13F再次说 明了这样的路由。
首先，假设
$\tilde{n}:=\underset{v\in V_{\mathrm{port}}}{\max }{d}_K\left(v\right),$
接着假设u∈Vport以及假设d：＝dK(u)＝|VK(u)|；假设 (VK(u)＝(vq1...，vqd)，其中vq1＝u，使得 |γK(vqi)|≥|γK(vqj)|
当i＞j。假设l∈{1，...，d}及 $\hat{d}:=\left[\frac{d-1}{c}\right],$ ，亦即小于 的整数； 假设(kp1，...，kpz)是从w到vq1的路径，则对于所有的 $i\in \{1,...\tilde{n}\}$ 与 j∈{1，...，r}，设定：
${\tilde{\sigma }}_{\mathrm{ij}}^{q1}:=\left\{\begin{array}{ccccc}1& \mathrm{if}& 1+d\le i\le z+d& \mathrm{and}& p_{i-\hat{d}}=j\\ 0& \mathrm{else}& & & \end{array}\right\}.$
正如先前所述，在此对所有的l∈{1，...，r}决定 并设定：
$\tilde{\tau }:=\underset{l=1}{\overset{r}{\Sigma }}{\tilde{\sigma }}^l.$
现在删除所有 $\tilde{\tau }=0$ 的列，亦即设定：
$n:=\min \{\hat{n}\in N;{\tau }_{\mathrm{ij}}=0\mathrm{for\; all}\hat{n}<i\le \tilde{n}\mathrm{and\; j}=1,...,r\}$ 以及
$\tau :=\left({\tilde{\tau }}_{\mathrm{ij}}\right)i=1,...,n.$
即可说明τ是对所q≥c而言，经由(V，K，g|K)的最佳(cport，cney， q)-路由；此外：

以及
L(K)≤n。
现在n的实际值则与输入节点分支的特定结构有关，但可轻易加以 计算。首先，对于每一个u∈Vport而言，计算所需的时脉周期数nu以 从u路由所有的信息到该分支中的节点；在此VK(u)与d亦假设如上述 者，则：

从这里可得路由延时n：
$n=\underset{u\in v_{\mathrm{port}}}{\max }{n}_u.$
另一种用以自由选择定义20(ii)的路由图谱中的一最佳路由的替 代方式则采用下列方式：
选择路由图谱以使尽可能远的所有输入节点都具有相同的总处理 量，并使该图谱在输入节点的分支中具有“足够宽的分支”，以使n 尽可能地接近 并根据上述条件设定路由矩阵。
当下列说明适用于所有输入节点时，“足够宽的分支”便明显出现： 考虑该输入节点的分支、根据增加的路径长度来组织相关的节点；接 着，应只有所有c个节点的节点路径长度会以数值1而增加，亦即该 路径长度2的c个节点，该路径长度3的c个节点...。
若各节点与供应线路的容量较低，则更需要确定输入节点中的总处 理量是均匀的，这是因为在此一情形中，通过输入节点的总处理量一 般都是限制最小路由延时的限制因子；在此情形中，输入节点至一特 定范围代表该图谱中的一项阻碍。相反的，若容量较高，则需要确认 在该图谱中有足够大数量的分支与短路径长度。
在此情形中，路径长度一般都会限制此一最小路由延时，由于六角 网络限制了分支数，且该网络的拓朴(即瓷砖装置100中的瓷砖处理器 耦合或联网的拓朴)整合了某些最小路径长度，因而相形之下，此时的 非常高容量就变得一点也不值得。
以下将说明瓷砖装置中的瓷砖处理器的自组织化方法实施例。
下述情形是根据实施例而假设：
●中央外部单元(亦即入口处理器)不知道网络的拓朴，亦即其不 知道处理器配置中的瓷砖处理器的配置。
●瓷砖处理器彼此由双向链接联网(networking)。
●只有在各彼此直接相邻的邻近瓷砖处理器间会发生直接通 信。
●通信是根据交换电子信息而产生，如图14所说明的例子。
●每一个与用于自组织化(位置搜寻、路油表的产生等)与影像建 构的其它组件的接触是由不同的信息处理；图14说明了一个六角形的 第一瓷砖1401的瓷砖处理器与一个同样是六角形的第二瓷砖1402的 瓷砖处理器，该第一瓷砖1401具有六个双向通信接口1403，其于图 14中各以双箭头表示，该第二瓷砖1402同样具有六个双向通信接口 1404；第一瓷砖1401与第二瓷砖1402事经由一供应线路1405而彼此 耦合，亦即以光学通信链接或无线链接的形式，因此其一方面从该第 一瓷砖1401传递一第一信息1406至第二瓷砖1402，且另一方面可以 从该第二瓷砖1402传输一第二信息1407到该第一瓷砖1401。
根据此一实施例，当没有故障存在的时候，所以的瓷砖1401、1402 与所有的瓷砖处理器都可经由对应的供应线路与双向通信接口而彼此 联网(networking)。
基于两彼此直接相邻瓷砖1401、1402间的局部信息交换，自组织 化即可解决上述问题。
在该方法过程中，瓷砖处理器单元获知在该瓷砖装置内的瓷砖准直 方向与其二维位置，以及各瓷砖与入口处理器间的距离，即一般的参 考位置；该参考位置亦可为位于该瓷砖装置100输入节点处的处理器 的位置。在下一步骤中，则局部性产生各瓷砖与入口处理器间的路径， 因此用于选择路由路径的算法则被设计为可使一均匀信息流的路由延 时尽可能地最小化；当利用该瓷砖装置100来藉由该瓷砖装置100呈 现信息时，则此一自组织化过程亦定义了用于信息分布的算法。由于 此方法的特别配置，瓷砖装置100的形状与其已经故障的个别组件并 不相干，因此本发明可获得高度的故障容限(fault tolerance)。
整个方法结合了下列方法组件：
●用于瓷砖处理器所执行的信息处理的均匀演算组件，
●该入口处理器的一控制算法，
●代表演算组件接口的一信息登记。
下文是基于假设在该瓷砖装置100中，瓷砖以六角形方式产生联 网，而非限制为一般情形。
然而根据本发明，算法与正交情形或其它二维网络间的转换完全与 下文所述情形类似。
根据一通信层模式，即在本发明所需功能下方的功能(例如搜索 (ping)信息)，下文中将不考虑藉由检查和(checksum)、按收确认、 再次请求缺陷信息等的传输保护，然而其仍包含于本发明范围中。
一般而言，下文所述的方法步骤说明了每一瓷砖处理器针对其相邻 的瓷砖处理器维持了根据所接收信息的数据记录，此一数据记录储存 了与各处理器相关的内存中所获得的信息。
在一第一方法步骤中，该瓷砖处理器得知该等瓷砖的一均匀准直。
由于该入口处理器基于上述规范的所有链接都是链接到输入瓷砖 处理器与输入点的西南侧，因此可以用来产生相干性。
针对此一构想而发送测量相干性信息，其包含上述以逆时钟方向向 东远离的接收链接的链接数目(作为一参数)。
在起始时，每一瓷砖处理器被设定为非相干性。
在接收一测量相干性信息1501时(见图15)，已接收测量相干性信 息1501的处理器单元1500则执行下列步骤：
1.若该处理器单元1500已具相干性，则结束该处理过程。
2.向东的方向是根据信息参数而决定，并适当指定所有的链接 目标/链接数。
3.处理器单元1500被设定为具相干性。
4.测量相干性信息1601、1602、1603、1604、1605、1606都 是经由处理器单元1500的所有链接而发送，分别设定该处理器单元 1500的参数以使得已接收到各测量相干性信息1601、1602、1603、 1604、1605、1606的处理器单元101可以以正确方式进行准直(见图 16)。
用于均匀准直的此一方法步骤是由入口处理器起始，该入口处理器 通过其对各输入瓷砖处理器的链接来传输具有参数值2的测量相干性 信息(2)，本方法员件在最后处理器单元具有相干性时即终止。
执行此处理所需的时脉周期数则是对应于一瓷砖处理器到入口处 理器的最大距离，在最后一个信息通信终止前，其亦可能需要一或两 个以上的时脉周期。
在另一方法步骤中，瓷砖处理器间彼此交换电子信息以自动决定其 在瓷砖装置中的物理位置。
由于在该瓷砖装置100内的瓷砖的六角形数组各包含了偏移列 (offset rows)，可适当选择此一实施例的坐标系统以使该等列中的列 数为偶数或奇数。
在本文中，需注意亦可依规定而简单选择具有一正交结构的瓷砖装 置的坐标系统。
在六角数组的例子中，关于处理器的上述方法可用以决定其邻近瓷 砖的位置，这与该瓷砖装置从其本身位置(i，j)的几何配置无关，其 中i为行数而j为列数。
图17说明了一瓷砖1500的该处理器单元的各别位置，如图17所 示，在传统技术中，列数是从西向东计数(即从左到右)，而行数是从 南向北计数(即从下到上)。
根据此一实施例，在搜寻位置时，测量位置信息1701、1702、1703、 1704、1705、1706会交换，其包含了两参数，特别是行数与列数，其 中正在发送测量位置信息1701、1702、1703、1704、1705、1706的 该处理器单元已计算其所假设的正在接收该等信息1701、1702、 1703、1704、1705、1706的处理器单元的位置。
就起始化而言，各瓷砖处理器的位置是定义为(0，0)，一旦各瓷砖 处理器开始具相干性，便开始执行位置搜寻过程，如前述说明。
接着经由所有链接来发送测量位置信息1701、1702、1703、1704、 1705、1706，如图17所述。
在接收具有行数z与列数s的一测量位置信息1701、1702、1703、 1704、1705、1706时，各接收处理器单元执行下述步骤：
1.若z＞i，其中i表示其本身行数，则把i设定为与z相等。
2.若s＞j，其中j表示其本身列数，则把j设定为与s相等。
3.若步骤1或步骤2已产生其本身位置(i，j)的变化，则经由 所有链接来发送测量位置信息1701、1702、1703、1704、1705、1706， 如图17所述。
在没有位置变化发生时，即终止本方法步骤。
图18说明了具有多种缺陷的瓷砖装1800的一实施例，其已自动使 用上述程序来决定各处理器与瓷砖的位置。根据此一实施例，使用了 失效的处理器(即故障的处理器)与失效的链接；此实施例也用于具有 不同数量的输入处理器单元的两变量的说明过程中，以说明另一方法 步骤。
一瓷砖处理器与瓷砖装置中另一瓷砖处理器间的最大距离限制了 执行此处理所需的最大时脉周期数，在最终信息通信结束前，可能需 要一或两个以上的时脉周期。然而正常来说，本方法步骤甚至可以被 更快速地执行，其依处理器配置1800的几何配置而定。
在本文中，应注意藉由入口处理器呈现信息的过程涉及了映像 (mapping)至以此方式决定的瓷砖装置1800的坐标系统。在设定接续 的方法步骤所执行的路由路径期间，目前局部储存的信息会被传输到 入口处理器，因此可以在该入口处理器中执行适当的映像。
对于每一个瓷砖1801而言，图18以数值组合的形式说明了瓷砖在 瓷砖装置1800中的物理位置。
在另一方法步骤中，一般则以从一预定参考位置到该瓷砖装置1800 中一瓷砖间的距离来决定处理器单元及瓷砖与入口处理器间的各别距 离(亦即从瓷砖处理器到入口处理器间的长度，亦可见定义6)。
为起始此一方法步骤，各瓷砖1801的距离被定义为“无穷大 (infinite)”；根据此一实施例，各瓷砖处理器到入口处理器间的距 离被定义为一个比该瓷砖装置内所假设的一距离最大值更大的值。
假设在没有限制的一般情形下，上述方法的步骤皆已被执行。
接着由入口处理器开始距离决定过程，其是藉由将测量距离(0)信 息发送到在瓷砖装置1800的输入点处的处理器单元而开始。
在接收一个具有参数a的测量距离信息时，已接收到该测量距离信 息的各处理器单元执行下列步骤：
1.若d≥a+1，其中d表示其本身距离，则将d设定为与a+1相 等。
2.若步骤1导致其本身距离d改变，则测量距离信息1901、 1902、1903、1904、1905、1906便经由各相邻处理器单元的所有链接 而发送(见图19)，各测量距离信息1901、1902、1903、1904、1905、 1906各包含了该瓷砖1500的该处理器单元在先前步骤中所决定的距 离，以作为一参数。
当不再有距离变化发生时，即终止本方法步骤。
图20与图21说明了根据一第一实施例的瓷砖装置1800与根据一 第二实施例的瓷砖装置2100，其中在瓷砖装置1800中最低列2002的 该瓷砖的所有处理器单元2001皆经由第一实施例的瓷砖装置1800的 西南侧2003而耦合至入口处理器。
在根据第二实施例的瓷砖装置2100中，该瓷砖装置2100的最低列 2101不仅包含了未耦合至入口处理器的瓷砖2102，也包含了经由排列 在西南侧的通信接口2104而耦合至入口处理器的瓷砖2101。
执行此一过程所需的时脉周期数则对应于从入口处理器到一瓷砖 间的最大距离，同样地，在最终信息通信结束前，可能需要一或两个 以上的时脉周期。
在本文中，需注意瓷砖中的每一处理器可根据所接收信息而储存从 其本身内部的入口处理器到相邻的处理器单元间的距离，以供后续步 骤利用。
正如所见，当先前储存的距离值大于接收信息中的所接收距离时， 该处理器单元本身的距离接着会以反复方式利用本方法步骤产生改变 而增加一预定值；当一处理器单元改变其本身距离值时，则会产生一 测量距离信息并经由所有通信接口将其发送至邻近的处理器单元，其 中测量距离信息各包含其本身距离，以作为自入口处理器执行接收的 处理器单元的距离信息或距离值，最好是自其本身距离值增加一预定 值的值，最好是增加数值“1”的距离值。
下文则说明了标准反向组织化的方法步骤。
为了可以执行下列方法步骤，必须决定也必须得知一瓷砖处理器到 一各别参考位置间的距离，且最好是被分别储存在各处理器的内存中 以分别作为距离信息。
在下文将说明的方法步骤中，各处理器单元间的链接在下文中将被 视为实施例，其即表示信道。
该组处理器配置与作为根节点入口处理器以及作为各处理器单元 间的边缘形成了一图谱(tree)，此图谱是在后续的路由处理中使用， 即如前述的图形理论原理所示。
该等信道是利用标准方式决定，以使各处理器单元藉由最短路由而 链接至入口节点。
为了起始化的目的，一瓷砖1500的各瓷砖处理器是定义为“未组 织化(unorganized)”，组织化过程是开始于该入口处理器的所有链 接，并藉由发送完全没有参数的测量组织化信息2201、2202、2203、 2204、2205、2206而执行。
在接收一测量组织化信息2201、2202、2203、2204、2205、2206 时，接收该等信息的各处理器执行下列步骤：
1.当该处理器单元已经组织化，则结束该处理过程。
2.经由除了接收链按(亦即接收测量组织化信息2201、2202、 2203、2204、2205、2206的链接)以外的所有链接来发送其它的测量 组织化信息。
3.根据已决定的距离信息，该处理器单元决定一个邻近处理器 单元，其瓷砖是位于较其本身离参考位置(因此最好是离入口处理器) 更短的距离上；该邻近的处理器单元是被选择并定义为“前驱 (predecessor)”，其瓷砖(如根据图23与图24所定义的序列中的第 一个)具有一个比处理器单元的瓷砖本身更小的距离；在该处理器单元 与其“前驱”间的链接特别是被宣称并被视为一“信道”，瓷砖处理 器与作为节点的入口处理器的组合以及作为边缘的信道则会形成一图 谱；在没有任何错误或故障的标准显示的情形中，此程序会产生一“锯 齿形(zigzag)图案”以定义该等信道。
4.一测量信道信息被发送至该“前驱”，且该处理器单元是设 定为正组织化中。
在接收一测量信道信息时，接收该测量信道信息的该处理器把发送 器定义为“后继者(successor)”，在一对应的方法中，处理器单元与 “后继者”间的链接即为一信道。
一旦该处理器单元以此方式被组织化，便终止本方法步骤。
举例而言，图25说明了所强调的一瓷砖2500的组织化处理器单 元，其具有链接2501来作为信道，当使用此显示器时，欲显示或欲记 录的信息便经由该等信道2501路由。
图26与图27说明了已执行自动组织化处理时的瓷砖装置1800与 2100的实施例，正如先前所述者。
执行反向自组织化的此一方法步骤所需的时脉周期数则对应于从 入口处理器到一瓷砖间的最大距离，同样在此情形中，在最终信息通 信终止前可能需要一或两个以上的时脉周期。
标准反向组织化产生了具有声音矩形瓷砖的良好平衡图谱。
由于在该瓷砖装置1800、2100内的所有瓷砖各由最短路由连接到 入口，此算法决定了前述定义的“最佳集合”O1中的一个元素；然而 在如图26与图27所示的水平裂痕2600、2700的情形中，上述程序导 致由该裂痕掩蔽的该瓷砖装置1800、2100的组件本质上由入口到显示 器的单一供应线路连接。在下文中亦说明了组织化的其它替代选择。
一瓷砖处理器的总处理量对设定路由表而言是非常重要的。
该总处理量是欲显示信息的集合，且其必须各由此一处理器处理或 传送。
总处理量的数学定义则如前述定义6所示。
此一数字与经由输入信道接收的信息集合相同。
为了执行下列方法步骤，在该瓷砖装置1800、2100中已藉由前述 的信道而将一图谱结构组织化。
此方法步骤是由入口处理器经由对各输入处理器单元的所有链接 发送测量计数节点信息开始，其中该等测量计数节点信息不具参数。
在经由该输入信道接收一个到达的无参数的测量计数节点信息 2801时，接收测量计数节点信息的各处理器单元便执行下列步骤：
1.经由已接收该测量计数节点信息的处理器单元的所有输出信 道依序发送测量计数节点信息，如图28所示。
2.以总处理量值“0”来标示经由输出信道而彼此连接的所有相 邻的处理器单元的总处理量。
3.若没有输出信道存在时，其本身总处理量则被设定为总处理 量值“1”，且经由输入信道将一测量节点尺寸信息2901发送到各前 驱处理器单元；对于一处理器单元1500而言，图29说明了两个所得 测量节点尺寸信息，其中一第一测量节点尺寸信息2901含有值d1而一 第二测量节点尺寸信息2902含有值d2。在经由一输出信道接收具有总 处理量参数d的一测量节点尺寸信息时，接收该测量节点尺寸信息的 处理器单元则执行下列步骤：
1.以测量节点尺寸信息的总处理量参数来标示传送该测量节点尺 寸信息2901、2902的相邻处理器单元。
2.当至少一输出信道的总处理量被标示为总处理量值“0”时，则 终止此处理过程。
3.当所有的输出信道的总处理量被标示为＞0时，则其本身总处理 量d则被计算为所有总处理量的总和+1。
4.该处理器单元产生另一个测量节点尺寸信息2903并经由具 有总处理量d的各输入信道而将其发送出去，其中根据上述实施例，d 是由下式获得：
d＝d1+d2+1
一旦入口处理器已经由所有链接而接收到一测量节点尺寸信息， 便终止此方法步骤。
执行此方法步骤所需的时脉周期数则等于从入口处理器到一瓷砖 间的距离的两倍，同样在此例中，在最终信息通信终止前，可能需要 一或两个以上的时脉周期。
图30与图31说明了已根据前述方法自动决定总处理量的瓷砖装置 1800、2100的实施例。
总处理量值分别表述于各瓷砖处理器中，该等实施例说明了该等输 入处理器单元的总处理量非常高，该等输入处理器单元必须供应各瓷 砖装置1800、2100中被各水平裂痕2600、2700所掩蔽的区域。
下文将说明组织化方法的一替代例，其对于故障或错误(亦即瓷砖 装置1800、2100的缺陷与不规则形状)的反应甚至更具弹性。
为使总处理量尽可能均匀，则使用一种试误(heuristic)方式来选 择一个连续发送所谓占据瓷砖处理器1800、2100空间的测量标记信息 的路由图谱。
与该瓷砖装置1800、2100的渐进着色相似，藉由颜色流(color stream)即可以一标记发送另一“颜色”于每一输入点，其导致该瓷砖 装置1800、2100可被分为不同的颜色区域，且其各经由一输入处理器 单元而自入口节点处提供。
换言之，即各经由一输入处理器单元而供应的处理器单元分别具有 一种“颜色”或一种“记号”。
在下文中所谓的“颜色”是为了说明之用，且其对应至一个以相同 标记标示的区域而作为一“颜色”区域。
下述试误程序则用于分布：
●一标记权重(token weight)决定了到入口节点的距离可根据 着色而增加的最大范围。
●一旦瓷砖(亦即处理器单元)被着色，他们便保持着色状态，换 言之，他们便被标示。
●发送标记的处理器单元成为“前驱(predecessor)”，而其链 接便成为信道；然后，经着色的瓷砖(亦即已标示的处理器单元)在此 时仅接受来自各“前驱”的标记。
●标记最好是经由信道发送。
一旦处理器配置1800、2100已经完全被着色，便需在着色区域内 执行再组织化，这是因为该方法步骤不会形成最佳“漫游信道”3501， 如图35的实施例所示。
首先，用于处理分派标记的信息的此一方法步骤将于下文中说明。
在一颜色区域内的距离决定过程与前述的到一参考距离的距离决 定过程高度相同。
在此例中，颜色距离决定了从一瓷砖到入口处理器间最短路径的长 度，其中在该路径上的所有瓷砖必须属于相同的颜色范围。
为执行起始化，将各瓷砖的颜色距离定义为无穷大(being infinite)，且尚未定义其颜色。根据此一实施例，从各瓷砖到入口处 理器的距离被定义为一个高于最大值的值，其中假设该最大值为在该 瓷砖装置内的距离。处理器单元也同样标示其相邻的处理器单元及其 相邻的未定义瓷砖，着色为颜色距离无穷远。
在接收一个具有颜色c与颜色距离参数a的测量颜色距离信息时， 接收该测量颜色距离信息的各处理器则执行下列步骤：
1.以颜色c与颜色距离a标示发送该测量颜色距离信息的处理 器单元。
2.若颜色c与其本身颜色f(亦即接收该测量颜色距离信息的处 理器单元的颜色f)不相符，则终止此处理。
3.其本身颜色距离d被设定为标示有相同颜色的邻近处理器单 元的颜色距离最小值加1。
4.若步骤3使其本身颜色距离d产生变化，则经由具有参数(f， d)的所有链接(换言之，亦即其本身颜色距离为d而颜色为f)来发送测 量颜色距离信息3201、3202、3203、3204、3205、3206(见图32)。
根据本发明，利用测量封锁标记信息来封锁相邻的处理器，以避免 他们接收到标记信息，亦即一旦接收到此一测量封锁标记信息，便不 再发送标记到被封锁的该等相邻处理器单元。
颜色与颜色距离在同时被发信(signaling)，即测量颜色距离信 息。
为起始化，到一处理器单元的所有相邻处理器单元都被设定为未封 锁(unblocked)。
在接收一个具有颜色c与颜色距离参数a的所得测量封锁标记信息 3301时，接收该测量封锁标记信息的各处理器单元分别执行下列步 骤：
1.发送该测量封锁标记信息的处理器单元被设定为封锁，并以 颜色c与颜色距离a加以标示。
2.若颜色c与其本身颜色f(亦即接收该测量封锁标记信息的处 理器单元的颜色f)不相符，则执行步骤5，其将于下文说明。
3.其本身颜色距离d被设定为标示有相同颜色的邻近处理器单 元的颜色距离最小值加1。
4.若步骤3使其本身颜色距离d产生变化，则经由具有参数(f， d)的所有链接(换言之，亦即其本身颜色距离为d而颜色为f)来发送测 量颜色距离信息3201、3202、3203、3204、3205、3206(见图32)。
5.若存在一输入信道，且所有的相邻处理器单元都被设定为封 锁，则产生一个具有参数(f，d)的测量封锁标记信息3302，并经由该 输入信道将其发送，如图33所示。
根据本发明，所谓的测量标记信息是用于着色，亦即用于标示处理 器单元并定义颜色区域(即在该处理器配置1800、2100内被标示的区 域)。
在处理测量标记信息时，会产生该处理器单元是仍未着色、或是已 由一标记着色的分别。
在接收一个具有权重g与颜色f作为信息参数的所得测量标记信息 3401时，接收该测量标记信息3401的未着色处理器则执行下列步骤：
1.可能是其本身颜色距离的颜色距离pd被设定为以颜色f着色 的相邻处理器单元的颜色距离最小值+1。
2.若权重g≤pd-a，其中a为该入口处理器到处理器单元的距 离(不是颜色距离！)，则发送该测量标记信息3401的处理器单元会发 送一个测量封锁标记信息，且此处理即终止(因此标记的传送便由一松 弛距离(relaxed distance)加以限制)。
3.将发送该测量标记信息3401的处理器单元设定为封锁，其本 身颜色被设定为f、而其本身颜色距离为pd。
4.发送该测量标记信息3401的处理器单元会发送一测量信道 信息，且该处理器单元会被设定为组织化，因而定义输入信道。
5.经由除了该处理器单元1500的输入信道外的所有连结来发 送测量封锁标记信息3402、3403、3404、3405、3406，如图34所示， 以避免标记从此处被分配。
相较之下，在经由输入信道接收一个具有权重g与颜色f的测量标 记信息时，已被着色的处理器单元的程序则不同。
考虑一个偶数列数的序列R＝(SE，SW，E，W，NE，NW)，其对应至 一个(南东、南西、东、西、北东、北西)的序列R，以及考虑一个奇数 列数的序列R＝(SW，SE，W，E，NW，NE)，其对应至一个(南西、南东、 西、东、北西、北东)的序列R，并执行下列步骤：
1.若所接收到的测量标记信息不是经由该输入信道而到达、或 颜色f与其本身颜色不符，则终止此处理。
2.若在序列R后出现一个未封锁的输出信道，则经由此一输出 信道发送具有参数(g，f)的测量标记信息，亦即传送该标记，然后终 止此处理。
3.若在序列R后出现一个未封锁的链接，则经由此一链接发送 一测量标记信息(g，f)，并终止此处理。
4.因无法传送该标记，经由输入信道发送一测量封锁标记信 息。
由于在选择颜色区域期间，无法根据上述的方法步骤来最佳化设定 该等信道，如图35所示，因而该等信道会藉由测量删除信道信息而被 删除并接着被重置；为终止此方法步骤，信息被供以一“戳记(stamp)” 参数，其值与该处理器单元中储存的参数并不相同。在本文中，需注 意入口处理器利用不同的“戳记”参数来执行再组织化。
在接收一个具有“戳记”参数的所得测量删除信道信息时，接收各 测量删除信道信息的处理器单元分别执行下列步骤：
1.若其本身戳记参数与所接收的“戳记”参数值相同，则终止 此处理。
2.其本身戳记参数被设定为该测量删除信道信息“戳记”的值。
3.删除所有的信道。
4.经由除了将测量删除链接到发送该测量删除信道信息的处理 器外的所有链接来发送测量删除信道信息3602、3603、3604、3605、 3606，如图36所示。
在删除旧信道后，便利用测量颜色组织化信息在一颜色区域内设定 新的信道。
所得测量颜色组织化信息3701的处理与测量颜色组织化信息 3702、3703、3704、3705、3706的发送与前述的测量组织化信息的处 理高度相同。
然而有一点不同的在于，所考虑的相邻处理器单元必须被着色地与 正在处理的处理器单元相同，以及在于是利用颜色距离而不是距离来 作为准则。
所以关于距离决定的上述步骤应该在瓷砖数组中执行，以执行上述 的方法步骤。
如第一实施例所述者，特别将链接称为“信道”。
在一第一步骤中，该入口处理器各经由所有链接而发送一个具有参 数(f，0)与一不同颜色参数f的测量颜色距离信息4001(见图40)，因 此所有的相邻处理器单元都以不同的颜色来标示入口处理器。
此方式可保证可以从各输入处理器单元产生一个个别且独特的标 示。
在一第二步骤中，该入口处理器经由除了具有参数(g，f)与具有相 同的权重g∈N0及一不同的颜色参数f之外的所有链接来发送连续的测 量标记信息，以将该瓷砖装置1800、2100中的所有处理器单元加以着 色。
当测量封锁标记信息已经由该瓷砖处理器的所有链接而到达时(亦 即当该瓷砖装置1800、2100已完全着色)，即终止此方法步骤。
在本文中，需注意整个瓷砖装置1800、2100可以利用本方法而被 完全着色。
图38说明了已由权重4着色且其总处理量已基于组织化而表示的 瓷砖装置2100，相较于图30中所示的藉由标准反向组织化所形成者， 图38所示的图谱显得更加平衡。
然而，此方法步骤的配置导致在着色区域内漫游路径3801的形 成，因此该等处理器单元并不会经由最短可能距离而连接到入口处理 器。
因此，在一第三步骤中，该入口处理器经由上述所有链接而发送了 一个测量删除信道信息，以删除已形成的该等信道；直接在此一信息 后，经由所有链接而发送一个测量颜色组织化信息，并在该着色区域 内形成新的信道，则其代表最短链接。
一旦所有的处理器单元都以此方式完成组织化，便终止此一方法步 骤，执行该等处理所需的时脉周期数是对应于从入口处理器到一瓷砖 处理器的最大距离；同样在此例中，在最终信息通信终止前，可能需 要一或两个以上的时脉周期。
所产生的路由图谱是根据各测量标记信息所含的参数-权重g而产 生。
图39说明了已经以权重g＝4执行自组织化的瓷砖装置1800与其对 应的漫游路径3901。
权重g代表的是一处理器具有多少个大于其本身距离的颜色距离， 权重g越大，所产生的图谱就越平衡，但图谱中的路径也越长。为了 解释此现象，请参考图41，其说明了在以权重g＝0形成漫游路径后的 瓷砖装置1800，并参考图42，其说明了在以权重g＝∞形成漫游路径后 的瓷砖装置1800。
权重的最佳选择是根据各链接的传输特性而定，亦即在每一时脉周 期内有多少信息可以经由链接发送；其值越小，则需要的权重就越大。
以上已说明了两种选择路由图谱的方法。
一旦已经选择一路由图谱，亦即一旦已经选择了适当的信道，则便 可以非常简单的方式来决定此一图谱的最佳路由；其原理请见前述的 图形理论原理。
在一第一步骤中，将所有的处理器单元(亦即在该瓷砖装置1800、 2100内的处理器)连续编号。
接着利用该等编号作为路由过程的目标地址，在一第二步骤中，将 已收集的局部信息从各处理器单元传输到入口处理器，然后在该入口 处理器中产生整体路由表。
根据此一实施例，利用测量编号信息而将该瓷砖处理器1800、2100 中的所有处理器单元连续编号，其端视于已决定的各处理器单元的总 处理量而定，例如利用前述的方法步骤。
用于编号的方法步骤起始于该入口处理器藉由入口处理器的所有 输出信道来发送测量编号信息4301，并将其传输到输入处理器单元。
一旦决定了各相邻处理器单元的总处理量d1、d2、d3、...，则同样 传输各测量编号信息4301，其具有参数1、1+d1、1+d1+d2、...作为信 息参数。
在经由该处理器单元的各输入信道接收了一个具有参数n的测量编 号信息4301后，接收该测量编号信息4301的该处理器单元则会执行 下列步骤：
1.将该处理器单元本身的编号设定为n，其对应于所接收的测 量编号信息4301的值。
2.该处理器单元经由其所有的输出信道产生另一个测量编号信 息4302，并将其以参数n+1、n+d1+1、n+d1+d2+1、...发送，其中d1、 d2、d3、...是各相邻处理器单元的总处理量。
一旦最后一个处理器单元以将最后一个处理器连续编号，则本方法 步骤即终止；执行该等处理所需的时脉周期数是对应于从入口处理器 经由信道到一瓷砖处理器的最大距离；同样在此例中，在最终信息通 信终止前，可能需要一或两个以上的时脉周期。
图44与图45显示该处理器配置1800(图4)与2100(图5)，其中 该分别处理器配置中的个别处理器单元已被编号。
一处理器单元的数字可以简单地使用为一种用以路由资料或是影 像的寻址，因为一处理器单元的每个输出信道都分配有一独特数字间 隔。每个便因此可以设定一简单的路由表。
举例来说，图45中的范例描述用于具有数字123的处理器单元的 表格，而在图46则是路由表4600。
该局部产生的信息是藉由测量正确信息信息的方式发信至该入口 处理器，其可获得以下的参数：
该分别处理器配置中的个别处理器单元位置，也就是说该处理器单 元所位于的行列，
该处理器数目，
该距离数值，其指出从该可携式处理器至该处理器单元的距离，
该颜色距离，以及
该处理器单元的处理能力。
一旦该个别处理器单元已经被连续地编号之后，在每个情况中的该 测量收集信息信息，便立即地由该处理器单元所传送。
该信息使该瓷砖处理器可以藉由该瓷砖编号的协助，读取被显示的 信息。
藉由传送一全体影像，也就是说藉由供应资料至所有的处理器单 元，在此情况中该被首先传送的信息是那些具有最长路径的，如同以 上结合该图形理论原则所描述的。
该路由表接着也以评估路由图谱的方式，直接地显示该路由期间。
如以上所述，在该显示器进一步操作期间中被显示的信息，可以在 该瓷砖编号与路由表的协助之下，以一简单的方式传送。为此目的， 该入口处理器传送该测量RGB型式的信息，其提供以下参数：
被寻址的瓷砖编号，以及
此瓷砖的传送信息，例如红/绿/蓝数值或是一种替代用以激活整合 在该瓷砖中发关二极管的驱动信号。
图47显示在一处理器配置上的显示信息。当然，该描述是与该选 择的路由图谱无关。
该路由矩阵的选择与评估已经在以上叙述，也就是说基本的路由路 径。在此情况中该评估准则是为该路由期间。因为根据正常复杂度的 最佳任意结合不法在一短时间内实行，在以上也已经提出一替代方 案。
该自由可选择参数为权重g。此程序也可由该入口处理器以使用该 (部分)最佳路由期间的不同权重g，而被实行多于一次。
一般将考量并研究该权重g＝0、1、2、3、...。
这些已经被发现有利于数值分析。该具有最短路由期间的路由可接 着被使用为该最终路由。
为了让该程序被实行多于一次，该入口处理器使用该测量重试信 息，如在第48图中所描述，其删除所有的信道、颜色区域与颜色距离。 为了结束该程序，该测量重试信息提供该“戳记(stamp)”参数，其数 值并不等于储存在该处理器单元中的对应参数。换句话说，该入口处 理器为了每个重新设定的处理使用一不同的“戳记”参数。
根据接收带有该“戳记”参数的所得测量重试信息4801，已经接 收该测量重试信息的个别处理器单元便执行以下步骤：
1.如果其本身的标记参数等于在该测量重试信息所包含的“戳 记”参数，便结束该程序。
2.将其本身的标记参数，设定为在该测量重试信息所包含的“戳 记”参数数值。
3.删除所有的编号、信道、颜色区域、颜色距离与标记封锁。
4.如图48中所描述，除了至传送该测量重试信息处理器单元的链 接以外，透过所有的链接传送该额外测量重试信息4802。
在该处理器配置的操作期间，磨耗会使在发生上述自组织化过程时 还没有发生的故障产生。
根据上述假设模式的基础，从一局部处理器的观点所可能发生的唯 一故障，是一连接的邻近处理器无法再被存取。相比之下，也可评估 该邻近处理器本身是否已经失败。然而，在像这样的情况时，可以传 送一种在后续文字中所参照的测量错误信息的故障信息或错误信息， 至其本身鉴别的入口处理器，其较佳的是使用本身的瓷砖编号做为一 信息参数，并额外包含该新的失败链接编号。
该入口处理器对像是此信息的一种可能反应，是以一测量重设信息 对该处理器配置全面的重新设定。
为了反应此信息，每个瓷砖处理器根据此信息传递至所有的邻近处 理器，并删除所有已经在该组织处理期间中所决定的资料。为了终结 此程序，每个瓷砖处理器在不再对其他信息反应结束之前，应该维持 一特定的延迟时间。该停滞时间避免该设量重设信息的传递被无限地 重复。
总结来说，图49显示使用信息以及其个别参数的概观。
在此段落中，应该注意的是该信息登记当然可以利用增加任何其它 要求的额外信息，而在功能上延伸。
根据本发明一瓷砖101的技术配置，可以利用对该感应组件与显示 组件的多种独自变化方式设计。
然而，一种瓷砖的示范实施例是该个别的处理器单元，其以电力供 应线与资料线的方式，整合至刚好邻近瓷砖的处理器单元。当铺设一 瓷砖面或一瓷砖壁时，此造成一种如同以上已经说明的规则网络。
如以上所说明，该入口处理器进一步是在该网络的边缘处提供，也 就是该处理器配置100的边缘处。该入口处理器是用于建立技术与显 示技术的中心控制组件。如在图4中所描述，信息可透过该入口处理 器传送到该系统，也就是该处理器配置100。然而，感应器信息也可从 该系统传送至该入口处理器401。
该处理器配置100以与以下步骤一致的方式所设置：
首先，该瓷砖或壁砖是以该瓷砖连接片被首先整合的正常步骤不 同，以及该瓷砖被接续地透过该瓷砖连接片所彼此结合的方式正常铺 设；
此外，该入口处理器连接至一或多个瓷砖，其较佳的是位在该铺设 区域的边缘，也就是说该处理器配置100的边缘；
最后，利用以上叙述的方式执行该处理器配置100网络的自动自组 织，而无须该使用者的任何手动动作。
此使得设置工作不需要任何特别的技术知识，以及工作线的制订或 二维位置的程序便可完成。
因此，其成本是明显地小于一些特定方法，而根据本发明的装置便 因此适用于大量市场中。
此外，此形成一种高度容忍故障系统，其即使在蓄意伤害(在警报 系统的情况中)或灾难(例如与使用该系统做为一种护卫系统或无意识 侦测器的相关功能操作，即使在像是火灾的渐进破坏情况)情况中也可 被良好使用。
图53说明了根据本发明一实施例的纺织构造结构5300的示意图， 而图54则为图53所示的处理器配置的放大图A。
该纺织构造结构5300具有由非传导性线路5301所形成的一个大网 眼结构(large-mesh fabric)以作为其基本结构，此外，该纺织构造 结构5300具有导电线路5302、5307，该等导电线路5302是供该处理 器组件5303接地之用，其可整合在该纺织构造结构5300中，并于下 文中详细说明。
导电线路5307是用于提供电力到整合在该纺织构造结构5300中的 处理器组件，此外，该纺织构造结构5300具有传导性线路5304，其 用于自欲整合的处理器组件5303传输数据或将数据传输到欲整合的处 理器组件5303。
导电线路5302、5307与传导性数据传输线路5304则最好是配置在 构造中的方形图案中，因而可于该纺织构造结构5300中形成方形的交 叉点区域5305(见图54)；在插入处理器组件5303的区域中，该等线 路(导电线路5302、5307以及传导性数据传输线路5304与非传导性线 路5301)皆被移除，最好是以裁切方式移除，以在插入该等处理器组件 5303的区域中形成间隙(gap)。
一旦各处理器组件5303已插入到该纺织构造结构5300中，他们便 与各线路耦合于其外部连接处，特别是其通信接口，特别是该处理器 员间接地用的电源供应器导电线路5302与5307，以及用于在彼此相 邻配置的处理器组件5303间传输数据的数据传输线路5304。
因此各处理器组件5303是藉由导电线路5302与5307而被供以电 力，而电子信息是藉由数据传输线路而于该等处理器组件5303间交 换，其所使用的通信协议则是端视于各处理器组件的通信接口的配置 而定。
如图54的交叉点区域5305所示，彼此互相对应的导电线路5302、 5304、5307为彼此耦合，因此本发明此一实施例可使数据线路形成一 环形结构5306，而使各处理器组件5303可藉由两个传输数据的通信 接口而将数据传输到与该处理器组件5303相邻配置的所有四个相邻处 理器组件5303。
在处理器组件5303与导电线路5302、5307及传导数据传输线路 5304可以藉由一可挠性印刷电路或藉由所谓的接线接合的方式所作成 的接触点来提供。该处理器组件5303封装于纺织构造结构5300中， 以使得该处理器5303及导电线路5302、5307及传导数据传输线路 5304间的耦接区域能够绝缘，因而也确保机械可靠度及防水保护。 像这样的一个“有智能的”纺织构造结构5300可以用来作为墙面或底 面的基础或中间层，或者是某些其它类型的技术结构。例如，也可以 用来作为凝固结构中的结构层。该处理器组件5303可以耦接到很多不 同类型的传感器及/或致动器，或者可以包含例如传感器及/或致动 器。因此，用来显示传送到该处理器组件5303的发光二极管、显示组 件或者是显示器可以包含于该处理器组件5303或者是连接于该处理器 组件5303。
该导电接线5302、5307以及传导数据传输线路5304编织成纺织构 造结构5300。该导电线路5302、5307以及传导数据传输线路5304在 该纺织构造结构5300的四边与供应线路及数据线路(没有表示于图式 中)接触。
根据本发明的纺织构造结构5300与集成的微电子组件、传感器及/ 或致动器，例如小指示灯泡，凭借本身的条件而运作并且可以固定于 不同类型的表面平面化。举例来说，像这样的表面平面化是非传导结 构、由覆盖物基底所形成的地表结构、拼花地板组件、塑料垫、窗幔、 壁纸、绝缘垫、帷幕地板、灰浆层、涂层以及凝固结构等。较佳者这 些结构藉由贴合、表层化(lamination)或硫化的方式来固定。为了避 免对周围的人产生“电渗透”的现象，一用来导电线路均匀通过的穿 孔构造可以广布于整个根据本发明的纺织构造结构5300，以用来遮蔽 这个现象。然而，在这样的情况下，如果需要，必须要确定某些区域， 例如电容传感器上面的区域不能被遮蔽物所覆盖。
较佳者，集成于微电子组件的纺织构造结构5300透过一导电线路 5309耦接该纺织构造结构5300边缘上的一点到一中央控制单元，例 如一简单的个人计算机，所述的个人计算机在下面的说明书中将以接 口处理器5308来表示。
以个人计算机及/或控制系统5310的形式来表示的一估算系统 5310耦接到该接口处理器5308，藉此电子信息将由该接口处理器读入 或者是传送到该处理器配置5300，换句话说，也就是它们传送到该处 理器配置5300中的处理器组件5303，尤其是为了控制耦接到处理器 组件的个别处理器的一致动器。
根据本发明这个具体实施例，如同下面的说明书中将进一步详细说 明的，该自我组织的程序，如同前面如文献[1]所述的程序在该纺织结 构构造5300在使用开始时便实施。
当该具有一处理器组件5303网络的纺织结构构造5300第一次使用 时，在每一处理器认识其在纺织结构构造5300中，相对于参考位置的 正确的物理位置之后，如前面所如文献[1]所述的学习阶段随后开始， 其中该相对的参考位置较佳者为相对于接口处理器5308的位置。除此 之外，数据流的自动路径透过该图形化而配置，因而该传感器信息或 显示器信号可以通过在该纺织结构构造5300中已判定是缺陷的区域范 围。
网络的自我组织程序确认并包围了缺陷的区域。因此，由该处理器 组件5303所组成的网络当该纺织结构构造5300针对个别的应用而修 剪成预先决定的外型时仍然是有功能的。
此外，根据本发明的自我组织程序表示不需要有手动的付出施加于 该纺织结构构造5300中的处理器组件5303的网络。
因此，如同可以看到的，根据本发明具体实施例中的处理器组件 5303藉由局部的环状结构而彼此连接在一起。每一处理器组件5303 连接到两个，并且是只有两个由环状线索形成的环5306，也就是表示 每一处理器组件5303的两个通信接口以足够与四个置放于邻近处排列 的邻近处理器组件进行通信。
在该纺织结构构造5300的边缘，该环状结构衰变为形成一点对点 的连接，也就是说可以看成形成由两个子单元所构成的环，不过这对 于该处理器组件5303的设计不会有影响。如同图54所示，所述在该 纺织结构构造5300中已经存在的矩阵排列的导电线路5302、5304、 5307可以用于如图53所示，以形成区域环状分布。
图56表示如本发明所有具体实施例中所使用的处理器组件5303的 一实施例。
该处理器组件5303具有一传感器5306以及一处理器5602，例如 来自Infinion Technologies AG的XC 161或XC 164微控制器。
该处理器5602具有一第一通信接口5603以及一第二通信接口 5604。该传感器5601藉由一连接线路5606而连接到一数据输入连接 5605。该第一通信接口5603透过一第二连接线路5607连接到一第一 输入/输出接口连接5608，而该第二通信接口5604藉由一第三连接线 路5608而连接到一第二输入/输出接口连接5610。
该传感器5601较佳者以一压力传感器的形式来表示，因而该纺织 结构构造5300可以用来局部分解某人踏入整合纺织结构构造5300的 地毯。例如一种较佳者可以用于仓库中的地毯，其中个别货品位置的 标示在当使用者停留在前面时，能意图吸引其注意力，或者是在检视 区域中特殊较长的等待线意图能被自动侦测，以为了视情况需要开放 另一检查哨。另一个领域的纺织结构构造的应用为警示系统。
这两个输入-输出接口连接5608、5610安排于该处理器组件5303 的相对两侧。
该处理器组件5303的其它组件，例如内存组件、时脉产生装置， 电压供应装置等，在图56中没有标示出来这些为了某些与电路有关的 目的而存在的组件，不过这些组件都提供于该处理器组件5303中。
该处理器组件5602较佳者是设计成使由该传感器5601所侦测到并 且传送到该处理器5602的侦测数据经过事先处理，并且随后透过导电 线路传送到该接口处理器。
一般来说，该接口处理器5308的任何设计数都提供于该处理器配 置排列上，较佳者为该纺织结构构造5300。
在这个说明书中，值得注意的是该处理器组件5303可以替代地、 或者是除了该传感器5601以外，包含一致动器，例如一影像组件，较 佳者为一发光二极管。
如图53所示的连接结构相较于图54的结构以一较简单的方式来表 示，因为只有该数据线路5302呈现于该图式中。
在这个说明书中，值得注意的是某些连接线路，也就是说某些接线 选择性的用于纺织结构构造5300的功能，因此，造成该纺织结构构造 5300内某一特定范围多余的连结线路执行的遗漏。
图55表示一处理器配置，较佳者可能是以根据本发明的具体实施 例中的纺织结构构造5300的形式。
相对于根据本发明具体实施例中所述的纺织结构构造5300，该处 理器组件5303在该根据本发明具体实施例中所述的纺织结构构造 5500中是藉由一透过使用一标准总线通信协议的双值总线耦接技术来 彼此连接，例如使用SPI总线或者是I2C总线或是一CAN总线。
在这个情况，该通信接口5603、5604设计用来搭配个别的总线通 信协议。这表示该通信接口5603、5604可以设计成，例如一SPI接口 (或者是一SPP接口)，如同一I2C或者一CAN接口。
一般而言，需注意在处理器组件间的局部链接的拓朴是由该处理器 组件5303至该数据线路间的连接的本质加以统合，其具有一般为处理 器配置中的纺织构造结构的网格形式。
换言之，这表示本发明此一实施例的纺织构造结构5500是设计为 使处理器组件可利用局部总线总线(bus)并藉由利用标准化的通信接 口而耦合，其已广泛应用于许多领域中，特别是微控制器领域。
根据此一实施例，在图55中，总线总线(bus)的连接线路是标示 为组件符号5501。
配置在处理器配置5500边缘的四个或两个处理器组件5303是连 接到各总线总线连接线路5501，如图所示，其各具有两个通信接口 5603、5604。
图57说明了根据本发明另一实施例的处理器配置5700。
本发明此一实施例亦提供了一种用以耦合该处理器组件5303的总 线总线5701。
如图57所示，在使用连接线路时，只有两种局埠连接拓朴足以用 于连接物理上直接彼此相邻的该等处理器组件5303，特别是在下述位 置间的连接：
a)由各处理器组件5303所见，在具有该处理器组件5303的第 一输入/输出接口连接5608的最左上的电力线路5701间与在具有该处 理器组件5303的第二输入/输出接口连接5610的最右下的电力线路 5702(在下文中亦称为第一类型5705)间，以及
b)由各处理器组件5303所见，在具有该处理器组件5303的第 一输入/输出接口连接5708的最右上的电力线路5703间与在具有该处 理器组件5303的第二输入/输出接口连接5710的最左下的电力线路 5704(在下文中亦称为第二类型5706)间。
第一类型5705与第二类型5706连接拓朴彼此皆为垂直或水平配 置，亦即一棋盘格图案，该等连接中的小范围以及相同的本质与处理 器组件5303的简单设计可使根据本发明此一实施例的处理器配置 5700具有特别低的配置成本。
图58说明了根据本发明另一实施例的处理器配置5800。
根据此一实施例，该等处理器组件5303是配置为六角形，然其组 件皆与前述者相同。
同样的，如图58所示，亦可利用一种环形拓朴(亦即藉由一环形 结构5801来连接相邻的处理器组件5303)来耦合该处理器配置5800 中的六角处理器组件5303。
下列文献列为本发明的参考文献：
[1]T.F.Sturm，S.Jung，G.S tromberg，A. Sthr，A Novel Fault Tolerant Architecture for Self-Organizing Display and Sensor Arrays，International Symposium Digest of Technical Papers，Volume XXXIII，Nr.II，Society for Information Display， Boston，Massachusetts，May 22 to 23，2002，pages 1316 to 1319， 2002；
[2]US 4,387,127；
[3]WO 99/41814 A1；
[4]C.Fenger，Phillips Semiconductors，Integrated Circuits，Application note，AN168：The I2C Serial Bus：Theory and Practical Consideration Using Philips Low-Voltage PCF 84Cxx and PCD 33xx μC Families，December 1988.