长时间以来，机械开关一直被用于所有类型的控制装置，包括 家用电器、机床和其它家用和工业用设备。典型地，机械开关被安装 在衬底上，并需要某些类型的穿透通过该衬底。这些穿透以及在开关 自身中的穿透都会使灰尘、水和其它的污染物通过该衬底或收集在开 关内，这样导致了电短路和其它的故障。
接触开关经常被用来取代传统的机械开关。不像机械开关，接 触开关不包含容易损坏或用坏的移动部分。此外，接触开关可以安装 或形成在连续的衬底片上，即，开关面板上，而不需要衬底上的开口。 因此，使用接触开关来取代机械开关可以是有利的，特别是在很容易 出现污染物的环境中。与传统的机械开关面板相比，接触开关面板也 容易清理，这是因为它们可以不需要在衬底上开口形成，而衬底上的 开口会使污染物通过。
典型地，公知的接触开关包括具有一个或多个电极的接触衬垫。 该接触衬垫与控制或接口电路相联系，这些电路通常很复杂并且远离 接触衬垫。信号通常提供给包括接触衬垫的一个或多个电极，以在所 影响的电极周围产生电场。控制/接口电路检测对电场的干扰，引发 形成响应，用于由所控制的器件所使用。
尽管接触开关解决了许多与机械开关有关的问题，但公知的接 触开关设计并非完美。例如，许多公知的接触开关在污染物如水或其 它液体出现在衬底上时很容易出现故障。这些污染物可以作为在接触 衬垫周围形成的电场的导体，导致产生无意识的开关动作。这样在这 种污染物通常出现的地方，如厨房和一些工厂环境会出现问题。
现有的接触开关设计还可能受到与串扰，即，相邻接触衬垫周 围电场之间的相互干扰有关的问题的影响。串扰可以引发错误的接触 开关激励，或者可以通过接近单个接触衬垫的接触而同时使两个开关 被激励。
许多公知的接触开关设计还容易受到无意识的动作的影响，这 些无意识的动作是由影响接触衬垫自身的电噪声或其它干扰，或者从 接触衬垫延伸到与其相关的控制电路的导线引起的。像传统的接触开 关设计经常存在的情况，这一问题在接触衬垫距离控制电路相对较远 的应用中可能更加严重。
现有的接触开关设计通常需要复杂的控制电路，以便与它们所 控制的器件连接。这些控制电路可能包括大量的分立元件，它们在电 路板上占用了相当大的空间。因为它们的物理尺寸，控制电路通常位 于离它们自身的接触衬垫非常远的地方。控制/接口电路的物理尺寸 以及它们远离接触衬垫可能加剧上面所讨论的许多问题，如串扰和容 易受电噪声和干扰的影响的问题。尺寸和远离接触衬垫也使整个接触 开关面板的设计更复杂，导致增加了生产成本和复杂性。
一些公知的接触开关设计需要从接触衬垫到接口/控制电路或到 所控制的器件有独立的接地导线。利用传统的机械开关的特定装置不 需要，并且可能并不容易容纳这种接地导线。采用这样的装置与这种 接触开关一起使用可能需要增加特定的接地设备，这样增加了设计和 生产时间、复杂性和成本。这些接地导线的需要可能妨碍简单、直接 地用接触开关面板来取代传统的机械开关面板。
最近在接触开关设计上的改进包括降低接触开关自身的输入和 输出阻抗的技术，从而使得其极不易受由污染物和外部噪声源所带来 的误激励的影响。美国专利No.5,594,222描述了一种低阻抗接触开 关设计，其与许多先前的设计相比，更不容易受由存在污染物和电噪 声所带来的故障的影响。尽管这种方案具有好于现有技术的几个优 点，但仍有一些性质可能限制了它的应用。例如，形成的开关可能对 于温度的变化很敏感。只要输出端处温度的变化相对于真实信号的变 化较小，并且相对于由于晶体管的变化而产生的信号的变化较小，单 个的晶体管或其它放大器件就会十分令人满意。但是，这种技术可能 需要使用附加的电路以与所控制的器件接口，这样增加了整个接触开 关设计的成本和复杂性。在允许补偿的动态范围很小，以及在温度变 化相对于真实信号的变化很显著的应用中，不同的方案可能会更好地 消除或减小温度的影响。
而且，尽管该技术的低阻抗方案可以在具有一些有限的阻抗值 的污染物和具有一些有限的阻抗值的人的接触之间进行区分，但该技 术还不足以在非常低的阻抗级别之间进行区分。当整个接触开关(即， 内和外电极都包括)被大量的污染物覆盖时就会存在这种情况。当导 电材料如金属板整个地覆盖住接触开关时就会存在类似的基本上为 零阻抗的情况。
转让给与本申请相同的受让人，因此作为参考包含在本文中的 美国专利申请序列号No.08/986,927公开了一种接触开关装置，其具 有差动测量电路，解决了影响接触开关的与共模干扰相关的许多问 题。例如，具有双电极接触衬垫的接触开关可以构成为在每个电极周 围产生电场。共模干扰，如基本上覆盖两个电极的污染物，可能会基 本上相等地影响在每个电极周围的电场。每个电极提供与干扰成比例 的信号给差动测量电路。因此，由于考虑到来自于电极的信号基本上 相等，所以差动测量电路并未感应到区别并且不响应共模干扰。另一 方面，如果仅扰乱一个电极周围的电场，则由该电极提供给差动测量 电路的信号就可能与由另一个、没有被影响的电极提供的信号实质上 不同。差动电路可以通过根据能够基于电极的特定的激励状态引发开 关动作的激励而提供输出来做出响应，或者可以根据电极处的许多激 励状态来提供信息。
尽管差动测量电路方案解决了现有技术中许多公知的问题，但 它相对较复杂，并且可能带来设计和制造的高成本。典型地，差动测 量电路比更传统的控制电路包含多得多的部件。这些额外的部件可能 会占用接触开关面板上更多的空间。同样，与非差动电路设计中的控 制电路相比，该控制电路与非差动电路设计相比可能离接触衬垫更 远，这样在接触衬垫和它的控制电路之间就需要很长的导线。这实际 上可能更加恶化了与电干扰有关的问题。此外，当形成差动测量电路 时，元件间的匹配变得很重要。合适的元件匹配带来了额外的制造负 担，并可能增加成本。而且，当利用差动传感技术时，产生的信号与 电极变化的绝对信号的动态范围相比相对地更小，特别是在低阻抗应 用中。因此，该产生的信号可以受到噪声的影响和其它环境影响。差 动信号的适当的缓冲通常需要使用额外的元件来构成开关或缓冲器。 此外，当从较远的控制电路施加激励如脉冲信号时，脉冲信号可能会 受到影响。激励产生电路如脉冲产生电路通常需要许多元件，并占用 可能会与传感电极相互干扰的物理空间。因此，如果信号产生电路占 用的物理空间可能会无意中影响或偏置传感电极，则信号产生电路需 要位于在物理上远离传感电极的地方，这样会有效地降低传感器的信 噪比性能。
尽管前述的改进可以减小开关之间的串扰所带来的无意识的开 关动作以及电干扰对它们的控制电路的影响，但它们没有完全消除这 些问题。而且，它们没有解决在特定的接触开关应用中对单独的接地 电路的需要或解决与其相关的问题。此外，如果上述特性可以用尽可 能小的物理结构形式来实现那么将会非常有利。

本发明的一个目的是提供一种可靠的接触开关装置，其基本上 不受存在污染物、电干扰以及其它接近接触开关和与其相关的控制电 路的干扰的影响，以防止在接触开关受到这种干扰的影响时的无意识 的开关动作。
本发明还有一个目的是简化接触开关以及它们可以用到的许多 不同的应用之间的接口需要，使得接触开关面板可以容易地用来直 接、可拆卸地取代机械开关面板。
本发明提供了一种接触开关装置，包括接触衬垫和位于接触衬 垫附近的控制电路。该接触衬垫和控制电路可以安装在介电衬底上。 控制电路相比于装置的整体尺寸很小。在优选的实施例中，控制电路 基本上被减小成一个或多个集成电路。集成电路实施例中控制电路的 物理紧密度使接触开关更不容易受共模干扰以及相邻的接触开关之 间的串扰和干扰的影响。该集成电路方案还提供了更好的控制电路元 件的匹配性和平衡性。
本发明的接触开关可以以各种优选的实施例构成。在一些实施 例中，接触开关可以仿真传统的保持接触型机械开关。在其它的实施 例中，接触开关可以仿真瞬间接触型机械开关。而且，在其它的实施 例中，接触开关可以提供与传感电极的感应相关的多种输出。
在优选的实施例中，接触衬垫具有第一电极和接近第一电极的 第二电极。电极中的至少一个电耦合到本地控制电路。典型地，第一 和第二电极以及本地控制电路设置在衬底的同一个表面上，该表面与 要用作接触表面的衬底表面相对。但是，它们不需要共面，而是可以 设置在衬底的相对表面上。
在替换实施例中，接触衬垫具有单个的电极，其电耦合到本地 控制电路。在其它替换实施例中，接触衬垫可以具有多于两个的电极。
在优选的实施例中，控制电路包括用于产生信号并将该信号提 供给接触衬垫以在包括该接触衬垫的一个或多个电极周围产生电场 的装置。可选择地，这种信号可以在别处产生，并将其提供给一个或 多个电极，以在其周围产生一个或多个电场。控制电路响应于提供给 其的激励来检测对电场的干扰，上述激励如使用者的指尖接触或接近 邻近该接触开关的衬底。控制电路通过产生用于由所控制的器件，如 家用电器或工业用机器使用的控制信号而选择性地响应这种场干扰。
在优选的实施例中，控制电路响应于接近第一电极或第二电极 或接近两个电极的激励的介入来检测并响应在第一和第二电极之间 的电位的差别。这种差动测量电路提供了对共模信号的抑制(即，趋 向于将基本上相等地影响两个电极的信号)，如温度、电噪声、电源 变化和其它输入。该差动测量电路还提供了对由污染物施加到邻近接 触开关的衬底上所产生的共模信号的抑制。
在优选的实施例中，信号被提供给第一电极和第二电极。该信 号可以在控制电路内产生，或在别处产生。在每个电极上都形成电位， 因此，在每个电极周围形成电场。两个匹配的晶体管设置在差动测量 电路中，第一晶体管连接到第一电极，而第二晶体管连接到第二电极。 每个晶体管的输出都连接到峰值检测器电路，而每个峰值检测器电路 的输出又提供给判定电路。
当晶体管对应电极周围的电场变化时，如当使用者接触或接近 电极时，每个晶体管的输出也变化。峰值检测器电路响应于晶体管输 出的变化，并将与峰值电位相对应的信号从晶体管提供到判定电路。 判定电路以预定的方式利用峰值电位提供输出供控制电路的其它部 分使用。
在优选的实施例中，内和外电极都可操作地与判定电路的输入 相联，使得当对第一电极周围电场的干扰大于第二电极周围电场的干 扰的程度时，判定电路将提供一高电平输出。相反，当对第二电极周 围电场的干扰大于第一电极周围电场的干扰的程度时，判定电路将提 供低电平输出。当两个电极周围的电场被或多或少地相等地扰乱时， 判定电路将提供低电平输出。
第一种状态可以在例如，当指尖基本上覆盖住第一电极而没有 覆盖第二电极时产生。第二种状态可以在例如当指尖或污染物基本上 覆盖住第二电极而没有覆盖第一电极时产生。第三种状态可以在例 如，当污染物或物体如金属板将第一和第二电极都覆盖住时产生。
判定电路的输出被提供给其它的电路元件，如根据判定电路的 输出状态选择性地使一控制信号从控制电路输出的电子锁存器。在优 选的实施例中，来自判定电路的高电平输出最终使一控制信号从控制 电路输出，而响应于低电平输出却没有控制信号输出。在替换实施例 中，判定电路的低电平输出使控制信号从控制电路输出，而响应于高 电平输出却没有控制信号输出。
本发明的接触开关装置可以用来执行几乎任何可以由机械开关 执行的功能，如打开或关闭一个器件、调节温度或设定时钟或定时器。 它可以用来取代现有的接触开关，并解决与现有的接触开关有关的问 题。它还可以被用来直接替换机械薄膜型开关。本发明的接触开关装 置非常适合于用在温度变化非常大的环境中，可能存在大量污染物的 环境中，或金属物体可能会放在或覆盖住接触衬垫的环境中。
本发明的另一个目的是提供输入电路部分，用于更有效地在接 触衬垫电极以及逻辑和判定电路之间传输信号。在优选的实施例中， 控制电路的这些输入部分包括采用各种结构的有源器件和峰值检测 电路，以将高频瞬时脉冲转换为直流信号。这些实施例可以消除对更 复杂的交流处理电路的需要，并可以允许使用直流处理电路，而直流 处理电路将减小接触开关组件的集成电路的尺寸和成本。而且，这些 优选的实施例能够对与峰值检测电路有关的电场放电，这些电厂对应 于输入电极处的电场。
在其它优选的实施例中，通过在上面提到的在控制电路的输入 部分中加入扩程电容(swamping capacitance)，补偿了由结合垫和引 线接合结构所产生的寄生电容的负面影响。根据本发明这些实施例的 扩程可以消除差动测量电路中由寄生电容产生的不平衡，从而可以提 供进入判定电路的更一致的电信息。
在其它优选的实施例中，通过在控制电路的输入部分中的有源 锁存器件结构实现了保护电路不受由寄生电流和有时由接触衬垫的 输入电极中较高的静电电位所产生的损害。
其它优选的实施例可以在高噪声和其它环境下提供统计学上的 滤波和采样。而且，其它优选的实施例利用差动测量技术提供了对发 送给判定电路的输入信号的线性化。
本发明还有一个目的是提供双重连接锁存电路，其便于将薄膜 式和其它机械开关直接替换为接触传感开关。在优选的实施例中，这 种锁存电路结构可以提供与固有的泄漏电流路径的隔离，该泄漏电流 路径是由用来制造接触开关组件的控制和集成电路的掺杂的衬底形 成的。本发明的又一个目的是提供一种模拟输出，其利用了本发明所 使用的电路的输入结构的优点。本发明进一步的目的是提供感应电容 性输入的方法。
附图说明
通过参考接下来的详细说明和附图将使本发明的各种特征、优 点和其它的用途变得更明显，附图中：
图1是本发明接触开关的优选实施例的元件的透视图；
图2是本发明的双电极接触衬垫和集成电路芯片的横截面图；
图3是本发明接触开关装置的实施例的平面图；
图4是表示构成为优选操作模式的接触开关控制电路的电路示 意图；
图5是表示构成为替换的优选操作模式的接触开关控制电路的 电路示意图；
图6是表示构成为另一种替换的优选操作模式的接触开关控制 电路的电路示意图；
图7是表示构成为又一种替换的优选操作模式的接触开关控制 电路的电路示意图；
图8是本发明接触衬垫的替换实施例的横截面图；
图9是本发明接触衬垫的另一种替换实施例的横截面图；
图10是表示使用呈矩阵形式的多个接触开关的接触开关板的实 施例的图；
图11A-11D是表示与图4-7中所示电路相兼容的接触开关控制 电路的输入电路的电路示意图；
图12A-12H是表示用于图11A-11D的接触开关控制电路的输入 电路的电路示意图，其中用有源器件作电流源；
图13A-13H是表示具有不同的有源器件组合的用于图12A-12H 的接触开关控制电路的输入电路的电路图；
图14A-14D是表示具有有源平方根提取装置的用于图11A-11D 的接触开关控制电路的输入电路的电路示意图；
图15A-15D是表示具有不同的有源平方根提取装置的用于图 14A-14D的接触开关控制电路的输入电路的电路示意图；
图16是表示具有由电容器提供的扩程电容的用于图15A的接触 开关控制电路的输入电路的电路示意图；
图17A是表示用于图16的接触开关控制电路的输入电路的电路 示意图，其中扩程电容是由输入端处二极管的耗尽层电容提供的；
图17B是示出了电极接近集成电路的一种可能结构的接触开关 组件的示意图；
图18A示出了直接在输入电路中提供负反馈的结构；
图18B示出了具有前端扩程电容的共阴共栅结构，并说明了该 输入结构如何可以与如前述所有附图所示的共源极结构不同；
图18C示出了具有耗尽层二极管的图18B的结构；
图18D示出了采用单电极形式并利用两个扩程电容器的图18B 的结构，而且说明了节省成本的集成电路匹配；
图18E示出了具有耗尽层二极管的图18D的结构；
图19是表示用于接触开关控制电路的集成电路的输出电路的电 路示意图；
图20A-20D是表示用于以各种操作模式使用的接触单元矩阵的 示意图；
图21A-21F是表示MOSFET锁存器件的示意图；
图22是构成薄膜式或其它机械开关的矩阵，以及用于此的寻址 和定时的一种方法的示意图；
图23是图22的示意图，其中开关是具有两个到矩阵结构的地 址线的连接的接触开关组件；
图24A-24B是表示图9中所示的与接触开关控制电路进行通讯 的输出电路的某种特征的电路示意图；
图25A示出了构成根据本发明的锁存电路的有源器件的一种可 能结构；
图25B-25C是表示根据本发明的锁存电路的示意图；
图26A-26C示出了用于供本发明的集成电路使用的电容性开关 装置，其中图26D所示的电路可以响应于两个电极之间随它们之间 的间距改变而改变的电容；
图26D示出了根据本发明用于供参考图26A-26C所述的应用使 用的电路；
图27A-27D示出了用于供本发明的集成电路使用的液体感应电 容性开关装置，其中图27E中所示的电路可以响应于电极的相关介 电常数的改变；
图27E示出了根据本发明用于供参考图27A-27D所描述的应用 使用的电路；
图28A-28B示出了用于供本发明的集成电路使用的电容性开关 装置，其中图28C中的电路可以响应于随一个电极的表面积的有效 改变而改变的两个电极之间的电容；
图28C示出了根据本发明用于供参考图28A-28B所述的应用使 用的电路；
图29A-29G示出了可以作为拨号器件用于供本发明的集成电路 使用的电容性开关装置(图29A-29D示出了在各种输入阶段的该装 置的电极结构；图29E-29F示出了该器件的两种类型旋转的脉冲输 出；而图29G示出了用于供图29A-29D示出的器件所使用的可能的 集成电路结构)；
图30A-30E示出了用于供本发明的集成电路使用的另一种类型 的电容性开关拨号器件，其中电极是通过使用者接地；
图30F-30G示出了该器件的两种类型旋转的脉冲输出；
图30H示出了图30A-30E的器件以及用于供器件使用的集成电 路之间的输入连接的示意图；
图31A-31F示出了具有装配在衬底上的集成控制电路的二乘二 矩阵的接触开关的分开的各层和结构；
图32示出了使用交流输入和低电流的本发明集成电路的实施 例；
图33A示出了本发明集成电路的实施例的输入和其它部分，其 用于供具有模拟输出的电场传感应用使用；
图33B-33C示出了图33A中所示的集成电路的时序图；和
图34示出了模拟输出传感器的矩阵。
在各个附图中相同的附图标记表示相同的元件。

发明人都是David W.Caldwell的美国专利No.5,594,222、No. 5,856,646、No.6,310,611和No.6,320,282，以及2002年10月15日 提交的发明人都是David W.Caldwell的名称为Intelligent Shelving System(智能隔板系统)的美国专利申请序列号No.10/271,933、名 称为Molded/Integrated Touch Switch/Control Panel Assembly and Method for Making Same(模制/集成接触开关/控制板组件及其制造方 法)的美国专利申请序列号No.10/272,219、名称为Touch Sensor with Integrated Decoration(具有集成的装饰物的接触式传感器)的美国专 利申请序列号No.10/272,047和名称为Integrated Touch Sensor and Light Apparatus(集成接触式传感器和照明装置)的美国专利申请序 列号No.10/271,438，这些专利中公开的内容都作为参考被包含在本 文中。
本发明涉及接触开关装置，其包括具有一个或多个电极的接触 衬垫和控制电路。为了清楚起见，说明了控制电路的许多附图都相对 于接触衬垫更大地示出了该电路。但在典型的应用中，控制电路可能 比接触衬垫小，并且优选地采用一个或多个集成电路芯片的形式。
图1是本发明中接触开关装置20的一个优选实施例的透视图。 接触开关装置20包括接触衬垫22，控制电路24，该控制电路24包 括具有八个输出端PIN1-PIN8的集成电路(IC)芯片26，接触开关 装置20还包括第一和第二电阻器R1和R2。尽管接触衬垫可能包括 比两个电极更多或更少的电极，但在所示的实施例中，接触衬垫22 包括第一电极E1和第二电极E2。尽管控制电路24可以使用分立的 电子元件构成，但优选的是用单独的集成电路芯片如IC芯片26来实 现控制电路24。
控制电路24经由IC芯片26的端子PIN1-PIN8，电连接到第一 和第二电阻器R1和R2、第一和第二电极E1和E2以及输入线30， 并与它们进行通信，其中输入线30被构成为提供来自于一远程设备 (未示出)的控制和/或功率信号。控制电路24也利用第一输出线32 与一远程设备(未示出)进行通信。在一些实施例中，第二输出线 34也被用来与该远程设备(未示出)进行通信。
图2是本发明中典型的接触开关20的部分横截面图，其中包括 接触开关装置20的元件安装在具有前表面36和相对的后表面37的 介电衬底35上。在所示的实施例中，第一和第二电极E1和E2安装 在衬底35的后表面37上。IC芯片26也安装在衬底35的后表面37 上，接近第一和第二电极E1和E2。如可以从图1和2中看到的，在 优选的实施例中，可看到包括控制电路24的IC芯片26被安装得更 接近接触衬垫22。
典型地，衬底35是由相对较硬的介电材料制成的，如玻璃、塑 料、陶瓷或其它任何一种适合的介电材料。但是，衬底35也可以包 括其它任何适合的介电材料，包括柔性材料。Consolidated Graphics No.HS-500，561型，等级为2，0.005英寸厚的聚酯材料是一种适合 的柔性衬底的例子。在接触开关装置的各元件被安装到柔性衬底上的 实施例中，该柔性载体经常会在随后被应用到另一个通常更硬的衬底 上。
在优选的实施例中，衬底35是由具有约3mm的均匀厚度的玻 璃制成的。在其它的实施例中，根据所使用材料的类型、其机械和电 特性、以及对于特定应用所需的物理强度和电灵敏度，衬底35的厚 度可能会不同。对于玻璃和塑料衬底，最大的实用厚度为几英寸的量 级。但是，在多数实际的应用中，玻璃衬底的厚度范围为从大约1.1mm 到大约5mm，而塑料衬底可以更薄。
在优选的实施例中，如图1和2所示，第二电极E2基本上包围 着第一电极E1。在第一电极E1和第二电极E2之间有一间隔28。第 一电极E1的尺度可以是使得当使用者接触衬底35前表面36的对应 部分时，可以通过使用者的指尖或其它的人体部分“覆盖”住第一电 极E1。在一个优选实施例中，第一电极E1是方形的，第二电极E2 被配置成围绕并符合第一电极E1的形状的方形图案。
尽管图1和2中说明的接触衬垫的几何形状表示出第一和第二 电极E1和E2的一种优选方案，但应该认识到，电极的布置方案可 以有大量不同的形式，以适应各种不同的应用。例如，电极的尺寸、 形状和位置可以改变以适应附件的尺寸，或其它考虑用于起动接触开 关20的激励。例如，特定的应用可能需要一只手而不是一个手指来 提供激励，以提供起动接触开关20的激励。在这样的应用中，第一 和第二电极E1和E2应该更大，并且彼此间隔得更远。
第一电极E1可以采用任何不同的几何形状，包括但并不限于矩 形、梯形、圆形、椭圆形、三角形、六边形和八边形。不论第一电极 E1的形状如何，第二电极E2可以构成为以间隔的关系至少部分包围 住第一电极E1。但是，第二电极E2不必要包围住第一电极以实现本 发明的优点，甚至不需要部分地包围。例如，如图3所示，第一和第 二电极E1和E2可以彼此相邻。在替换实施例中，第二电极E2可以 省略。
此外，电极的结构不需要是共平面的，而是也可以是三维的， 以符合球体、立方体或其它几何形状。这种设计的灵活性使本发明可 用于各种具有不同形状和成分的衬底的应用中。在一些应用中，不一 定需要实际上接触衬垫22和控制电路24处于其上方或其内部的衬底 35。例如，图8说明了接触开关装置20，其中第一和第二电极E1和 E2安装在瑟莫潘双层隔热窗玻璃(thermopane)窗口110的第一窗格 玻璃111的外表面113上，并且该接触开关装置20可以通过使用者 在接近该窗口的相对窗格玻璃112的外表面114处提供一合适的激励 115来起动。
如上面提到的，第一和第二电极E1和E2不需要是共平面的； 它们可以被安装到衬底的不同侧或表面上，或者完全安装到不同的衬 底上。例如，图9说明了接触开关装置20，其中第一电极E1安装在 衬底35的第一表面36上，第二电极E2和IC芯片26安装在衬底35 的第二即相对的表面37上。在第一和第二电极E1和E2都在衬底的 同一侧上的应用中，IC芯片26可以安装在衬底的与电极相同的一侧 上，或者在衬底的另一侧上。如果第一和第二电极安装在衬底的不同 表面上或完全不同的衬底上，则IC芯片26可以安装在与任意一个电 极相同的表面上，或者在完全不同的表面上或完全不同的衬底上。但 是，优选的是，IC芯片26接近电极进行安装。
优选地，第一电极E1是实心导体。但是，第一电极E1也可以 具有多个孔或可以具有网孔或网格图形。在一些实施例中，第二电极 E2可采用部分地包围住第一电极E1的窄带形式。在其它的实施例中， 如第一和第二电极E1和E2只是彼此邻近的实施例中，第二电极E2 也可以是实心导体或可以具有网孔或网格图形。
控制电路24可以用多种不同的方式来设计，并可以使用各种不 同的电源，如交流电源、周期性变化的直流电源(如方波)、连续直 流电源或其它电源。图4-7说明了优选的控制电路设计，其可以容易 地适用于以各种不同的操作模式使用各种不同的电源。图4的实施例 使用差动输入的方波直流电源，采用选通操作模式；图5的实施例使 用差动输入的连续直流电源，采用连续直流模式；图6的实施例使用 单端输入的方波直流电源，采用选通模式；而图7的实施例使用单端 输入的连续直流电源，采用连续直流模式。
从图4-7中可以明显的看到，控制电路24可以容易地适用于各 种不同的操作模式。下面将详细地描述前述四种操作模式，以说明本 发明所实现的设计的灵活性。但是，应该认识到，本发明决不限定于 这四种操作模式。在特定应用中使用的具体操作模式和电源主要是根 据所控制的器件的需要和规格来决定的。
图4-7中框起来的区域B1和B2表示出了分别要位于IC芯片26 上的元件和位于IC芯片26以外的元件之间的分界，如电极E1和E2、 电阻器R1和R2、所控制的器件(未示出)以及输入和输出线30和 32。图4-7中位于框起来的区域B1和B2以外的部分要位于IC芯片 26上，并且对于这四幅图以及其中所示的操作模式都相同。框起来 的区域B6包括控制电路的输入部分。下面，参考图11A-18E讨论包 含在框起来的区域B6中的输入部分的各种结构。
图4-7说明了控制电路24，该控制电路24包括启动和偏置部分 40、脉冲发生器和逻辑部分50、判定电路部分60和自保持 (self-holding)锁存部分70，下面将描述它们的功能。前述电路部 分40、50、60和70中的每一个都可以用对于电子集成电路设计领域 中的技术人员所公知的多种不同的方式来设计。
控制电路24还包括第一、第二和第三晶体管P1、P2和P3。在 本文中描述的实施例中，晶体管P1-P3是P-MOS器件，但是也可以 用N-MOS器件、双极器件或者其它类型的晶体管。控制电路24进 一步包括反相器I1、第一、第二和第三二极管D1-D3、第一和第二 电容器C1和C2、第一、第二、第三和第四晶体管开关SW1-SW4、 以及第三和第四电阻器R3和R4。应该认识到，第三和第四电阻器 R3和R4可以替换为电流源或有源负载。
在图4-7所示的每个实施例中，第三晶体管P3的源极端77以及 启动和偏置部分40、脉冲发生器和逻辑部分50、判定电路60和自保 持锁存部分70各自的功率输入端41、51、61和71电耦合到IC芯片 26的端子PIN8。而端子PIN8电耦合到控制电路24的功率输入线30， 该功率输入线30又电耦合到电源25。典型地，电源25设置在所控 制的器件(未示出)处。
启动和偏置部分40的偏压输出端43分别电耦合到第二和第四 晶体管开关SW2和SW4的栅极端G2和G4。在优选的实施例中， 并且如文中参考图4-7所描述的，第一到第四晶体管开关SW1-SW4 是N-MOS器件，但是也可以使用其它类型的晶体管和它们的组合， 如图11A-18E所示。
启动和偏置部分40的通电复位输出44电耦合到脉冲发生器和 逻辑部分50的通电复位输入54。启动和偏置部分40的通电复位输 出44还电耦合到第一和第三晶体管开关SW1和SW3的栅极端G1 和G3。
启动和偏置部分40的内部接地参考输出42分别电耦合到第一 和第二电容器C1和C2的低电位极板102和103，第一到第四晶体管 开关SW1-SW4各自的源极端S1、S2、S3和S4，脉冲发生器和逻辑 部分50的内部接地参考输出52，判定电路60的内部接地参考输出 62，第三二极管D3的阳极98，第三和第四电阻器R3和R4的低电 位端96和97，以及IC芯片26的端子PIN6。因此下文中所描述的 节点有时将称为内部接地参考CHIP VSS。
脉冲发生器和逻辑部分50的脉冲输出53分别电耦合到第一和 第二晶体管P1和P2的源极端80和81，并耦合到IC 26的端子PIN2。 第一晶体管P1的栅极端82电耦合到IC 26的端子PIN1。第二晶体 管P2的栅极端83电耦合到IC 26的端子PIN3。
第一晶体管P1的漏极端84电耦合到第一二极管D1的阳极90， 并耦合到第三电阻器R3的高电位端94。第二晶体管P2的漏极端85 电耦合到第二二极管D2的阳极91，并耦合到第四电阻器R4的高电 位端95。
第一二极管D1的阴极92电耦合到判定电路60的正输入端64， 并耦合到第一和第二晶体管开关SW1和SW2的漏极端86和87，以 及耦合到第一电容器C1的高电位极板100。第二二极管D2的阴极 93电耦合到判定电路60的负输入端66，并耦合到第三和第四晶体管 开关SW3和SW4的漏极端88和89，以及耦合到第二电容器C2的 高电位极板101。
判定电路60的逻辑输出63电耦合到反相器I1的输入75，并耦 合到自保持锁存部分70的锁存触发输入73。自保持锁存部分70的 输出72电耦合到IC 26的端子PIN4。
在所说明的实施例中，这样设计判定电路部分60，使得当它的 正和负输入64和66分别处于基本上相等的电位或当负输入66处于 基本上比正输入64高的电位时，它的输出63处于低电位。只有在正 输入64处于基本上比负输入66高的电位时判定电路部分60的输出 63才处于高电位。
这样设计自保持锁存部分70，使得在判定电路部分60的逻辑输 出63处于低电位时，没有电流从控制电路24的电源25流过锁存部 分70而流到内部接地参考CHIP VSS并流过第三二极管D3。但是， 当判定电路部分60的逻辑输出63处于高电位时，锁存触发输入73 处于高电位，这样触发锁存电路70，并使电流从控制电路24的电源 25流过锁存部分70而流到内部接地参考CHIP VSS，并分别经由锁 存部分70的功率输入和输出端71和72流过第三二极管D3。一旦锁 存部分70被触发，它就会保持被触发状态或封入(sealed in)状态， 直到电源从控制电路24移走为止。以这种方式工作的锁存部分的设 计和结构对本领域的技术人员来说是公知的，因此本文中不需要进行 详细描述。
反相器I1的输出端76电耦合到第三晶体管P3的栅极端78。第 三晶体管P3的漏极端79电耦合到IC 26的端子PIN7。
设置第三二极管D3是用来防止当接触开关装置20被用在多路 复用应用中时控制电路24的反馈偏压。在仅使用单个的接触衬垫22 的应用中，或者在使用多个接触衬垫22但不是多路复用的应用中可 以将其省略。
前面描述的控制电路24的基本设计对于图4-7中所示的四种工 作模式中的每一种都相同。如将在下面详细描述的，这四种工作模式 之间在整体装置结构方面的区别主要是IC 26的外部端子连接。如下 面所述，图4说明了用于在差动输入选通模式下工作而构成的接触开 关装置20。工作在这种模式下的控制电路24总体上按如上文中对图 4-7所描述的方式构成。IC 26的端子PIN2分别电耦合到第一和第二 电阻器R1和R2的高电位端104和105。IC 26的端子PIN1电耦合 到第一电阻器R1的低电位端106以及第一电极E1。IC 26的端子PIN3 电耦合到第二电阻器R2的低电位端107以及第二电极E2。
图4-7中表示为C3和C4的电路元件不是分立的电子元件。相 反，附图标记C3和C4分别表示第一和第二电极E1和E2的对地电 容。
IC 26的端子PIN8电耦合到输入线30，而该输入线30电耦合到 例如在所控制的器件(未示出)上的功率信号源25。IC 26的端子PIN4 电耦合到IC 26的端子PIN6，从而将锁存部分70的输出端72电耦 合到内部接地参考CHIP VSS和第三二极管D3的阳极98。在这个实 施例中，IC芯片26的端子PIN7不是在外部终止的。IC 26的端子 PIN5电耦合到输出线32，而该输出线32电耦合到第五电阻器R5的 高电位端108，并耦合到输出线120，输出线120直接地或经由处理 器或其它的中间器件(未示出)连接到所控制的器件(未示出)。电 阻器R5的低电位端109电耦合到系统的地。在典型的应用中，电阻 器R5将与其它包括接触开关装置20的元件保持相当大的距离。也 就是说，在优选的实施例中，希望电阻器R5不要接近接触衬垫22 和控制电路24。
如下面所述，图5说明了用于在差动输入连续直流模式下工作 而构成的典型的接触开关控制电路24。整个的控制电路和装置与上 文中参照图4所描述的控制电路和装置一致，只有三处不同。第一， 在图5的实施例中，IC 26的端子PIN7电耦合到电阻器R5的高电位 端108，并耦合到输出线120，该输出线120直接地或经由处理器或 其它的中间器件(未示出)连接到所控制的器件(未示出)，而图4 实施例中的端子PIN7不是在外部终止的。第二，在图5的实施例中， IC 26的端子PIN4和PIN6彼此之间并不电耦合或者外部终结，而在 图4的实施例中则是如此。第三，在图5的实施例中，IC 26的端子 PIN5电耦合到电阻器R5的低电位端109，而在图4的实施例中，IC 26的端子PIN5则电耦合到第五电阻器的高电位端108，并耦合到所 控制的器件(未示出)。与图4的实施例相同，典型地，第五电阻器 R5将与其它包括接触开关装置20的元件保持相当大的距离。
如下面所述，图6说明了用于在单端输入选通模式下工作而构 成的典型的接触开关控制电路。控制电路24总体上按照如上文中对 图4-7所述的方式构成。IC 26的端子PIN2分别电耦合到第一和第二 电阻器R1和R2的高电位端104和105。IC 26的端子PIN1电耦合 到第一电阻器R1的低电位端106和第一电极E1。IC 26的端子PIN3 电耦合到第二电阻器R2的低电位端107和第六电阻器R6的高电位 端110，这样使得第二电阻器R2和第六电阻器R6形成分压器。第六 电阻器R6的低电位端111典型地在接近IC 26的端子PIN5的位置处 电耦合到内部接地参考CHIP VSS。在图6中，为了清楚起见，第六 电阻器R6与内部接地参考CHIP VSS之间的电连接用虚线“A-A” 表示。
IC 26的端子PIN8电耦合到输入线30，而该输入线30电耦合到 功率信号源25。IC 26的端子PIN5电耦合到输出线32，而该输出线 32电耦合到第五电阻器R5的高电位端108以及输出线120。输出线 120直接地或经由处理器或其它的中间器件电耦合到所控制的器件 (未示出)。IC 26的端子PIN4电耦合到IC 26的端子PIN6。在这 个实施例中，IC 26的端子PIN7不是在外部终止的。在典型的应用 中，第五电阻器R5将与其它包括接触开关装置20的元件保持相当 大的距离。
如下面所述，图7说明了用于在单端输入连续直流模式下工作 而构成的典型的接触开关控制电路。控制电路24总体上按照如上文 中对图4-7所述的方式构成。整个的控制电路和装置与上文中参照图 6所描述的控制电路和装置一致，只有三处不同。第一，在图7的实 施例中，IC 26的端子PIN7电耦合到第五电阻器R5的高电位端108 以及输出线120，而该输出线120典型地经由微处理器或其它的控制 器(未示出)连接到所控制的器件(未示出)。在图6的实施例中， IC 26的端子PIN7不是在外部终止的。第二，在图7的实施例中，IC 26的端子PIN4和PIN6并未电耦合或者在外部终止，而在图6的实 施例中则是如此。第三，在图7的实施例中，IC 26的端子PIN5电 耦合到第五电阻器R5的低电位端109，而在图6的实施例中，IC 26 的端子PIN5电耦合到第五电阻器的高电位端108以及输出线120。 在典型的应用中，第五电阻器R5将与其它包括接触开关装置20的 元件保持相当大的距离。图7中，为了清楚起见，第六电阻器R6与 内部接地参考CHIP VSS之间的电连接用虚线“A-A”表示。
构成用于差动输入选通模式的接触开关装置20按如下方式进行 操作。参考图4，功率/控制信号25被提供给IC 26的端子PIN8，并 依次分别提供给启动和偏置部分40、脉冲发生器和逻辑部分50、判 定电路部分60和自保持锁存部分70的功率输入端41、51、61和71。
在被加电之后，并经过用于实现稳定的一合适的延迟间隔(25 微秒左右就足够，但根据实际应用也可以短一些或长一些)后，启动 和偏置部分40从输出端44输出一短时间的通电复位信号分别给第一 晶体管开关SW1和第三晶体管开关SW3的栅极端G1和G3，使第 一和第三晶体管开关SW1和SW3接通，并因此提供一个从第一和第 二电容器C1和C2各自的高电位极板100和101到内部接地参考 CHIP VSS的电流通路。该通电复位信号的持续时间要足够长，以使 得第一和第二电容器C1和C2上的任意数量的电荷都能充分完全地 被放电到内部接地参考CHIP VSS。以这种方式，判定电路部分60 的正和负输入64和66就会达到初始的低电位状态。
基本上是在同时，启动和偏置电路40从输出44发送通电复位 信号给脉冲发生器和逻辑部分50的输入54，这样对其进行初始化。 在用来使脉冲发生器和逻辑部分50达到稳定的一合适的延迟之后， 脉冲发生器和逻辑部分50产生一脉冲，并将该脉冲从脉冲输出端53 经由第一和第二电阻器R1和R2输出到第一和第二电极E1和E2， 并分别输出到第一和第二晶体管P1和P2的源极端80和81。该脉冲 可以是任意一种适合的波形，如方波脉冲。
启动和偏置电路40还从偏压输出43输出一偏压分别给第二和 第四晶体管开关SW2和SW4的栅极端G2和G4。该偏压与输出给 第一和第二电极E1和E2的脉冲异相。也就是说，当脉冲输出为高 的状态时，偏压输出为低的状态，而当脉冲输出为低的状态时，偏压 输出为高的状态。
当通过第一和第二电阻器R1和R2将脉冲分别施加给第一和第 二电极E1和E2时，第一和第二晶体管P1和P2栅极端82和83的 电压分别处于比第一和第二晶体管P1和P2源极端80和81的电压 低的电位，这样使第一和第二晶体管P1和P2偏置，以使它们接通。 随着第一和第二晶体管P1和P2被接通，电流将流过第三和第四电 阻器R3和R4，因此分别在第一和第二二极管D1和D2的阳极端90 和91处产生峰值电位。
如果第一和第二二极管D1和D2的阳极90和91的峰值电位高 于第一和第二电容器C1和C2上的电位，则会通过第一和第二二极 管D1和D2形成峰值电流，使得第一和第二电容器C1和C2被充电， 并在判定电路部分60的正和负输入64和66中的每一个上形成峰值 电位。这种情况会例如，随着如上所述由于在启动后第一和第二电容 器C1和C2被放电控制电路24被初始化后的第一脉冲而产生。
对于本领域的技术人员明显的是，第一和第二晶体管P1和P2 的偏置、流过第三和第四电阻器R3和R4的电流、在第一和第二二 极管D1和D2的阳极90和91上产生的峰值电位，以及在判定电路 60的正和负输入64和66中的每一个上产生的峰值电位都与第一和 第二电极E1和E2的电场的状态成比例。电极E1和E2附近电场的 状态将响应于电极附近存在的激励而改变。
如上所述，在激活了控制电路24，并且在第一和第二电极E1 和E2附近不存在激励的情况下，判定电路60的正和负输入64和66 的每一个的电位都处于可以称为中性状态的一种状态下。在中性状态 下，正和负输入64和66的每一个的电位可以基本上是相等的。但是， 为了防止无意识的动作，理想的是对控制电路24进行调节，使得负 输入66的中性状态的电位稍微高于正输入64的中性状态的电位。这 种调节可以通过改变第一和第二电极E1和E2的结构以及第一和第 二电阻器R1和R2的值来进行，以达到所希望的中性状态电位。不 论中性状态电位如何，希望判定电路60的输出63处于较低的电位， 除非正输入64基本上处于比负输入66高的电位。
由于判定电路60的输出63处于较低的电位，反相器I1使第三 晶体管P3栅极端78处的电位处于较高的电平，该较高的电平基本上 等于源极端77处的电位。在这种状态下，第三晶体管P3没有被偏压， 将保持断开状态。但是，在这个实施例中，IC 26的端子PIN7没有 被终止。因此第三晶体管P3的漏极端79处于开路状态，并且第三晶 体管P3的这种状态对装置的功能不会产生影响。而且，在判定电路 60的输出63以及由其决定的锁存触发输入73都处于低状态的情况 下，自保持锁存电路70将不会被触发，并且没有电流从电源25流过 锁存部分70而流到内部接地参考CHIP VSS并流过第三二极管D3。
经过由脉冲电压所确定的一段时间，第一和第二电阻器R1和 R2的值以及第一和第二电极E1和E2的对地电容(在附图中表示为 虚拟电容器C3和C4)，第一和第二电极E1和E2的电位最终将升 高到基本上等于该脉冲电压，并因此升高到等于第一和第二晶体管 P1和P2源极端80和81处的电压，从而使第一和第二晶体管P1和 P2不偏置。当达到这种状态时，第一和第二晶体管P1和P2关断， 并且第一和第二二极管D1和D2阳极90和91处的电位开始以基本 上相等的速率朝内部接地参考CHIP VSS的电平下降。最终，第一和 第二二极管D1和D2中每一个的阳极电位都可能下降到对应的阴极 电位以下。此时，二极管D1和D2变为反向偏置，并防止第一和第 二电容器C1和C2放电。
当输出53上的脉冲变为低状态时，偏压输出变为相对于内部接 地参考CHIP VSS较高的状态，并将升高的偏压提供给第二和第四晶 体管开关SW2和SW4的栅极端G2和G4。在这种状态下，第二和 第四晶体管开关SW2和SW4变为略微偏置，并充分地导通以使第一 和第二电容器C1和C2较慢地、可控制地放电至内部接地参考CHIP VSS。当该脉冲接下来变为高的状态时，偏压将恢复为低的状态，第 二和第四晶体管开关SW2和SW4将关断，并且电路将如最开始所述 的进行响应。
如果在来自脉冲发生器和逻辑部分50的脉冲变为高电位时在第 二电极E2处或接近第二电极E2处存在激励，则第一晶体管P1将如 上文中所述的进行操作。也就是说，第一晶体管P1将被初始偏置， 并将允许一些电流流过第三电阻器R3，在第一二极管D1阳极90处 产生峰值电位，并允许峰值电流流过第一二极管D1，从而对第一电 容器C1进行充电，并在判定电路60的正输入64处形成峰值电位。 一旦第一电极E1的电压响应于输入的脉冲已经稳定了，第一晶体管 P1就会变为不偏置，并将关断。
第二晶体管P2以大致相同的方式进行操作，只是接近第二电极 E2处存在的激励将改变电路部分的RC时间常数，从而延长第二电 极E2处的电位达到稳定所需的时间。结果，第二晶体管P2将比第 一晶体管P1保持更长时间的偏置，以允许流过第四电阻器R4的峰 值电流比流过第三电阻器R3的更大，从而在第二二极管D2的阳极 91处产生比第一二极管D1阳极90处存在的峰值电位更高的峰值电 位。结果，一峰值电流将流过第二二极管D2，使第二电容器C2被 充电，最后导致在判定电路60的负输入66处形成比判定电路的正输 入64处的峰值电位更高的峰值电位。由于这样构成判定电路60，使 得在负输入66处的电位高于或基本上等于正输入64处的电位时其输 出处于较低的电位，所以判定电路60的输出端63将处于较低的电位。
在判定电路60的输出端63以及由其决定的锁存触发输入端73 都处于低电位的情况下，自保持锁存部分70将不被触发。尽管在这 种结构中第三晶体管P3的状态仍然是无关紧要的，但反相器I1和第 三晶体管P3仍如前面所述的进行操作。
在污染物或外来的物体或其它激励基本上覆盖住或作用到第一 和第二电极E1和E2的情况下，系统将按与当第一电极或第二电极 处均不存在激励时大致一样的方式进行响应。但是，在电极E1和E2 附近存在污染物或外来的物体的情况下，用于电路的这些部分的RC 时间常数将被改变，使得将花费更长的时间使第一和第二电极E1和 E2各自的电压均达到基本上等于脉冲电压。因此，第一和第二晶体 管P1和P2都将导通，并且将允许比在第一或第二电极E1或E2都 没受激励影响的条件下更多的电流流过第三和第四电阻器R3和R4。 但是，第一和第二晶体管P1和P2将基本上相等地被偏置。因此， 将在第一和第二二极管D1和D2的阳极90和91处形成基本上相等 的峰值电位，使基本上相等的峰值电流流过第一和第二二极管D1和 D2，对第一和第二电容器C1和C2进行充电，并在判定电路60的正 和负输入64和66处形成基本上相等的峰值电位。在这种状态下，判 定电路部分60的输出端63将处于低电位，自保持锁存部分70的锁 存触发输入端73将处于低电位，锁存部分70将保持未触发状态。如 前面所述，反相器I1和第三晶体管P3的状态在这个实施例中是无关 紧要的。
在一激励作用到第一电极E1附近但不在第二电极处的情况下， 第二晶体管P2将在一开始被偏置，并导通，形成流过第四电阻器R4 的电流，并在第二二极管D2的阳极端90处产生峰值电位。一峰值 电流将流过第二二极管D2，对第二电容器C2进行充电，并在判定 电路部分60的负输入66处形成峰值电位。随着第二晶体管P2栅极 端81处的电压升高到脉冲电压的电平，第二晶体管P2将变为不偏置， 并将关断。然后第二二极管D2将变为反向偏置，并将防止第二电容 器C2放电。
对本领域的技术人员明显的是，第一电极E1附近激励的存在将 延长第一电极E1处的电位达到稳定所需的时间。结果，第一晶体管 P 1将比第二晶体管P2保持更长时间的偏置，允许比流过第四电阻器 R4的峰值电流更大的峰值电流流过第三电阻器R3，从而在第一二极 管D1的阳极90处产生比存在于第二二极管D2的阳极91处的电位 更高的峰值电位。结果，流过第一二极管D1的峰值电流将比流过第 二二极管D2的电流幅度更大和/或持续时间更长，使第一电容器C1 变为被充电，最终在判定电路60的正输入64处产生峰值电位，其基 本上高于在判定电路60的负输入66处的峰值电位。由于这样构成判 定电路60，使得在正输入64处的电位高于负输入66处的电位时输 出端63将处于高的状态，所以判定电路60的输出63将处于高电位。
在判定电路60的输出63处于高电位的情况下，反相器I1将使 第三晶体管P3栅极端78的电位相对于源极端77的电位较低，从而 偏置第三晶体管P3，并使它接通。但是，由于在这个实施例中，IC 26 的端子PIN7没有终止，所以第三晶体管P3的状态是无关紧要的。
在判定电路60的输出端63处于高电位的情况下，自保持锁存 电路70的触发输入端73也将处于高电位，从而触发锁存部分70。 当自保持锁存部分70被触发时，会形成从电源25到内部接地参考 CHIP VSS并流过第三二极管D3的电流通路，有效地将控制电路24 中包括有启动和偏置部分40、脉冲发生器和逻辑部分50以及判定电 路部分60的剩余部分短路。在这种状态下，控制电路24的这些部分 被基本上断开，并停止起作用。
一旦被触发，自保持锁存部分70就将保持被触发的状态，而不 论随后在电极E1和E2中的任意一个或两个的附近的激励的状态如 何。当来自电源25的功率变为接近零状态时，例如当本实例中来自 电源25的方波选通信号下降到零时，锁存部分70将复位。
当自保持锁存部分70处于被触发的状态时，将通过第五电阻器 R5提供稳态信号，并使该稳态信号返回到所控制的器件(未示出)。 以这种方式，接触开关装置20仿真了保持接触机械开关有关的状态 的变化。
现在参考图5，构成用于差动输入连续直流模式的接触开关装置 20的操作如下所述。一直到判定电路60并包括判定电路60的控制 电路24以与如上面参考图4所述的构成为差动输入选通模式的工作 方式基本上相同的方式进行工作。也就是说，在第一或第二电极E1 和E2附近均不存在激励、在第一和第二电极E1和E2附近都存在激 励、或在第二电极E2附近存在激励而在第一电极E1附近没有激励 的情况下，判定电路60的输出63都将处于低电位。在第一电极E1 附近存在激励而在第二电极E2附近没有激励的情况下，判定电路60 的输出63将处于高电平。
如在图5中可以很容易看到的，在这个实施例中自保持锁存电 路70的输出72没有终止，因此自保持锁存电路70在差动输入直流 模式下不起作用。但是，在这个实施例中，第三晶体管P3的漏极端 79电耦合到内部接地参考CHIP VSS以及耦合到输出线32，因此它 变成控制电路24的一个有效的部分。当判定电路60的输出63处于 低电位时，反相器I1使第三晶体管P3栅极端78处的电位变为高电 位，其基本上等于源极端77的电位。在这种状态下，第三晶体管P3 不偏置，并且不接通。当判定电路60的输出63处于高电位时，反相 器I1使第三晶体管P3栅极端78的电位变为比源极端77的电位低的 电位。在这种状态下，第三晶体管P3被偏置并接通，以允许形成流 过第三晶体管P3和第五电阻器R5的电流。输出线电阻器R5限制了 流过第三晶体管P3的电流，使得控制电路24的剩余部分不被短路掉， 并保持有效。
在图5中所示的直流模式中，控制电路24还响应于第一电极E1 附近的激励的消除。只要激励保持存在于第一电极E1附近，而不是 在第二电极E2附近，脉冲每次达到高的状态时，都会在第一二极管 D1的阳极90处形成峰值电位，该峰值电位高于第二二极管D2的阳 极91处的峰值电位。因此，判定电路60的正输入64处的峰值电位 将处于比负输入66处的峰值电位高的电平，并且控制电路24将如上 所述的进行工作。但是，当消除了激励，并且在第一电极E1和第二 电极E2的附近都不存在激励时，第一电容器C1上的电荷将通过第 二晶体管开关SW2的偏置功能最终放电到中性状态。此时，判定电 路60的正输入64处的电位将不再高于或者基本上高于负输入66处 的电位，并且判定电路60的输出63将返回到低状态。
以这种方式，工作在差动输入直流模式下的接触开关装置20仿 真了瞬时接触、推关(push-to-close)和释放开(release-to-open)式 机械开关。应该认识到，进行很小的修改，该控制电路就可以构成为 仿真推开(push-to-open)和释放关(release-to-close)机械开关。
现在参考图6，用于在单端输入选通模式下工作而构成的接触开 关装置20的工作过程如下所述。当脉冲提供给第一电极E1以及第 一和第二电阻器R1和R2时，电流流过第二电阻器R2和第六电阻器 R6。第二和第六电阻器R2和R6构成为分压器；也就是说，当脉冲 输出处于高状态时，第二晶体管P2的栅极端83将处于比第二晶体管 P2的源极端81低的电位。因此，当脉冲输出53处于高状态时，第 二晶体管P2将持续偏置，并将允许恒定的电流流过第四电阻器R4， 从而在第二二极管D2的阳极91处形成参考电位。第二二极管D2的 阳极91处的该参考电位将形成流过第二二极管D2的电流，使第二 电容器C2变为被充电，从而在判定电路60的负输入66处形成参考 电位。当负输入66处的该参考电位变为基本上等于第二二极管D2 阳极91处的参考电位时，流过第二二极管D2的电流将停止。
同时，在第一电极E1处不存在激励的情况下，提供给第一晶体 管P1的源极端80和第一电极E1的脉冲将在一开始使第一晶体管P1 变为偏置状态，并接通。因此将形成流过第三电阻器R3的电流，并 将在第一二极管D1的阳极90处形成峰值电位。该峰值电位将形成 流过第一二极管D1的峰值电流，对第一电容器C1进行充电，并在 判定电路的正输入64处形成峰值电位。这样选择电阻器R1、R2、 R3、R4和R6，使得当在第一电极E1附近不存在激励时，判定电路 60的负输入66处的参考电位将高于或等于判定电路60的正端64处 的峰值电位。
在这种状态下，判定电路60的输出63将处于低电位，且自保 持锁存部分70将不被触发。而且，反相器I1将使第三晶体管P3栅 极端78处的电位变为处于高状态，该高状态基本上等于源极端77 的电位，因此第三晶体管P3未偏置，并保持关断状态。但是，由于 在这个实施例中，第三晶体管P3的漏极端79处于开路状态，所以这 是无关紧要的。
本实施例不需要第二电极，尽管双电极接触衬垫也可以适用于 这种模式。在双电极接触衬垫适用于用在这种工作模式的情况下，第 二电极的附近是否存在激励对电路的工作没有影响。
在第一电极E1的附近存在激励的情况下，第二晶体管P2的工 作过程与上文中对于本实施例所述的情况是相同的。但是，第一电极 E1附近存在的激励将使第一晶体管P1栅极端82处的电压变为等于 第一晶体管的源极端80的电位所需的时间更长。因此，第一晶体管 P1将接通，并允许一与第二晶体管P2所允许流过第四电阻器R4的 电流相比，相对更大的电流流过第三电阻器R3。结果，第一二极管 D1阳极90处的峰值电位将高于第二二极管D2阳极91处的参考电 位。结果，判定电路60的正输入64处的峰值电位将高于判定电路 60的负输入66处的参考电位，因此判定电路60的输出63将处于高 状态。由于判定电路60的输出63处于高状态，反相器I1使第三晶 体管P3的栅极端78处的电位变为处于低状态，从而将晶体管P3接 通。但是，由于第三晶体管P3的漏极端79没有有效终止，所以这是 无关紧要的。
在判定电路60的输出63处于高状态的情况下，锁存触发输入 73处于高状态，并且自保持锁存部分70被触发，因此形成从电源25 流过锁存部分70而流到内部接地参考CHIP VSS并流过第三二极管 D3的电流通路，从而有效地将控制电路24的余下部分(balance)短 路掉。自保持锁存部分70将保持在这种状态，直到提供给锁存输入 端71的电源被移走。因此，在锁存部分70复位之前，连续的数字控 制信号将输出给所控制的器件(未示出)。以这种方式，接触开关装 置20仿真了与机械开关有关的状态的变化。
现在参考图7，用于在单端输入连续直流模式下工作而构成的接 触开关装置20的工作过程如下所述。控制电路24的工作过程和功能 基本上与上文中参考图6所述的单端输入选通模式相同。但是，在单 端输入直流模式中，自保持锁存输出72是开路的，因此自保持锁存 部分70不起作用。
在没有激励作用到第一电极E1上的情况下，判定电路60的输 出63处于低电位。因此，反相器I1的输出76到第三晶体管P3的栅 极端78是处于高电位。在第三晶体管P3的栅极端78处于与源极端 77处的电位类似的高电位的情况下，第三晶体管P3未偏置，并且不 接通，因此没有电流流过第三晶体管P3或流过第五电阻器R5。
在第一电极E1附近有激励的情况下，判定电路60的输出63以 及由其决定的反相器I1的输入75处于高状态。反相器I1将高电平 输入改变为低电平输出，并且将输出76提供给第三晶体管P3的栅极 端78电位。在栅极端78处于比源极端77低的电位的情况下，第三 晶体管P3被偏置，它接通，并且电流流过第三晶体管P3和第五电 阻器R5。这样在第五电阻器R5的阳极108处形成提升的电位，其可 以用作经由输出线120到所控制的器件(未示出)的输入。
在图7的连续直流模式中，控制电路响应于激励从第一电极E1 附近移动。只要激励保持在第一电极E1的附近，每次脉冲达到高状 态，就会在第一二极管D1的阳极90处形成峰值电位，其高于第二 二极管D2阳极91的参考电位。因此，判定电路60的正输入64处 的峰值电位将处于比负输入66处的参考电位高的电平，控制电路24 将如上所述进行工作。当激励从第一电极E1处移走时，第一电容器 C1上的电荷将通过第二晶体管开关SW2的偏置功能最终放电到中性 状态。此时，判定电路60的正输入64处的峰值电位将不再高于或基 本高于负输入66处的参考电位，并且判定电路60的输出63将返回 到低状态。
以这种方式，工作在单端输入直流模式下的接触开关装置20仿 真了瞬时接触机械开关。进行很小的修改，该控制电路就可以构成为 仿真推开(push-to-open)和释放关(release-to-close)机械开关。
至此，本说明书已经描述了单个接触开关的物理结构和操作。 典型的接触开关装置经常包括多个接触开关，它们用来实现对器件的 控制。图10示出了包括有九个接触开关20的开关面板，其中这九个 接触开关20以排列成三乘三的矩阵。框B4表示接触面板上的元件， 而框B5表示所控制的器件上的元件。尽管理论上可以以任意的方式 设置任意数量个接触开关，但诸如这种方式的矩阵布置更容易进行多 路复用，从所控制的器件上减少了所必需的输入和输出线的数量，并 且是优选的。
图4中的框B6表示接触开关控制电路的输入部分，其包括有源 器件P1和P2、二极管D1和D2、电阻器R3和R4以及电容器C1-C2。 图11A-18E示出了接触开关控制电路输入部分的其它结构，其包括 有源器件和峰值检测电路，其完成一部分本发明的上述目的，包括提 供低阻抗缓冲、减小集成电路的尺寸和成本、使输入信号线性化、干 扰寄生电容并阻断有损害的电流通路。对于电路设计领域中的技术人 员来说应该理解的是，图11A-18E中所示的结构基本上与图4的框 起来的区域B6中的结构相对应。具体来说，例如，图11A中的有源 器件M1和M2对应于图4中的有源器件P1和P2；图11A-18E中的 有源器件Q1和Q2对应于图4中的二极管D1和D2；例如，图11A 中的电阻R7和R8对应于图4中的电阻器R3和R4；以及图11A-18E 中的电容C9和C10对应于图4中的电容器C1和C2。此外，图4 中的电极E1和E2以及电阻器R1和R2与图11A-1gE中对应的相同。 图11A-18E中的引脚OSCB、I_RNG和O_RNG对应于图4的引脚 PIN2、PIN1和PIN3。例如，图4中的开关SW2和SW4对应于图11A 中的有源器件M3和M4。图11A-18E中的放电信号DSCHGB对应 于图4中启动和偏置电路40的轨迹43上的电流偏压。图11A-18E 中的轨迹POS和NEG分别对应于图4的轨迹64和66。最后，图 11A-18E中的轨迹OSCB对应于图4中来自脉冲发生器和逻辑电路 50的轨迹53。因此，可以理解，图11A-18E的输入部分与参考图4-7 所述的电路结构相兼容。
图11A说明了内电极E1和外电极E2，它们分别通过引脚OSCB 以及电阻器R1和R2电耦合到振荡信号发生器OSCB。图11A进一 步示出了电极间电容C6。图中还示出了表示当电子元件耦合到集成 控制电路时所固有的结合垫和引线接合电容的电容C7和C8。如对于 本领域的技术人员所公知的，电容C7和C8也可以表示在不包括结 合垫布线的倒装晶片和其它应用中由于突起下金属化 (under-bump-metallization)、再分配轨迹和类似情况引起的其它电 容。
在图11A中，电极E1和E2分别通过引脚I_RNG和O_RNG， 而分别在有源器件M1和M2的栅极处电耦合到接触开关控制电路的 输入部分。在图11A中，所示的有源器件M1和M2是N型MOSFET 器件。有源器件M1和M2的漏极分别通过电阻器R7和R8电耦合 到电压源VDD，并且它们的源极耦合到振荡信号OSCB。
有源器件M1和M2的漏极也电耦合到对应的由有源器件M3、 M4、Q1和Q2以及电容器C9和C10组成的峰值检测电路上，如上 所述，其对应于图4中所示的包括的元件有开关SW2和SW4、二极 管D1和D2以及电容器C1和C2的峰值检测电路，只是，由于输入 有源器件M1和M2是N-MOS有源器件，而图4中的有源器件P1 和P2是P-MOS器件，并且电容C9和C10以及有源器件M1和M2 的源极通过电阻R7和R8耦合到信号VDD，而不是耦合到电压信号 VSS。与有源器件M1有关的图11A中的峰值检测电路包括有源器件 Q1，其基极通过轨迹SNEG电耦合到有源器件M1的源极，并且还 通过电阻器R7耦合到电压信号VDD，其发射极电耦合到有源器件 M3的漏极以及电容器C9，并且其集电极耦合到电压信号VSS；电 容器C9，其一端电耦合到电压源VSS，其另一端电耦合到有源器件 Q1的发射极和有源器件M3的漏极；而有源器件M3，其漏极电耦合 到有源器件Q1的发射极，其源极耦合到电压源VDD，并且其基极 电耦合到放电信号DCHGB。与有源器件M2有关的峰值检测电路的 结构类似，并包括有源器件Q2和M4以及电容器C10。在图11A中， 有源器件Q1和Q2是P型双极晶体管，有源器件M3和M4是P型 MOSFET器件。有源器件Q1和Q2的发射极作为输入分别通过轨迹 NEG和POS电耦合到控制电路的判定电路元件(未示出)上。判定 电路的元件的工作过程如上面参考图4-7所述。
在图11A中，电阻器R7和R8分别用来将漏极电流转换为有源 器件M1和M2漏极处的电压。这些电压与通过接触或其它的激励而 导致的电极E1和E2的电场中的变化相关。有源器件M1和M2的漏 极的各个节点处的电压电位分别通过轨迹SNEG和SPOS与峰值检测 器相通。峰值检测器可以分别将轨迹SPOS和SNEG上非常快的瞬时 脉冲的峰值负值转换为轨迹POS和NEG上的直流信号，这些直流信 号更容易让判定电路进行处理。这样，图11A说明了具有负脉冲峰 值检测电路的双输入系统。美国专利No.5,594,222中描述了用于单 个通道的相似的正脉冲峰值检测系统。产生这些负脉冲的传感电路可 以包括能够以很高的速率拉低(pull low)的N型MOSFET器件，和 以更软的方式拉高(pull high)的电流源。
通过由电极E1和E2以及引脚I_RNG和O_RNG传递过来的振 荡信号OSCB，将接通和关断图11A中的有源器件M1和M2，以分 别在轨迹SNEG和SPOS上提供瞬时的负向脉冲。这些脉冲中负的最 大峰值电平将与输入电极E1和E2处的电场强度成比例，当通过接 触或其它情况激励电极E1和E2时这些电场强度是可以改变的。
然后，轨迹SNEG和SPOS上的信号传递给对应于有源器件M1 和M2的峰值检测电路的有源器件Q1和Q2的各个基极。传递给有 源器件Q1和Q2基极的低信号将使它们偏置，并分别使有源器件M1 和M2漏极处的最大负电压出现在轨迹NEG和POS上。最初被充电 为VDD的电容器C9和C10减慢了轨迹POS和NEG上这种电压变 化的速率，从而将轨迹SPOS和SNEG的瞬时脉冲转换为轨迹POS 和NEG上的直流脉冲，如图11A中的时序图所示。然后，一旦瞬时 信号结束，有源器件Q1和Q2就会使电容器C9和C10停止充电。 然后，由放电信号DCHGB控制的有源器件M3和M4随后可以分别 复原电容器C9和C10的最初的电荷VDD。
有利的是，利用短持续时间的脉冲使得接触传感器保持低的阻 抗。而且，控制电路消耗较低的平均功率。例如，流过输入电极电容 的峰值电流可以仅有几毫安高。这在持续流过峰值电流的时间周期内 将对应非常低的阻抗。如果每个脉冲平均具有20毫微秒的有效时间， 并且每隔50微秒被采样一次，则每个通道的连续平均电流将为0.8 微安，而两个通道就为1.6微安。此外，当放电信号DCHGB无效时， 输入部分提供了传感信号的统计学上的滤波以及周期性的采样。
如美国专利No.5,594,222中所述，这些低阻抗和低平均功率消 耗特性可以提高接触传感器的激励结实性能，并在将机械开关、薄膜 开关以及类似开关替换为接触传感器件时可能是有利的。机械和其它 真正的开关在当它们打开时是不允许电流通过的。低阻抗和低功率的 固态开关模仿了真正的开关的这种特性从而可以允许对机械开关进 行直接置换，而不会具有通过“打开”的固态开关的不能接受的泄漏 电流量的风险。而且，低阻抗和低平均功率的接触开关的峰值检测器 电路与判定电路和其它电路中使用相对低增益和低带宽的积分放大 器和运算放大器相兼容，并与用于信号发生电路的直流和相对低增益 及低带宽的器件相兼容。
图11B示出了集成控制电路的输入部分，其中有源器件M1和 M2是P型MOSFET器件，有源器件M3和M4是N型MOSFET器 件，有源器件Q1和Q2是N型双极器件。图11B在其它方面具有与 图11A相同的结构，只是电阻器R7和R8以及有源器件M3和M4 的源极耦合到了电压信号VSS上，并且有源器件Q1和Q2的集电极 耦合到了电压源VDD上。这样，图11B说明了利用正向瞬时直流脉 冲的实施例，如图11B中的时序图所示。图11C和11D示出的输入 部分是将图11A中的有源器件M1和M2替换为有源器件Q3和Q4， 其中它们在图11C中是N型的，而在图11D中是P型的。图11C示 出了图11A的峰值检测电路，其包含P型有源器件Q1、Q2、M3和 M4，图11D示出了图11B的峰值检测电路，其中的有源器件都是N 型器件。这些输入部分结构的工作过程与上面参考图11A所述的工 作过程相同，对于电路设计领域的技术人员来说是容易理解的。
图11A-11D都示出了电阻器R7和R8的使用，它们提供了漏极 或集电极电流(分别属于有源器件M1和M2或Q3和Q4)到与漏极 或集电极处的电流成比例的电压的转换。这样，在图11A-11D中， 这个漏极或集电极电压将等于V-(Ir)(R)。图12A-15D示出了提供这 种电压转换的其它方法。在这些附图中，电阻器R7和R8被替换为 有源器件。
如图12A-12D所示，例如，使用有源器件作为电流到电压的转 换器，允许通过替换电阻性元件来实现高增益输出并节省了集成电路 空间。图12A-12D总体上分别对应于图11A-11D。在图12A-12B中， 图11A-11B中的电阻器R7和R8被替换为MOSFET器件M5和M6， 而在图12C-12D中，图11C-11D的电阻器R7和R8被替换为双极器 件Q5和Q6。图13A-13D总体上对应于图12A-12D，只是图12A-12D 中的P型有源器件电流源被替换为图13A-13D中的N型有源器件电 流源(并且，类似的，图12A-12D中的N型有源器件电流源被替换 为图13A-13D中的P型有源器件电流源)。由于有源负载与图 13A-13D中的输入器件的类型相同，所以这些有源器件可以在同一个 制造步骤中包含到集成电路中。这样提供了更好的匹配。输出增益是 由器件的尺寸以及用到的电压参考Vref来确定的。Vref可以由偏置 电路设定，该偏置电路通过当使用MOSFET器件时确定栅极宽度的 大小，或当使用双极器件时确定发射极的面积而允许电流被镜像。
在图12E-12H和13E-13H所示的实施例中，图11A-11D的电阻 器R7和R8被替换为有源器件M5和M6(图12E-12F和13E-13F) 或者Q5和Q6(图12G-12H和13G-13H)以及共阴共栅(cascoding) 有源器件M7和M8(图12E-12F和13E-13F)或者Q7和Q8(图 12G-12H和13G-13H)。以这种方式的共阴共栅偏置帮助使控制电路 不易受电源和处理过程中的变化的影响。
图14A-14D示出了使用互补型器件的实施例。例如，图14A中， 有源的平方根提取器件M9和M10是P型MOSFET器件，输入有源 器件M1和M2是N型MOSFET器件。图14B-14D示出了对应图 11B-11D的使用了互补型器件的实施例。图14C-14D中，有源的平 方根提取器件Q9和Q10是双极器件。图14A-14D所示的实施例提 供了更好的稳定性，尽管存在温度、电源、共模噪音的变化以及集成 电路制造过程中处理过程的变化。图15A-15D示出了使用有源平方 根提取器件和同类型的有源输入器件的实施例。这样，在图15A中， 有源平方根提取器件M9和M10是N型MOSFET器件，其与输入器 件M1和M2同类型。图15B(使用N型MOSFET器件)、15C(使 用N型双极器件)以及15D(使用P型双极器件)中示出了相类似 的结构。如图15A-15B所示，当相互匹配的MOSFET器件，即同类 型的MOSFET器件既被用作输入器件也被用作有源平方根提取器件 时，可以使输出的线性度最大化。
图11A-15D都示出了集成电路引脚输入连接I_RNG和O_RNG 上的输入电容C7和C8。由于制造的容许偏差和处理过程以及各种变 化可能损害电路性能，所以这些输入电容可能在各部分之间不同。这 些变化会加到电极电场的电容上，并可以导致控制电路性能上的各种 改变和偏差。由于典型的应用中经常需要输入检测电路解决电极所在 位置处的电场中非常小的变化，其中与输入场效应电容信号电平相 比，在接合衬垫输入节点处的输入电容可以相对较大，所以使寄生电 容C7和C8最小化可能是很有利的。使这种寄生电容变化的影响最 小化的一种方法是在输入电路中增加“扩程”电容。尽管这样可能使 控制电路不敏感，但它可以稳定输入，使其不受倒装晶片结构和类似 结构中与结合引线、突起下金属化、再分配轨迹有关的输入电容的变 化的影响。图16中示出了扩程电容的使用，图16总体上对应于图 15A。图16中，扩程电容器C11和C12相当于分别平行地等同于寄 生电容C7和C8，并且电耦合到电压信号VSS。可理解的是，扩程 电容器C11和C12与这里所述的本发明的所有实施例相兼容，并且 并不限定于只使用在图16所示的实施例中。
尽管扩程电容器C11和C12可以改善控制电路的性能，但它们 需要额外的物理空间。图17A所示的实施例节省了空间，图17A示 出了扩程电容的增加，其由控制电路输入处的二极管D4-D7，这里也 是有源器件M1和M2的栅极的耗尽层电容产生。在图17A中，二极 管D4和D6替换了图16中的扩程电容器C12，二极管D5和D7替 换了图16中的扩程电容器C11。与聚乙烯或金属型电容器的每单位 面积上的电容相比，用于图17A中所示类型的二极管结构的每单位 表面面积上的电容值要大得多。而且，二极管D4-D7可以用来保护 正和负高压电位放电。这种保护在接触式输入应用中是特别有利的。 人工输入装置，如键盘，单个的输入开关等都暴露在静电放电瞬时现 象之下，并且可能包括各种元件，如MOSFET和其它器件，以保护 它们的敏感的输入电路。如图17B所示，当传感电极E1和E2的位 置非常靠近输入电路ICC时，这个问题就更加严重。
图18A-18E示出了用于带有集成控制电路的接触开关的输入电 路的其它可能的结构。图18A-18C示出了对有源器件M1和M2的共 模激励的各种替换。图18A总体上示出了图17A的结构，并且还包 括有源器件M11-M14。图18A中，有源器件M11-M14电耦合到输 入有源器件M1和M2的源极。有源器件M13和M14的栅极耦合到 振荡信号OSCB，它们的漏极耦合到有源器件M12的栅极。有源器 件M11的栅极耦合到电流源偏压信号CSBS，并且它的漏极耦合到有 源器件M12的源极。图18A中所示的结构可以在输入级提供负反馈 给有源器件M1和M2。
图18B示出了输入电路部分，其包括有源器件M15和M16，这 里是作为N型器件示出，它们的源极分别电耦合到输入引脚I_RNG 和O_RNG，它们的栅极电耦合到振荡信号OSCB。有源器件M15和 M16的漏极分别耦合到有源平方根提取器件M9和M10的源极，并 分别耦合到峰值检测电路有源器件Q1和Q2的基极。在图18B中， 有源器件M15和M16取代了有源器件M1和M2，其中M15和M16 是通过它们的栅极由振荡信号OSCB来激励的，并通过它们的源极接 收输入信号，而M1和M2已经在前面描述过是通过它们的源极被激 励，并通过它们的栅极接收输入。
图18C总体上示出了图18B的结构，并且还包括如图17A中也 示出的扩程二极管D4-D7。图18C的结构也可以应用到具有一个电 极的单输入模式中，并且可以提供应用了输入二极管的所有好处，所 应用的输入二极管提供了耗尽模扩程电容。
图18D示出了包括扩程电容器C11和C12的图16的结构，只 是图18D是单电极模式，不带有外部电极E2或输入引脚O_RNG， 其中扩程电容器C11和C12平衡了提供给有源器件M1和M2的输 入。图18E示出了图18D的结构，只是扩程电容是由二极管D4-D7 提供的，如图17A所示，这样减小了为了提供扩程电容的好处而所 需要的空间，如上面所讨论的。
图19是示出了各种输出特征和它们可能的结构的表示用于本发 明的集成电路的输出电路部分的可能结构的电路示意图，其包括锁存 输出LCH_O和它的元件，它们可以起到图4-7中的自保持锁存部分 70的作用。这些输出特征使得接触单元能够模仿传统的薄膜或机械 开关的响应。
输出引脚NDB_O、NE_O和ND_O是接触单元和集成电路组件 的输出，它们通过有源器件将输出的电位拉低。集成控制电路可以构 成为当施加有激励(例如，人的接触激励)时通过有源器件将输出的 电位拉低，或者可以构成为当没有激励(例如，没有人的接触激励) 时通过有源器件将输出的电位拉低。
如图19所示，输出引脚NDB_O电耦合到有源器件M18的漏极， 有源器件M18的源极耦合到电压信号VSS，其栅极耦合到反相器U2 的输入、反相器U2的输出、有源器件M17的栅极和电压信号TP_O。 输出引脚NE_O电耦合到有源器件Q13和Q14的发射极，Q13和Q14 的基极耦合到有源器件M20的漏极，其集电极耦合到电压信号VSS。 而有源器件M20的栅极耦合到反相器U2的输出，源极耦合到电压 信号VSS。输出引脚ND_O电耦合到有源器件Q13和Q14的基极， 并耦合到有源器件M20的漏极。有源器件M20可以作为用于输出 NE_O的负下拉器件，并可以对用于输出ND_O的有源器件Q13和 Q14的栅极进行偏置。
输出引脚PDS_O、PD_O和PE_O是接触单元和集成电路组件的 输出，它们将通过有源器件将输出的电位拉高。集成控制电路可以构 成为当施加有激励(例如，人的接触激励)时通过有源器件将输出的 电位拉高，或者可以构成为当没有激励(例如，没有人的接触激励) 时通过有源器件将输出的电位拉高。
在图19中，输出引脚PDS_O电耦合到Schotky二极管SD1，而 Schotky二极管SD1又耦合到输出引脚PD_O。输出引脚PD_O电耦 合到有源器件Q12的基极和有源器件M17的漏极，M17的源极耦合 到电压信号VDD，其栅极耦合到反相器U1的输出和反相器U2的输 入。有源器件Q12的集电极耦合到有源器件Q11的发射极，Q11的 集电极和基极都耦合到电压信号VDD。图19中还示出了，有源器件 Q12的发射极耦合到输出引脚PE_O。
集成控制电路可以应用于传统的直流模式、直流矩阵、脉冲直 流矩阵模式或锁存矩阵模式。图20A说明了集成控制电路应用于直 流模式的接触单元结构的应用。在所有利用直流模式的应用中，每个 集成控制电路都持续连接到系统电压信号VDD和VSS上。有时，几 个接触单元的输出以OR(或)的电逻辑关系连接(例如，利用PE_O 输出的接触单元TC1-TC3和利用NE_O输出的TC7-TC9)。其它的 接触单元(TC4-TC6和TC10-TC13)示出了利用各种不同的输出， 即，PDS_O、PD_O、PD_E、NDB_O、NE_O和ND_O。对于可以将 输出的电位拉高的接触单元TC4-TC6，输出引脚通过电阻器耦合到 地，而对于可以将输出的电位拉低的接触单元TC10-TC13，输出引 脚通过电阻器耦合到电压信号VDD。
图20B说明了采用负脉冲直流矩阵模式的接触传感器的应用。 每个接触单元中集成控制电路的电压信号VDD都连接到系统电压源 Vsupply。还示出了每个接触单元的集成控制电路的VSS都连接到行选 择信号ROW SELECT1或ROW SELECT2。在图20B中，每个接触 单元的集成控制电路的输出引脚NE_O都连接到列返回(column return)，COLUMN RETURN1(接触传感器TS1和TS2)或COLUMN RETURN2(接触传感器TS3和TS4)。如从图20B中可以看到的， ROW SELECTS和COLUMN RETURNS可以激活单个的接触传感 器、一行接触传感器或者一列接触传感器。这也在图20B的时序图 中给出了说明。
图19中所示的P型有源器件Q13和Q14在有有源激励被施加 到相联系的输入时将把NE_O拉低。该输入也可以这样构成，以使得 在输出端的这些P型有源器件在没有激励施加到相联系的输入时将 把NE_O拉低。当任意一个器件变为有效低时，有源器件Q13和Q14 的发射极基极结将阻断电流通过VSS返回到矩阵中的其它器件上。 无论何时任意一个特定接触单元的集成控制电路拉低，都会在输出端 的有源器件Q13和Q14的基极-发射极结的正向偏置电压降上有一个 减小了的输出(如从Vsupply到NE_O上所测量的)。根据应用，可以 用一个器件来代替这两个有源器件Q13和Q14。
当希望避免一个P型器件或多个P型器件的Vbe压降时，就可以 使用如图19中所示应用MOSFET器件的NDB_O或ND_O输出。图 20C中示出了带有ND_O输出的接触传感器的负脉冲直流矩阵模式 的结构，并且其基本上与图10B中所示的相似。N型MOSFET器件 M18或M20上的电压降在低电流电平时将相对较低，并且其取决于 RDSon电阻乘以通过MOSFET器件的沟道得电流。因此，该电流将 主要由外部负载电阻来设定。在更低的电流级别时，电压降将相对于 对应的P型双极晶体管的电压降更小。另一方面，在更高的电流级别 时，双极晶体管将趋向于降低基极发射极结的正向偏置(0.6-0.7伏)， 而N型MOSFET器件由于RDSon与漏极电流具有近似线性的关系： Vdrop＝(RDSon)(Idrain)所以将趋向于得到提高了的电压降。这样， 在典型的存在更低的电流级别的逻辑电路中，N型MOSFET输出将 趋向于提供比双极器件提供的降压更小。这使得MOSFET器件一般 来说更适用于其它逻辑电路。图20D示出了接触传感器具有如图19 所示利用P型MOSFET器件M17得PD_O输出的正脉冲直流矩阵结 构，这些经验也可应用于该结构。
但是，MOSFET器件不具有任何双极器件所具有的固有阻断特 性。图21A说明了用在典型的CMOS电路结构中的掺杂有N和P型 材料的典型P型衬底的横截面图。图21B是表示N型MOSFET器件 N1的示意图，其可以用作用于输出引脚NBD_O的输出下拉器件(图 19中的有源器件M18)或用于输出引脚ND_O的输出下拉器件(图 19中的有源器件M20)。图21C是表示阻断器件N2的示意图，其 与输出器件N1串联连接，以防止产生来自于与N1相联系的寄生器 件的泄漏电流，由于围绕器件的耗尽区的存在，该泄漏电流可能作为 MOSFET器件结构无意识的结果而产生。
图21A-21C说明了N型MOSFET器件的结构是如何导致产生漏 极到源极的寄生双极二极管PD1的，并说明了是如何阻断从VSS到 衬底的泄漏电流的。典型的CMOS集成电路使用P或N型衬底。典 型地，这些衬底电连接到集成电路的VSS或VDD。在P型衬底的情 况下，衬底被连接至VSS，而在N型衬底的情况下，衬底被连接至 VDD。注意，在图21B中，N型MOSFET器件N1的源极被连接到 电压信号VSS上，寄生二极管PD1的阳极也被连接到器件N1的源 极节点。寄生二极管PD1的阴极被连接到器件N1的漏极。这样的结 果是，当集成控制电路是以利用N型MOSFET器件的有源电下拉的 负脉冲直流矩阵模式(如图20C所示，带有ND_O输出)实现时， 则存在通过P衬底的通过寄生二极管PD1的用于反向电流的固有路 径。当用于选通行的脉冲被施加到矩阵，并且这些脉冲的电位高于 ND_O的输出端处的电位时，电流将流过寄生二极管PD1从VSS流 到ND_O。这个电流的路径将影响矩阵和电源的操作；并且这个低电 流路径将提供通过选通驱动器将VSS连接到VDD的低阻抗路径。与 N型MOSFET下拉器件串联连接的双极二极管将防止反向电流的流 动，但也会使N型MOSFET下拉器件的优点，即输出端处的较低的 电压降无效。双极二极管还趋向于降低基极发射极结的Vbe。为了阻 断这种不希望有的电流路径，需要一种实现阻断器件的方法，其最好 与传统的集成电路制造方法相兼容，并具有最小的电压降。通过在N 型MOSFET器件N1和N2之间形成合适的连接，可以阻断泄漏电流 的路径，这样使得P衬底和电压信号VSS与通过ND_O器件N1的 电流泄漏路径隔离开；同时，控制电路输出的电压降被最小化。
图21A中的器件N2是阻断器件，并在图21C中示意性地示出。 如图21A和21C所示，阻断器件N2的漏极和源极分别连接到VSS 和VSS1。阻断器件N2的栅极耦合到电压信号VDD，电压信号VDD 可以是但不需要一定是3-5伏，这样使得与大部分微处理器相兼容。 当器件N2的源极处于低电位如地电位时，只要栅极电压稍微高于该 器件的阈值电压，沟道电阻就会非常低。由于器件N2的栅极连接在 VDD处，该VDD可以为3-5伏(Vsupply)的量级，所以它的源极在 有效脉冲期间为零伏，并且它的阈值电压低于一伏，沟道电阻非常低， 因此器件的沟道压降也将非常低(即，低于标准的双极二极管)。当 器件N2源极的电压等于(或高于)VDD时，栅极到源极的电压(VGS) 将低于器件的阈值电压。这将使沟道电阻显著地增加，从而阻断通过 沟道的大部分电流。而且，器件N2的源极到衬底PS的寄生二极管 PD的耗尽结上的电压将低于源极-漏极寄生二极管PD1的阻挡层电 位(大约0.6到0.7伏)。因此寄生二极管PD1将阻断通过衬底的大 部分电流。
而且，阻断器件N2可以用于标准集成电路应用中的反向电压保 护，并提供上面说明的所有好处。当这样使用时，阻断器件N2将以 与上文所述的同样的方式连接到集成电路的VSS，并将保护电路不受 反向电流或电压损害的影响。
图21D-21F示出了阻断器件BDP2，用于图19中所示的具有输 出PDS_O、PD_O和PE_O的电拉高器件。图21D-21F中所示的器件 与图21A-21C中所示的器件是互补的，并且对于本领域的技术人员 来说，当考虑到参考图21A-21C所讨论的情况时是能够理解的。在 所描述的所有直流模式结构中，到每个接触单元的集成控制电路有三 种连接。为了处理输入的激励，用于每个接触单元的集成控制电路的 VDD和VSS需要连接到一功率源一定时间。根据所希望的结构，集 成控制电路的输出在PDS_O、PD_O、PE_O、NDB_O、ND_O和NE_O 处。这些输出形成了集成控制电路所需的第三种连接。但是有时，具 有仅需要两种连接的集成电路也是很有利的。例如，典型地，由于每 个开关上仅具有的两种连接被用在包含薄膜开关的应用中，所以具有 一个接触传感开关以及仅需要两种连接的集成控制电路将便于直接 用接触开关来替换膜片开关。
图22中示出了表示双端薄膜开关MS1-MS4组成的矩阵的示意 图。图22示出了一种对矩阵内的开关进行寻址和读取的方法。当然， 图22的矩阵也可以修改为包括更多的行、更多的列、更多的开关以 及替换的连接方式。在所有的情况下，典型地，到每个开关的接口都 包括两种类型的信号线：ROW SELECT和COLUMN RETURN。每 个ROW SELECT线都是电势源，以允许电流通过COLUMN RETURN线在每个开关MS1-MS4关闭(在膜片开关的情况下，是通 过手指的按压而导致的闭合)时流过这些开关。分别在COLUMN RETURN线1和2上的终接电阻器COLR1和COLR2被用来产生要 由返回逻辑电路处理的电压，并用于限制通过开关器件的电流。可以 用这样的方法按顺序排列选通线，以使得在给定时间内仅有一行开关 (MS1和MS3或MS2和MS4)是有效的。当选择了特定行时，通 过每个终接电阻器COLR产生的电压将指示被选择的行上的哪个开 关被电关闭了。通常同时处理COLUMN RETURN线。矩阵方案在用 来处理开关输入的数量的互连的数量方面是很有效的。例如，六十四 个开关可以用利用八个ROW SELECT线和八个COLUMN RETURN 线的八乘八的矩阵来进行读取。典型地，某种逻辑器件被连接到选通 和返回线以确定在短时间内所有开关的状态。这是一种典型的矩阵方 案，本领域中的技术人员都知道该如何实现。它可以用在控制器、计 算机的键盘、电话和其它市场上能够买到的设备中。
可以检测激励并作为双端开关的固态型传感器件可能是有利 的，因为它允许传统的矩阵选通和读取电路在没有易受复位和其它故 障影响的附加的软件、逻辑电路、和/或微处理器的情况下建立。图 23说明了这种器件的实现形式，其设置成矩阵形式，并仅具有两个 集成电路连接。这样，图23的接触传感器TS1-TS4取代了图22的 薄膜开关MS1-MS4。在图23中，每个接触传感器TS1-TS4都检测 电场的电位差。根据是否存在适合的激励，该器件(根据特定的应用) 将从高阻抗状态(等效于打开的开关)转换到低阻抗状态(等效于闭 合的开关)，从而模仿了传统的薄膜或其它机械开关。这些器件的主 要优点是它们能够模仿双端开关的特征。
图24A和24B示出了用于图23的接触传感器TS1-TS4的可能 的电路。图24A和24B中所示的电路基于图19中所示的电路的锁存 电路部分。在图19中，所示的锁存电路包括有源器件M19和Q15-Q19 以及电阻器R9。所示的锁存电路输出引脚LCH_O耦合到有源器件 Q19的发射极。而有源器件Q19的基极耦合到反相器U2的输出，并 耦合到有源器件Q15的漏极和有源器件M20的栅极；它的集电极耦 合到有源器件Q18的发射极，Q18的基极耦合到电压信号VDD，集 电极耦合到电阻器R9，而电阻器R9又耦合到电压信号VDD。所示 的有源器件Q18的集电极也耦合到有源器件Q15和Q16的基极，它 们的发射极耦合到电压信号VDD和有源器件Q17的基极，Q17的集 电极耦合到电压信号VSS，发射极耦合到有源器件Q15的集电极。 有源器件Q18的集电极也耦合到有源器件M19的漏极，M19的栅极 耦合到控制电路的输出引脚INITB，源极耦合到电压信号VDD。
图24A和24B示出了图19中锁存电路的各种实施例。这些实施 例都省略了任选的有源器件Q16-Q18。图24A示出了如图19中所示 的锁存电路中双极元件Q15和Q19的实现方式，图24B示出了该锁 存电路中MOSFET元件的实现方式。可以在与双端器件的精神和功 能相一致的情况下实现其它结构。
图24A示出了和控制电路一起工作的双极锁存电路，该控制电 路提供了检测输入激励、做出判定和触发双极锁存电路所需的功能。 该控制电路还可以提供通电复位功能，对各种内部功能块和功能部件 进行初始化和排序。提供给控制电路的输入包括与输入感应连接相关 的内容，即，OSCB、+(PLUS)和-(NEGATIVE)；与控制电路的 电源相关的内容，即，电压信号VDD和VSS；和与锁存电路相关的 内容，即，INIT和TRIGGER。锁存输出要通过输出引脚LCH_O。
当存在通过ROW SELECT线上的有源拉动P型MOSFET器件 从系统Vsupply到GND的电流路径时，图24A中的选通线ROW SELECT为有效。在提供功率的情况下，控制电路将可操作。当首先 施加选通脉冲时，控制电路将经由INIT线施加一栅极信号，以接通 有源器件M19。这样会确保有源器件Q15的基极发射极电压基本上 为零伏，保持其不导通(除泄漏电流之外)。在Q15关断的情况下， Q19的基极上没有可用的电流，因此Q19也将关断。随着Q19关断， Q15基极的电压将基本上为VDD，即使在INIT信号被移走之后M19 关断。随着锁存部分基本上关断(即，没有电流流过)，将允许控制 电路工作。当可操作时，集成控制电路处于高阻抗模式，并激励一个 打开的开关。电阻器Rcolumn上的输出电压等于Vsupply×R(集成控制电 路)/([R(集成控制电路)+Rcolumn]。集成控制电路的有效电阻越大，在 Rcolumn上下降的Vsupply的百分比越小，而在集成控制电路上下降的百 分比则越大。
理想的开关在打开时将具有无穷大的电阻和零电流，因此在选 通脉冲期间Vsupply将在开关上降压，并且由于流过的电流为零所以在 Rcolumn上下降的电压为零。由于集成电路不是开关，所以重要的是要 设计集成控制电路以使其在通过选通脉冲施加Vsupply时具有尽可能 小的电流，以更精确地模仿打开的开关的特性。
输入电极可以构成为使集成控制电路在施加有激励或没有施加 激励的情况下都保持在这种高阻抗模式。当集成控制电路处于高阻抗 模式时，大部分的Vsupply都将施加到集成控制电路上。由于内部的 VDD和VSS足够将集成电路作为整体操作以及操作内部的控制电 路，所以这样将允许电路以浮动模式进行工作。电极结构也可以是这 样的，以使得在施加有激励或可选择地在没有施加激励时，使控制电 路产生提供给锁存电路的触发脉冲。当控制电路产生触发脉冲时，锁 存部分将接通。图24A中的触发脉冲将是从VSS朝向VDD移动的 正脉冲。在INIT信号复位之后，该触发脉冲将被允许，以使M19关 断。该正脉冲将正向偏置N型双极器件Q19的基极发射极结，使其 接通。随着基极电流的流动以及有源器件Q19的增益传递，电流将 流过有源器件Q19的集电极，并因此流过电阻器R9。流过电阻器R9 的电流将产生一电压电位，该电压电位将使有源器件Q15的基极降 压至VSS，其足够正向偏置有源器件Q15的发射极基极结以使其接 通。有源器件Q15的电流增益将使大部分的电流流过有源器件Q15 的集电极，并且也将使有源器件Q19基极的电压充分地提高以正向 偏置有源器件Q19的发射极基极结，即使在移走触发脉冲之后。由 于控制电路上的电压降触发脉冲将移走，这足够使控制电路不工作。 由于在Q15和Q19之间存在正电流反馈环而移走触发脉冲后锁存电 流将继续保持下去。锁存部分的电压降由饱和电压、结电阻、有源器 件Q15和Q19的增益以及Rcolumn的电阻确定。由于控制电路不能工 作，并且重要的是在一定范围的电流内锁存压降要尽可能的小，所以 一旦移走触发，集成控制电路内部的锁存电路就不得不继续保持下 去。在这种低阻抗模式下，希望得到尽可能多的这些特性以模仿闭合 的开关。理想的闭合开关要流过无穷大的电流，并且在所有电流级别 下其压降都为零伏。为了最好地模仿理想的开关，举例来说就是一种 具有低电压降的开关，优选地，锁存电路可以使用具有增大的发射极 区和低Vbe压降的双极晶体管，和具有高W/L沟道比和低阈值的 MOSFET，以及具有高增益的器件。
图24B示出了图24A的锁存电路，其中双极有源器件Q15和 Q19已经被MOSFET器件M21和M22取代。图24B中的集成控制 电路的操作与图24A的集成控制电路的操作相似。下面描述图14B 中所示的锁存部分的操作。
当施加INIT脉冲时，有源器件M19被接通。这使得VDD被施 加到有源器件M21的栅极。在这种情况下，有源器件M21的栅极源 极电压将低于P型MOSFET器件M21的阈值电压，基本上为零伏， 因此有源器件M21将关断。在有源器件M21的漏极电流基本上为零 安培(除泄漏电流以外)的情况下，电阻器R10上没有电压降。在 有源器件M22的栅极电压基本上为零伏的情况下，它的栅极源极电 压将基本上低于该器件的阈值电压。有源器件M22的漏极电流在其 栅极源极电压彻底低于阈值电压的情况下，将基本上为零。流过电阻 器R9的零电流将使有源器件M21栅极上的电压处于或非常接近 VDD，因此有源器件M21的栅极源极电压也将基本上为零，即使在 移走INIT信号之后。这种情况将使锁存电路处于高阻抗状态。当接 近VDD的触发脉冲被施加到有源器件M22的栅极上时，在移走INIT 脉冲之后，它的栅极源极电压将超过有源器件M22的阈值电压，使 M22接通。有源器件M22的漏极电流将增加，导致电阻器R9上的 电压降。在电阻器R9上存在电压降的情况下，有源器件M21的栅极 源极电压将超过它的阈值电压，使有源器件M21接通。有源器件M21 的漏极电流也将增加，使电阻器R10上的电压降提高到有源器件M22 的阈值电压以上，即使在移走触发脉冲之后。因此锁存部分将进入低 阻抗状态，并且其上的电压降将取决于有源器件M21和M22的特性、 电阻器R9和R10的电阻值以及Rcolumn的电阻值。图24B中集成控制 电路剩下的操作与图24A的集成控制电路的操作相似。在两个图中 还示出的是图21A-21C的阻断二极管，在图24A和24B中分别标记 为D8和D9。
图25A说明了图19的锁存电路部分，其包括以可能的结构设置 在衬底PS内的有源器件Q15-Q19。图25B示意性地示出了锁存电路 部分。图25A中，有源器件Q15和Q16共用P掺杂阱 EMITTERQ15/EMITTERQ16作为有源器件Q15的发射极和集电极， 并且有源器件Q17的发射极是相同的P掺杂阱 COLLECTORQ15/EMITTERQ17，其耦合到有源器件Q15的栅极。 有源器件Q15、Q16和Q17还共用同一个N掺杂阱作为它们各自的 基极BASEQ15、BASEQ16和BASEQ17。衬底PS分别形成有源器 件Q16和Q17的集电极COLLECTORQ16和COLLECTORQ17。所 示的有源器件Q19在衬底PS中的一个单独的N掺杂阱中，并且其N 掺杂阱集电极COLLECTORQ19耦合到电阻R9，其P掺杂阱基极 BASEQ19耦合到P掺杂阱COLLECTORQ15/EMITTERQ17，其N掺 杂阱发射极EMITTERQ19耦合到在二极管D10的阳极处的电压信号 VSS。图25A中，有源器件M19与电阻R9并联耦合。有源器件和 电路设计领域中的技术人员将理解图25A和25B所示结构的工作， 从参考图24A对锁存电路的讨论中也可得到对这些结构的工作的理 解。有源器件Q16-Q18将增强传递到输出LCH_O的信号。图25A 中所示的结构将受益于与标准锁存的电压降相比降低了的锁存部分 的接通电压降，而这要归功于有源器件Q17的动态阻抗和流过衬底 PS的VSS电流的分流。阴极耦合到输出LCH_O，阳极耦合到有源 器件Q19的发射极以及电压信号VSS的二极管D10可以防止反馈进 入到图25B中所示的集成电路的锁存部分。图25C示出了阳极耦合 到电压信号VSS和有源器件Q17和Q18的集电极，阴极耦合到有源 器件Q19的发射极和输出LCH_O的二极管D10。这样，图25C中的 结构将有源器件Q19发射极上的电压信号从图25B中的VSS改变到 了VSS1，其中有源器件Q19可以通过输出TRIG被偏置。由于在这 种情况下，二极管D10上的电压降不与有源器件Q19的基极发射极 电压串接，所以有利的是，这种锁存电路结构可以减小电压降。图 25B和25C中任选的有源器件Q18是有用的，其提高了锁存电路的 反向击穿电压。
本发明的集成电路可以响应于以多种方式改变的电容性输入。 例如，图26A-26C示出了与本发明的集成电路相兼容的电容性输入 传感装置，其中电容性输入随电极GE和SE之间的距离d的改变而 改变，上述电极GE和SE形成了图26D中示意性地示出的电容Csense。 电容Cscnse是电极的电容常数E0、相对介电常数Er、电极的表面积s 和它们之间的距离d的函数。图26A中所示的装置具有在衬底144 一侧143上的传感器电极SE和集成控制电路ICC，以及在另一侧145 上构成到按钮122中形成空腔121的接地电极GE。图26B和26C示 出了图26A中所示的装置的单独各层。图26A中的空腔121允许按 钮122由例如人的手指或其它探针进行按压，以改变电极GE和SE 之间的距离d。图26D中所示的控制电路可以响应于随改变的距离d 而改变的电容。图26D的控制电路对应于图18D中所示的控制电路， 只是图18D中的电容C3在图26D中被改名为Csense。
图27A-27D示出了与本发明的集成电路相兼容的电容性输入液 面传感装置，其中电容性输入随两个电极之间的介电常数Er的改变 而改变。这种改变可以在例如液体取代了形成电容Csense的两个电极 GE和SE1之间的空气而发生。这样，在图27A中，衬底123上的接 地电极GE通过气隙与传感器电极SE1隔开，该气隙可以被液体125 填充。图27B示出了形成用于液体125的蓄水池的衬底124和适合 于当液体125达到一定水平时允许液体125填充接地电极GE和传感 器电极SE1之间的气隙的衬底123。图27C和27D说明了耦合到集 成控制电路ICC上的接地电极GE和传感器电极SE1的一种可能的 并有利的结构。在图27C和27D这两个图中，电极GE和SE1是很 长的，并被水平放置，即，使它们的纵向轴与液体125的表面平行， 以使得液体125液面的很小的增加就会显著地改变图27D中示意性 示出的电容Csense。图27E中所示的控制电路与图26D中所示的相同， 并同样与图27A-27D中所示的装置相兼容。
图28A-28B示出了与本发明的集成电路相兼容的电容性输入传 感装置，其中电容性输入随传感器电极SE3的表面积Ss3的改变而改 变。图28A中，衬底126承载接地电极GE，而可动衬底127承载耦 合到集成控制电路ICC上的两个传感器电极SE2和SE3。传感器电 极SE3具有一表面积Ss3，其沿着适合于衬底127移动的方向变化。 这样，图28B示出了相对于其在图28A中的位置向上移动的衬底127。 因此由接地电极GE看到的传感器电极SE3的表面积Ss3减小了。表 面积的这种改变对应于图28C中示意性示出的电容Cscnse3的改变。图 28C所示的控制电路与图18E中所示的电路相似，只是具有图11A 中所示的双重电极结构，其中电极E1和E2被改名为传感器电极SE2 和SE3，并且电容C6被改名为电容C23。从前面对图11A和18E的 讨论中，本领域的技术人员将理解该电路的工作过程。
图29A-29D示出了与本发明的集成电路相兼容的电容性输入传 感拨号装置，其中输入脉冲的宽度和次序可以确定集成控制电路的响 应。图29A-29D示出了衬底128上耦合到集成控制电路ICC的传感 器电极SE4和在旋转盘129上的接地电极GE1和GE2。在图29A-29D 中，接地电极GE1和GE2(包括它们之间的空间)一起仅占用了旋 转盘129的大约一半的面积，并且彼此间隔开。这种和其它相似的结 构都可以允许控制电路在拨号装置的顺时针和逆时针旋转之间加以 区分。图29B-29C示出了旋转盘129相对于静止衬底128的移动。 图29E和29F示出了图29A-29D中所示的拨号装置的输出脉冲，其 可以在集成控制电路的输入部分产生响应，如图29G所示。图29E 示出了相对较宽并彼此间隔开的输入脉冲，这些脉冲是由旋转盘129 以一种速度进行逆时针旋转而得到的，图29F示出了相对较窄并相互 紧靠的输入脉冲，这些脉冲则是由旋转盘129以一种更快的速度进行 顺时针旋转而得到的。图29G(其与图27E中所示的结构相似)中示 意性示出的以及在电极SE4与GE1和GE2中任意一个之间形成的电 容Csense的改变可以由本发明集成控制电路的实施例进行检测。
图30A-30E示出了与本发明的集成电路相兼容的另一种电容性 传感拨号装置，其中到地的耦合是由使用者提供的。图30A示出了 具有各种尺寸的转移电极TE1-TE8的旋转盘130，当它们被耦合到地 时它们可以对应于各种尺寸的输入脉冲宽度。图30B示出了耦合到 承载于圆柱体131上的耦合电极CE的旋转盘130的转移电极 TE1-TE8。图30C示出了圆柱体132，其适合于装配在图30B的圆柱 体131内，具有耦合到集成控制电路ICC的传感器电极SE5和SE6。 图30D示出了作为旋转电容性输入装置组装在一起的图30A-30C中 所示的元件。图30E示出了抓住圆柱体131的手133。手133将耦合 电极CE和转移电极TE1-TE8耦合到虚拟地。如图30C所示的每个 传感器电极SE5和SE6都适合于一次接收来自于一个转移电极的电 容性输入。如图30F-30H所示，两个输入脉冲可以一次被送入集成 控制电路ICC。使用者旋转包括旋转盘130和圆柱体131在内的拨号 盘的方向和弧长都可以从图30F和30G中所示的输入来确定。图30F 示出了拨号装置在逆时针方向上的两次完整旋转所产生的脉冲串，而 图30G示出了在顺时针方向上的两次旋转所产生的脉冲串。图30H 示出了表示图30E的拨号装置的示意图，包括接地的手133，连接到 转移电极TE的耦合电极CE，其形成具有分别耦合到电阻RIN1和 RIN2的传感器电极SE5和SE6的电容。集成控制电路ICC分别通过 电阻RIN1和RIN2提供振荡信号OSC给传感器电极SE5和SE6，并 提供输出OUT1和OUT2给判定电路(未示出)。包括旋转盘130 和圆柱体131和132的拨号装置的各种元件都可以根据美国专利申请 序列号No.10/272,219，名称为Molded/Integrated Touch Switch/control Panel Assembly and Method for Making Same(模制/集成接触开关/控 制板组件及其制造方法)中所描述的发明形成，或以其它的方式形成。
图31A-31F示出了根据本发明具有集成控制电路的接触开关组 件的单分开的各层和结构。图31A-31E示出了图31F中所示的组装 好的接触开关的单独的各层。图31A示出了包括有不透明区135和 窗口区136的衬底133的背面。不透明区135可以是装饰玻璃料(frit)、 装饰环氧树脂、紫外线固化油墨或其它装饰层材料。图31B示出了 在窗口区136处承载的在衬底133背面上的接触开关的电极134。所 示的电极134与不透明区135重叠，并可以由包括铟锡氧化物或其它 适合的材料的透明导电材料组成。图31C示出了接触开关组件的底 部导电层，如从背面看到的，其包括电路轨迹138，它们可以由载有 银的玻璃料、银环氧树脂、铜环氧树脂、电镀导体和类似材料以及上 述材料的组合组成。图31D示出了具有介电层区140的接触开关的 介电层，其可以与陶瓷玻璃料、紫外线油墨、环氧树脂和类似材料绝 缘。图31E示出了接触开关组件的交叉层，如从背面看到的，其包 括交叉导体137，它可以由参考图31C所描述的材料组成。图31F示 出了组装在一起作为最终完成的接触开关组件的图31A-31E中所示 的分开的各层。图31F也提供了从组件背面看的视图。
尽管上面所示的实施例是作为直流模式进行描述的，但本发明 的集成控制电路也与交流输入相兼容，并因此也可以工作在交流模式 下。图32示出了交流的情况。图32示出了具有适合于接收交流输入 的集成控制电路的接触开关。图32中，交流信号AC通过电阻R10 和RLOAD耦合到包括二极管D11-D14的整流桥RB。整流桥RB的 二极管D11-D14与齐纳二极管Z1和电容C15并联耦合。交流信号 AC可以激励具有集成控制电路的接触开关，该集成控制电路包括图 24A中所示的锁存部分，但去除了二极管D8。这种结构可能有利之 处在于，集成电路可以被设计成取相对较少的电流，并且电路的特征 是具有低传感阻抗，其供给不是很依赖于地的浮动电路。
尽管上面所描述的本发明的实施例被描述成提供的是数字输 出，但上面所描述的具有集成控制电路结构的接触开关的许多好处也 可以在集成控制电路提供模拟输出的情况下出现。在数字输出情况 下，输出仅在两种情况例如被激励或不被激励的情况下将由输入提供 的信息反映给电极。在某些应用中，希望提供可以对应于超过两种状 态的输出。例如，在液体传感应用中，与参考图27A-27D所述的情 况相似，可能希望提供这样的输出，该输出不是反映两种状态，而是 可以对应许多种液体水平的许多种状态。模拟输出可以对应于许多种 输入状态。图33A示出了用于具有集成控制电路的模拟电场传感器 的可能的电路。图33A的电路结构对应于图4中所示的电路，包括 启动和偏置电路40，其提供电流偏置给开关SW2和SW4的栅极， 以及脉冲发生器和逻辑电路，其提供通电复位信号POR给开关SW1 和SW3的栅极。图33A的结构还包括输入部分，该输入部分包括有 源器件M1、M2、M5和M6，与参考图12A所述的输入部分相似。 有源器件M1和M2的漏极耦合到轨迹INPUT1和INPUT2，并通过 二极管D1和D2耦合到轨迹PKOUT1和PKOUT2，它们提供输入给 差动放大电路160。从参考图4-7所提供的说明中可以理解这种电路 的工作。图33A中所示的结构可以提供图4-7中所示的结构的好处， 包括传感器电极和选通信号的缓冲、电极和电路中电干扰的共模抑 制、温度的稳定等等。图33B和33C示出了图33A中所示的电路的 时序图。图33B和33C示出了振荡信号OSC和轨迹IN1、IN2、INPUT1 和INPUT2上提供的信号。图33B示出了作为微秒级时间函数的信 号，图33C示出了作为纳秒级时间函数的信号。
图34示出了图33A中场传感器的二乘二矩阵，其接收模拟输入 并提供模拟输出。图34的多路复用系统与图10所示的相似。具有由 控制电路141提供的信号的轨迹ROWSELECT1在模拟开关ATS1和 ATS3具有提供给它们的功率的时间周期内变为高。模拟开关ATS1 和ATS3的模拟输出AOUT将提供一个输出给轨迹 COLUMNRETURN1，并送入模拟接口电路142，该输出与模拟开关 ATS1和ATS3的电极处提供的激励成比例。由于电路的低阻抗，这 些输出将对于温度将是稳定的、表现出良好的信噪比性能特性，并且 也表现出共模抑制特性。模拟信号可以用与美国专利No.5,594,222 中所述的方法相似的方法进行处理，或者利用其它的对于电路设计领 域中的技术人员容易理解的模拟处理技术进行处理。
尽管已经示出了本发明的几个实施例，但对于本领域的技术人 员明显的是，在不脱离下文中所附的权利要求的精神的情况下，可以 做出多种修改。
相关申请的交叉引用
本申请要求2001年11月20日提交的美国临时专利申请No. 60/334,040；2001年12月18日提交的美国临时专利申请No. 60/341,350、No.60/341,550和No.60/341,551；以及2002年6月13 日提交的美国临时专利申请No.60/388,245的优先权，并且本申请是 2001年10月25日提交的美国专利申请序列号No.10/027,884，即现 在的2004年3月30日发布的美国专利No.6,713,897的部分继续申 请，其中美国专利No.6,713,897是1999年1月19日提交的美国专 利申请序列号No.09/234,150，即现在的2001年11月20日发布的美 国专利No.6,320,282的继续申请。