| 专利类型 | 发明公开 | 法律事件 | 公开; 实质审查; 授权; |
| 专利有效性 | 有效专利 | 当前状态 | 授权 |
| 申请号 | CN202210895194.0 | 申请日 | 2022-07-26 |
| 公开(公告)号 | CN115200433A | 公开(公告)日 | 2022-10-18 |
| 申请人 | 上海芯跳科技有限公司; | 申请人类型 | 企业 |
| 发明人 | 朱志明; 武寿昌; 金越海; 郑弘毅; 金宝全; 冯吉诚; | 第一发明人 | 朱志明 |
| 权利人 | 上海芯跳科技有限公司 | 权利人类型 | 企业 |
| 当前权利人 | 上海芯跳科技有限公司 | 当前权利人类型 | 企业 |
| 省份 | 当前专利权人所在省份：上海市 | 城市 | 当前专利权人所在城市：上海市闵行区 |
| 具体地址 | 当前专利权人所在详细地址：上海市闵行区顾戴路2337号3幢4层F单元 | 邮编 | 当前专利权人邮编：201100 |
| 主IPC国际分类 | F42C19/12 | 所有IPC国际分类 | F42C19/12 ; F42C19/08 ; H02H9/04 ; H02J7/34 ; H02M7/06 |
| 专利引用数量 | 7 | 专利被引用数量 | 0 |
| 专利权利要求数量 | 10 | 专利文献类型 | A |
| 专利代理机构 | 上海锻创知识产权代理有限公司 | 专利代理人 | 何惠燕; |
| 摘要 | 本 发明 提供了一种高集成度的 电子 雷管 芯片和系统，包括： 整流桥 、低压线性稳压器LDO、基准 电压 电路 、充放电电路、电荷 泵 、 振荡器 电路、上电复位电路、数字 逻辑电路 、通信电路、带电可擦可编程只读 存储器 、功率管和下拉 电阻 ；所述数字逻辑电路分别与振荡器电路、通信电路、上电复位电路、充放电电路、带电可擦可编程 只读存储器 、 电荷泵 、功率管和下拉电阻连接；所述整流桥、低压线性稳压器、基准电压电路和电荷泵依次连接；所述上电复位电路还与低压线性稳压器和基准电压电路连接；所述整流桥与充放电电路连接。相比较一些多芯片合封方案，本发明的单芯片方案集成度更高，封装简单，良率也更高，可以获得更高的性价比。 | ||
| 权利要求 | 1.一种高集成度的电子雷管芯片，其特征在于，包括： |
||
| 说明书全文 | 高集成度的电子雷管芯片和系统技术领域[0001] 本发明涉及电子雷管技术领域，具体地，涉及一种高集成度的电子雷管芯片和系统。 背景技术[0002] 数码电子雷管主要应用于爆破行业，区别于传统的工业雷管，其基本原理就是通过采用电子雷管芯片来对爆破过程进行控制的雷管，其中电子雷管芯片是指置于数码电子雷管内部，可以通过雷管用户识别码UID和起爆密码来进行安全认证，同时具备在线扫描点名、储能电容高压充电、精确延期控制及打开发火开关起爆等功能的专用集成电路。 [0003] 数码电子雷管相对于传统的工业雷管，因为引入了专用的电子雷管芯片，及芯片外围周边的一些器件，导致成本相对比较高，虽然其爆破的性能和效果逐渐被广泛接受，但是其相对较高的价格还是让不少雷管厂客户持一定的保留态度，也需要一种性价比更高的电子雷管芯片来满足客户的需求。 [0004] 专利文献CN111595212A(申请号：CN202010384396.X)公开了一种电子雷管的通信解调电路、电子雷管芯片、电子雷管系统，该通信解调电路包括：第二场效应管、第三场效应管、阻性元件、整流器、数字信号输出单元；所述第二场效应管的第二栅极与所述第三场效应管的第三栅极耦接；所述第二场效应管的第二漏极、第二栅极共同耦接于第一电缆线；所述第二场效应管的第二源极与所述第三场效应管的第三源极共同接地；所述第三场效应管的第三漏极与所述阻性元件的第一端耦接于第一电耦接点；所述阻性元件的第二端与电源VDD耦接；所述第一电耦接点耦接所述数字信号输出单元。 [0005] 目前的数码电子雷管芯片集成度相对都较低，有完全不集成整流桥堆和发火开关的芯片，在雷管模块上要增加单独的桥堆电路和发火开关；也有集成桥堆和发火开关，但是采用模拟芯片、数字芯片单独流片，然后采用多芯片合封的，虽然看着是单芯片，但实际芯片和封装费用都不低；也有采用模数混合高压工艺设计出主控芯片，再与桥堆或发火开关进行合封的，同样的封装的成本高，良率也会较低。真正实现完全单一工艺单芯片的方案还比较少见。 发明内容[0007] 根据本发明提供的高集成度的电子雷管芯片，包括： [0008] 整流桥：将A、B交流电源整流成直流电源VDD/GND； [0012] 电荷泵：基于基准电压输出的低压REF3，将其进行升压，输出的高压用于控制功率管的栅极，减小功率管的导通电阻； [0013] 振荡器电路：为数字逻辑电路提供稳定的时钟CLK； [0014] 上电复位电路：电子雷管芯片上电之后产生的全芯片复位信号POR的电路，POR信号有效电平为低电平； [0015] 数字逻辑电路：完成电子雷管芯片对外通信和芯片内部状态转换、延期控制； [0016] 通信电路：实现将二总线信号写入数据转完成雷管芯片内部数字逻辑信号，及当二总线从雷管芯片读数据时实现A、B短接提供反馈电流； [0017] 带电可擦可编程只读存储器：用于储存雷管的用户识别码UID、起爆密码、延期值及其他用户配置信息； [0019] 下拉电阻：用于将功率管栅极下拉，控制功率管关闭； [0020] 所述数字逻辑电路分别与振荡器电路、通信电路、上电复位电路、充放电电路、带电可擦可编程只读存储器、电荷泵、功率管和下拉电阻连接；所述整流桥、低压线性稳压器、基准电压电路和电荷泵依次连接；所述上电复位电路还与低压线性稳压器和基准电压电路连接；所述整流桥与充放电电路连接。 [0022] 根据本发明提供的高集成度的电子雷管系统，包括： [0023] 起爆器：对电子雷管模块进行起爆控制； [0024] 电子雷管模块：包括电子雷管芯片，受起爆器控制完成药头引爆。 [0025] 优选的，所述电子雷管模块包括限流电阻R1、R2：用于限制总线上电流，所述起爆器通过A、B总线连接限流电阻R1、R2后与电子雷管芯片连接。 [0027] 优选的，所述电子雷管模块包括滤波电容C1：用于给电子雷管芯片内部电源模块滤波，所述滤波电容C1与电子雷管芯片连接。 [0028] 优选的，所述电子雷管模块包括通信电容C2：用于在电子雷管芯片被起爆器读取电子雷管芯片数据时给芯片补电，所述通信电容C2与电子雷管芯片连接。 [0029] 优选的，所述电子雷管模块包括储能电容C：用于在电子雷管芯片进入延期后给芯片供电，并在起爆时提供能量加热发火电阻，所述储能电容C与电子雷管芯片连接。 [0030] 优选的，所述电子雷管模块包括发火电阻R：采用桥丝电阻或贴片金属电阻，用于发火和点燃药头，所述发火电阻R连接电子雷管芯片和储能电容C。 [0031] 优选的，采用36V双向TVS管或双向ESD管，以适应A、B总线无极性和电子雷管模块最高工作电压32V的特性。 [0032] 与现有技术相比，本发明具有如下的有益效果： [0033] 1、本发明利用整流桥电路和芯片引脚静电ESD泄放通路电路结构相似的特征，采用将整流桥电路和芯片引脚静电ESD泄放通路电路合二为一的电路结构，基本上不增加芯片额外的面积； [0034] 2、本发明设计了专门的电荷泵(Charge Pump)来提高作为点火开关的功率管的过驱动电压，可以在实现功率管相同导通电阻的前提下，使得功率管面积最小化，既节约了芯片的成本，也能确保电子雷管可靠发火； [0035] 3、电子雷管芯片通过单芯片方案集成了整流桥堆和发火开关，减少了电子雷管模块上的元器件数量，模块整体物料成本和生产中的焊接成本都大幅降低； [0037] 通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显： [0038] 图1为系统电路图； [0039] 图2为芯片内部电路结构图； [0040] 图3为整流桥电路图； [0041] 图4为静电ESD泄放电路图。 具体实施方式[0042] 下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。 [0043] 实施例： [0044] 本发明中的电子雷管芯片采用模数混合高压工艺的ASIC(Application Specific Integrated Circuit专用集成电路)方式实现，单芯片集成了整流桥和点火开关。同时通过创新的电路结构，将整流用的桥堆电路和A、B两路输入/输出引脚的ESD静电泄放通路合为一体；设计了电荷泵(Charge Pump)来提高作为点火开关的功率管的过驱动电压，从而保证了功率管的低导通电阻，确保电子雷管能可靠发火。 [0045] 系统电路图，如图1。 [0046] 起爆器：完成对电子雷管模块的起爆控制。 [0047] 电子雷管模块：由电子雷管芯片、限流电阻R1、R2、TVS管/ESD管、滤波电容C1、通信电容C2、发火电阻R、储能电容C组成，受起爆器控制完成药头引爆。 [0048] 滤波电容：用于给电子雷管芯片内部电源模块滤波的电容。 [0049] 通信电容：用于在电子雷管芯片在起爆器读取电子雷管芯片数据时候，给芯片补电的电容。 [0050] 储能电容：用于在电子雷管芯片进入延期之后给芯片供电，并在起爆时提供能量加热发火电阻。 [0051] 发火电阻：一般采用桥丝电阻或贴片金属电阻，用于发火，点燃药头。一般为几欧姆。 [0052] 限流电阻R1/R2：用于限制总线上电流，R取值一般小于2K欧姆。 [0053] TVS管/ESD管：瞬态高压抑制管(Transient Voltage Suppressors)/静电释放管(Electro‑Static discharge)，都可以用于抑制静电信号或高频干扰信号，根据实际应用场景选择合适的器件使用，在本发明中都采用36V双向TVS管或双向ESD管，以适应A、B总线无极性和模块最高工作电压32V的特性。 [0054] 芯片内部电路结构，如图2。 [0055] 整流桥：图中四个二极管D1～D4(实际电路可以是二极管、也可以是MOS管接成二极管用)既用作将A、B交流电源整流成直流电源VDD/GND，同时D1、D2也作为管脚A的ESD泄放保护管，D3、D4也作为管脚B的ESD泄放保护管。 [0056] 低压线性稳压器(LDO)：实现高压电源到低压电源的转换。输出的低压主要用作数字电源，供振荡器、数字逻辑电路、通信电路和EEPROM用。 [0057] 基准电压电路：产生上电复位电路及可编程低压线性稳压器需要的一些基准电压REF1、REF2、REF3，分别用于LDO、上电复位电路和电荷泵。 [0058] 充放电电路：包含限流电阻和充、放电管，实现对储能电容的充放电管理。 [0059] 电荷泵：基于基准电压输出的低压REF3(1.2V)，将其进行升压到4.8V高压，输出的高压用于控制功率管的栅极，减小功率管的导通电阻。 [0060] 振荡器电路：为数字逻辑电路提供稳定的时钟CLK，时钟频率通常在100K以上。 [0061] POR上电复位电路：电子雷管芯片上电之后产生的全芯片复位信号POR的电路，POR信号有效电平为低电平。 [0062] 数字逻辑电路：完成电子雷管芯片对外通信和芯片内部状态转换、延期控制的逻辑电路。 [0063] EEPROM：带电可擦可编程只读存储器，用于储存雷管的用户识别码UID、起爆密码、延期值及其他用户配置信息。 [0064] 通信电路：实现将二总线信号写入数据转完成雷管芯片内部数字逻辑信号，及当二总线从雷管芯片读数据时实现A、B短接提供反馈电流。 [0065] 功率管：采用LDMOS(laterally‑diffused metal‑oxide semiconductor)横向扩散金属氧化物半导体实现的发火开关MOS管，当栅极控制信号FIRE有效时，打开MOS管，储能电容上能量释放出来，加热发火电阻，从而引爆点火电阻上的药头。 [0066] 储能电容：用于在电子雷管芯片进入延期之后给芯片供电，并在起爆时提供能量加热发火电阻。 [0067] 发火电阻：一般采用桥丝电阻或贴片金属电阻，用于发火，点燃药头。一般为几欧姆。 [0068] 下拉电阻：用于默认将功率管栅极下拉，控制功率管关闭的下拉电阻，一般为几M欧姆。 [0069] 整流桥/静电ESD泄放电路，如图3和图4。 [0070] 电路实现可以采用二极管，也可以采用MOS管来实现，本发明重点是将两者合二为一，将该部分电路面积减小了近一半。 [0071] 电子雷管应用中，NMOS功率管在导通时工作在线性区，其导通电阻计算如下： [0072] [0073] 其中，un为载流子的迁移率、Cox为单位面积的栅氧化层电容、VGS‑VTH一般称作为过驱动电压，从上式可以看出，一旦工艺选定，un、Cox都是确定的，功率管的导通电阻只与管子的宽长比(W/L)和过驱动电压VGS‑VTH有关。 [0074] 理论上功率管在设计时总有一个最小的沟通长度(L)，通过增加宽度(W)，可以增加宽长比，来减小导通电阻，但是也会使得功率管的面积(W*L)同比增加，受芯片成本所限，无法简单通过增加功率管的宽度来获取更低的导通电阻。 [0075] 但是通过增加过驱动电压VGS‑VTH，即提高功率管的栅极电压，可以得到更低的导通电阻。 [0076] 通常 相同尺寸的功率管，栅极采用4.8V相比于3V约可以将导通电阻减小近一半：(3‑0.7)/(4.8‑0.7)～＝0.56。同时因为MOS管的栅极耐压有限，通常在5～6V，所以选取4.8V作为电荷泵的4倍压来驱动功率管是比较合适的。 [0077] 在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。 |
||
