本发明涉及用于无线通信机的本机振荡器的频率合成器。

在用于移动物体的无线通信机中，必须能对多个频率信道作灵活转换地 实施发射接收。为此，对于能使无线通信机的本机振荡器频率作高速变化的 频率合成器来说是不可缺少的。

至今，为了高速切换频率合成器的频率，提出了种种设计方案。在特开 平5-503827号公报中记载着这样的技术，在存于分频发生装置的积分器内， 通过最后一级积分器的相加结果与其前级积分器的相加结果之差，取得作相 位误差补偿的数据，使用D/A变频器实施相位误差补偿。

在电子通信信息学会论文杂志C-1 Vol.J 76-C-1 No.11 PP445-452(公 知文献A)中由足立 小杉 小野中部所署名的「使用分数分频方式的高速频率 切换合成器」中记载了如图11所示的分数分频方式的合成器结构。在图11所 示的合成器中，使成为基准的频率振荡的晶体振荡器1的输出通过固定分频器 2被分频，并输入相位比较器3。4是把相位比较器3的输出变换成电流或电压 后输出的电子泵(チセ-ジポンプ)；5是使电子泵输出的信号滤波的环形滤波 器(ル-プフイルタ)，6是利用环行滤波器5的输出控制振荡频率的电压控制振 荡器(VCO)。并且，电压控制振荡器6的输出通过可变分频器7反馈给相位比较 器3。8是分频比发生装置，如图12所示，是由加法器10、加法器11及闩锁15 组成的积分器100构成。加法器11当其加算结果为2M以上时，有输出的进位输 出(キヤリ-アウト)信号输出CO。然后，用加法器10使其输出和可变分频器7 的分频比设定值N相加，再输入至可变分频器7。此外，闩锁15的时钟由固定 分频器2提供。

下面就有关上述已有技术的分频比发生装置8的动作进行说明。N是设定 0的分频比的整数部分。设λ为小数部分，用Ntλ表示设定的分频比。在上述 已有例情况下，小数部分λ的增量阶跃为1/2M，对于任意设定值m(m为0≤m≤ 2M的整数)，则λ＝m/2M。加法器11使m和闩锁15的输出相加，当其结果达到2M， 引起溢出，则输出进位输出信号(キヤリ-アウト)CO。一旦把整数m分配给由 加法器11和闩锁15构成的积分器100的输入，则在时钟2M/m个上一次比率产生 溢出，进位输出信号CO被输出。设此为1，在加法器10中使与分频比N叠加， 作为分频比分配给可变分频器7。据此，在时钟2M/m个之内就2M/m-1次的分频 比来说为N，剩下的1次就为N+1。所以平均分频比成为N+M/2M，可得到目的在 于任意设定m的分频比。

图13是表示设M＝2，m＝1时的工作波形图。这时，加法器11是2位加法器，在其 输入端子上使设定值m＝1和闩锁15的输出相加。对于时钟每相加一次，加法器 11的加算结果如图13(b)所示各增加1，在该值达到4个时钟点时，如图(C)所 示，加法器11输出进位输出信号CO，加法器11的加算结果变为0。在加法器10 中使该移出信号CO与分频比N叠加的输出要成为同图(d)。

上述构成时的相位误差如图13(e)那样成台阶状，这是由于原来通常必须 是N+1/4的分频比在N和N+1中适当变化产生的缘故，具有时钟周期2M倍的周期， 其振幅成为将2π(rad)乘以分频比误差积分值之值。该相位误差在相位比较 器3和电子泵4中变换成电压或电流以后，通过环行滤波器5输入VCO6，由于使 VCO6的输出调制，所以基准频率fref的1/2M倍间隔的寄生发生。

图14是表示图12所示的分频比发生装置8的Z变换图。在该已有例中，积 分器100所作的是1/2M乘整数m、结果再积分，所以使输入分频比发生装置8的 Z变换的加法器34之值λ成为λ＝m/2M。图12所示的分频比发生装置8的加法器 11每当产生溢出时就输出进位输出信号，由于加法器11的输出成为从至此的 积分值减2M之值，所以Z变换的分频发生装置8像图14那样由Z变换的1时钟延 迟器35、Z变换的加法器36、Z变换的量化器37组成，因此，由图14的分频发 生装置8输出的小数部分λ′由下列式1表示。

            λ′＝λ+Q1(1-Z-1)

                                                (1)

其中，Q1(1-Z-1)相当于分频比的误差，相位误差Q1成为该时间积分。并 且通过图14可理解，相位误差Q1变成使加法器11的输出正负倒置，用2M相除 的值。

然而，在上述构成的分数分频方式合成器中，为控制所发生的寄生必须 使环形频带变窄，结果难以高速地使频率合成器的频率进行转换。

在前述公知的文献A中，也记载了克服像该已有例病的分数分频方式合 成器。图15展示与所述公知文件A中记载的一样构成的分频比发生装置8。这 种情况的分频比发生装置8的构成虽然在具有加法器10和加法器11及闩锁15组 成的积分器100这一点与上述已有例是一样的，但还备有加法器12与闩锁16组 成的积分器101，和由加法器13和闩锁17组成的微分器102，使微分器102的输 出向加法器10输入。把加法器11的输出输入加法器12再作积分，在微分器 102中把其进位输出信号CO作时间微分，在加法器10中与加法器11的进位输出 信号CO作加算。此外，各闩锁15、16、17的时钟由固定分频器2供给。

上述分频比发生装置8的Z变换结果按图16所示，虽然由Z变换的加法器 34，Z变换的1时钟延迟器35，Z变换的加法器36，Z变换的量化器37组成的结 构与图14是相同的，但还由Z变换的加法器38、39、41、43，Z变换的1时钟延 迟器40、44，Z变换的量化器42组成。通过该图，量化器37的输出X1和加法器 43的输出X2分别通过下式求解：

       X1＝λ-Z-1Q1+Q1＝λ+(1-Z-1)Q          (2)

       X2＝(1+Z-1)(-Q1-Z-1Q2+Q2)

         ＝-(1-Z-1)Q1+(1-Z-1)2Q2             (3)

      X1+X2＝λ′＝λ+(1-Z-1)2Q2             (4)

通过如图16构成分频比发生装置8，分频比误差为Q2(1-Z-1)2，因此，相 位误差成为其积分值Q2(1-Z-1)。与所述已有例比较，Q1被取消，由于对Q2进 行时间微分，所以变得具有相位误差的频率持性向高频区域偏斜的特点。为 此，利用有低通特性的PLL易于消除寄生，所以可采取比所述已有例更宽的环 形区域，能对频率作高速切换。

图17表示分频比发生装置8各构成要素之动作的输出波形，图17(e)为加 法器12的进位输出信号CO，图17(f)为加法器13的输出，图17(g)为加法器10 的输出，图17(h)为相位误差，其频率特性要有偏向高频区域的特点，可抑制 低频寄生。

并且，在所述已有例中，虽然描述了有关2级附加连接积分器情况，但如 图18所示，n级连接积分器，使第n级积分器106的进位输出信号CO作(n-1)阶 微分，要采取各级微分值的总和，分频比小数部分λ′的Z变换为：

           λ′＝λ+(1-Z-1)nQn

                                                       (5) 相位误差θE为：

           θE＝απ(1-Z-1)n-1Qn

                                                       (6)

因此，可进一步抑制低频寄生。

然而，为了利用上述已有技术充分地减少寄生，则必须把作为分频器的 输出信号的基准频率fref设定得非常高，因此，作为相位比较器，必须用高 的频率才能进行相位比较工作。因此，问题在于：难以使用在已有PLL-IC中 使用的C-MOS等动作缓慢处理中所作的相位比较器，难以做到耗电低、价格优。

本发明目的在于解决上述问题，以求获得这样的分数分频方式频率合成 器，即用比已有例更低的相位比较频率，就能充分降低寄生，且耗电少价格 低。

本发明的频率合成器备有晶体振荡器；固定分频器，把晶体振荡器的输 出分频作为基准频率输出；电压控制振荡器；可变分频器，用分频比发生装 置给予的分频比使该电压控制振荡器的输出分频；相位比较器，检出基准频 率和可变分频器输出的相位差，然后输出；环形滤波器，使从该相位比较器 输出的相位差信号平滑，作为控制所述电压控制振荡器的信号输出；分频比 发生装置，把整数分频比分配给所述可变分频器来进行控制。并且，用所述 环形滤波器的输出控制电压控制振荡器，构成相位同步线路，所述分频比发 生装置的构成应该备有附属连接的n级(n＝1，2，3…)积分器，和使其进 位输出信号微分的n-1个微分器，通过包括在分频比发生装置最后级积分器中 的加法器的输出，求所述可变分频器中发生的相位误差，输出相位误差补偿 值。并且备有根据从所述分频比发生装置输出的相位误差补偿值，使用于补 偿相位误差的信号脉冲幅度变化，实施相位误差补偿的相位误差补偿装置。

分频比发生装置由积分器及微分器和1个加法器组成，各积分器附加连接 到n级，第i级的积分器的进位输出信号作(i-1)阶微分。各微分器输出全部输 入加法器，取与分频比整数部分之和，作为可变分频器的分频比输入，还有 使第n级的积分器之积分结果作(n-1)阶微分，取出相位误差补偿值，输入相 位补偿装置。

在相位误差补偿装置中，根据固定分频器的计数值，切换电流或电压源 的工作、非工作状态，使用于补偿相位误差的信号脉冲幅度变化，以对相位 误差作补偿。

并且，加法器与予先准备由分频比发生电路取出的相位误差补偿值之值 相加，再输出；减法器，与予先准备由分频比发生电路取出的相位误差补偿 值之值相减后输出；多个比较放大器，与所述加法器和减法器之输出和固定 分频器的计数值进行比较；通过选通电路及触发器把所述比较放大器的输出 作为控制信号输出，使用于由切换电流或电压源的工作、非工作状态补偿相 位误差的信号脉冲幅度变化来补偿相位误差。

并且，把相位比较器和相位误差补偿装置的输出作为电流输出、直接连 接相位比较器和相位误差补偿装置，还有，环形滤波器备有适合于一定频率 的频率陷波器。

使基准分频器输出延迟晶体振荡器输出信号1个周期。而且，备有使基准 分频器的计数值和预先决定的值比较，将其结果输入触发器的比较放大器； 把晶体振荡器输出作为时钟，输入该比较放大器输出的触发器。把该触发器 的输出作为分频比发生装置之积分及微分器的时钟。

本发明的分频比发生装置，使分配给可变分频器的分频比作时间变化， 作为平均分频比可把小数以下的分频比的指定交给可变分频器。可变分频器 根据分频比发生装置发生的分频比使电压控制振荡器(VCO)振荡的信号分频， 向相位比较器输出。相位比较器比较固定分频器输出的基准频率和可变分频 器输出的信号之相位，根据其相位差控制电子泵。电子泵根据相位比较器的 输出进行环形滤波器的充放电，实施对VCO的控制。相位误差补偿装置控制用 于基于从分频比发生装置输出的相位误差补偿值补偿相位误差的脉冲幅度， 补偿因可变分频器的分频比变化所产生的相位误差。

分频发生装置备有n个(1，2，3…)积分器和n-1个微分器及多个加法 器，相位误差的频率特性偏向于高频区域，由于利用具有低通特性的PLL易于 去除寄生，所以可更宽地取得线路频带，高速地作频率切换才有可能。并且， 无需特别更高地设定作为分频器输出信号的基准频率fref，用比已有例还要 低的相位比较频率可充分降低寄生，可得到耗电低价格优的分数分频方式频 率合成器。

图1是表示本发明的频率合成器一实施形式的构成方框图；

图2是表示在图1所示实施形式中使用的分频比发生装置的构成方框图；

图3是表示在图1所示实施形式中使用的相位误差补偿装置一实施例构成 的电路图；

图4是表示在图1所示实施形式中的固定分频器构成图；

图5是表示在图1所示实施形式中的时钟生成装置构成图；

图6是表示在图1所示实施形式中的相位比较器输出的相位误差波形和相 位误差补偿装置的输出波形图；

图7是表示图3所示相位误差补偿装置工作的波形图；

图8是表示本发明使用的分频比发生装置的实施例2的结构的电路图；

图9是表示本发明使用的实施例3的环形滤波器的频率特性的图；

图10是表示本发明的实施例4的工作图；

图11是表示已有的频率合成器构成的方框图；

图12是表示已有的分频比发生装置一例的线路图；

图13是表示已有的分频比发生装置工作的波形图；

图14是表示图12所示的分频比发生装置的Z变换图；

图15是表示已有的分频比发生装置的其他实施例之构成的电路图；

图16是表示图15中所示分频比发生装置的Z变换图；

图17是表示图15中所示分频比发生装置工作的波形图；

图18是表示已有的分频比发生装置的另一实施例构成的电路图。

实施例1

下面说明本发明一实施例。图1是表示本发明一实施形式的构成方框图。 1是晶体振荡器；2是使晶体振荡器1输出分频，把基准频率fref给予相位比较 器3的固定分频器；4是电子泵；5是环形滤波器；6是电压控制振荡器；7是根 据分频比实施电压控制振荡器6输出分频的可变分频器；以上构成与图8所示 的已有例相同。8是分频比发生装置；9是相位误差补偿装置；在本实施例中 相位误差补偿装置9的输出直接与相位比较器3的输出连接。109是把时钟分配 给分频比发生器的时钟发生装置。

本实施例的分频比发生装置8如图2所示，其构成包括：积分器100，由加 法器11和闩锁15组成；积分器101，由加法器12和闩锁16组成；微分器102， 由加法器13和闩锁17组成；微分器103，由加法器14和闩锁18组成；以及加法 器10，把积分器100和微分器102的输出与分频比N一起相加，向可变分频器7 输出。与图12所示的已有例的区别点在于，重新备有由加法器14和闩锁18组 成的微分器103，把加法器12的输出连接到微分器103的加法器14和闩锁18的 输入。

下面说明上述分频比发生装置8的工作。

积分器100、积分器101，微分器102、加法器12的工作与已有例一样，输 出的分频比也相同。而且在该实施例中使用的相位比较器3备有电路输出形电 子泵4，设其电流源的电流值为ID(A)。根据该分频比发生装置8输出的相位误 差θE，由图16是：

       θE＝2π(1-Z-1)Q2

                                                       (7) 如从图16所示的Z变换图了解到，Q2为使在积分器101中所含的加法器12的输 出之正负倒置，用2M除算的结果。在本实施例中，由于把在微分器103中对加 法器12的输出进行微分的结果作为相位误差补偿值Eθ使用，所以把加法器12 的输出向微分器103输入，并且，把微分器103的输出向相位误差补偿装置9输 入，实施相位误差补偿。设实际相位误差为θE，则相位误差补偿值Eθ之值 为 $E_{\theta }=-\frac{2^M}{2\pi }{\theta }_E---\left(8\right)$

下面根据图3说明相位误差补偿装置9的一构成例。

图3表示本实施例的相位误差补偿装置9的构成例。由19、20、21、22的 比较放大器23、24的OR电路，25、26的AND选通电路，28、29的电流源，27的 倒相器，30、31、32、33的加法器，45、46的触发器构成。本实施例的相位 比较器3是属于以下降边缘进行相位比较类型，电子泵4使用电流输出型。而 且，电流源28和电流源29通过由AND选通电路25、26分配的控制信号可使工作 状态和非工作状态进行转换。其中，设fout为VCO6的输出信号的频率，fTCXO 为输入设定分频器2的晶体振荡器1的输出信号频率，则电流源28和29的电流 值IC由(9)式确定)。 $\frac{I_D}{f_{\mathrm{out}}{2}^M}=\frac{2I_C}{f_{\mathrm{TCXO}}}---\left(9\right)$ 并且，在输入本装置的信号内，LOAD是在固定分频器2的向上数序计数器氢脉 动进位((リツプルキヤリ-)作为分频器输出输出之后，再作取数之值，计数 内容是固定分频器2的向上数序计数器计数之值，加在比较放大器19-22的B端 子上，与A端子之值相比较。当比较放大器19和21在A端子的计数内容比B端子 之值还要大时，输出High信号；当比较放大器20和22在A端子的计数内容比B 端子之值还要小时，输出High信号。在B端子上输入由加法器30、31、32、33 产生之值，在比较放大器19之B端子上施加由加法器30输出的值2n-1-Eθ；在 比较放大器20上施加加法器31的输出值LOAD+Eθ；在比较放大器21上施加加 法器32的输出值2n-1-Eθ；在比较放大器22上施加加法器33输出的值LOAD- Eθ。其中，Eθ是由分频发生装置8分配的相位误差补偿值，为2的解数形式。 并且Eθ(MSB)表示Eθ的最上位彼特。

图4表示本实施例中固定分频器2的构成。110是传统的n位向上数序计数 器，在输出脉动进位时读入预先设定的值LOAD，再开始向上数序计数，这就 是构成要求。输出该脉动进位的固定分频器2的分频比为2n-LOAD。111是触发 器，对向上数序计数器的脉冲进位作重定时，使延迟一周期，以此进行与补 偿信号的相位对合。

图5表示产生本实施例分频比发生装置8的时钟的时钟发生装置109的构 成。112是比较放大器，使预先决定的值2n-9与包含在固定分频器2中的向上 数序计数器110的计数之值相比较，只在相等情况下输出High信号；113是触 发器，把比较放大器112的输出和晶体振荡器的输出作为时钟，进行重定时。

接着参照图6、7说明有关本实施例的工作。在图6中，(a)、(c)分别表示 当Eθ＝3和Eθ＝-2时相位比较器3输出的相位误差产生的波形；(b)、(d)表示 补偿误差的相位误差补偿装置9输出的相位误差补偿信号波形。

并且，图7是表示各部分工作的波形图。以下作为代表，在Eθ＝3情况下 作说明。图7的(a)是在时钟发生装置109中的触发器113的输出；(b)是在时钟 发生装置109中的比较放大器112的输出；(c)是由相位误差补偿装置9分配的 相位误差补偿值；(d)是在固定分频器2中的向上数序计数器的计数内容；(e) 是在固定分频器2中的向上数序计数器的脉动进位；(f)是在固定分频器2中的 触发器111的输出；(g)是在相位误差补偿装置9中的比较放大器19的输出；(h) 是在相位误差补偿装置9中的比较放大器20的输出；(i)是在相位误差补偿装 置9中的OR电路23的输出；(j)是在相位误差补偿装置9中的OR电路24的输出； (k)是在相位误差补偿装置9中的AND选通电路25的输出；(l)是在相位误差补 偿装置9中的AND选通电路26的输出；(m)是在相位误差补偿装置9中的触发器 45的输出；(n)是在相位误差补偿装置9中的触发器46的输出；(o)是Eθ的MSB。

下面顺着向上数序计数器110的计数内容作说明。当向上数序计数器110 的计数内容成为2n-9时，比较放大器112输出High。向上数序计数器110的计 数内容在2n-8时，触发器113作比较放大器输出的重定时(リタイミンゲ)、输 出High，进行在把该作为时钟的分频比发生装置8中的积分，输出新的相位误 差补偿值Eθ＝3。当向上数序计数器110的计数内容成为2n-3时，比较放大器 19输出High，OR电路23的输出为High。Eθ以2的补数表达，Eθ＝3时，因Eθ (MSB)为Low，所以AND选通电路25按原先输出OR电路23的输出。向上数序计数 器110的计数内容为2n-2时，触发器45使AND选通电路25的输出计时并输出， 把电流源28控制在工作状态。向上数序计数器110的计数内容为2n-1时，向上 数序计数器110输出脉动进位，实施LOAD的读X。向上数序计数器110的计数内 容为LOAD时，触发器111对向上数序计数器110的脉动进位移动(リツプルキセ リ-アウト)重定时并输出，把该作为固定分频器2的输出信号。向上数序计数 器110的计数内容为LOAD时，虽然比较放大器19的输出为Low，但为使比较放 大器20的输出变High，所以OR电路23的输出还是High。当计数内容成为LOAD +3时，比较放大器20输出Low，OR选通电路的输出为Low，AND选通电路的输出 为Low，向上数序计数器110的计数内容为LOAD+4时，在触发器45中对AND选通 电路25的输出作计时，把电流源28控制在非工作状态。根据上述动作，脉冲 幅度成为晶体振荡器1的6个周期，电流源28流动的电流时间积分值如下列式 子10： $\frac{2I_C}{f_{\mathrm{TCXI}}}3=\frac{I_D}{f_{\mathrm{out}}{2}^M}3---\left(10\right)$

这时，由可变分频器7发生的fout的相位误差θE为： ${\theta }_E=-\frac{3}{2^M}2\pi ---\left(11\right)$ 由该相位误差θE在相位比较器3中发生的波形是图4的(a)波形，该波形电流 的积分值由下式12表示： $-\frac{3}{2^M}·\frac{I_D}{f_{\mathrm{out}}}---\left(12\right)$ 该值与式10中表示的相位误差补偿装置9输出的电流积分值变得相等。并且由 相位误差发生的脉冲由于发生在固定分频器2输出下降附近，所以借助在触发 器111对向上数序计数器110的输出作重定时，可以使相位误差补偿信号和由 相位误差发生的脉冲相位一致。如上所述，相位误差补偿装置9利用相位误差 θE实施由相位比较器3发生的电流补偿。

实施例2

在以上实施例中，积分器虽然是2级附加连接，但图8又增加附加连接的 积分器，表示把其级数设为n时的实施形式。这时分频比的小数部分λ′为：

       λ′＝λ+(1-Z-1)nQn

                                             (13) 相位误差θE为：

       θE＝2π(1-Z-1)n-1Qn

                                             (14) Qn包括在作为最末级的等n级的积分器106中的加法器104之输出，用微分器 107使该输出作(n-1)阶微分，通过输入相位补偿装置9实施相位误差补偿。

根据本实施例，因使多级积分器的输出作微分获得相位补偿值，所以可 更好地实现对寄生的抑制。

实施例3

即便进行上述补偿，仍不能充分抑制寄生时，有效的是把环形滤波器5当 作具有如图9所示的频率振幅特性的滤波器。该滤波器由滞后超前滤波器(ラ ゲリ-ドフイルタ)和具有非常平缓特性的频率陷波器构成。在频率合成器输 出信号中产生寄生时，在等于有问题的失谐频率的频率中设定频率陷波器， 可充分地抑制寄生。

实施例4

在实施例1的相位误差补偿装置9中所包括的电流源28和29输出的电流量， 当控制信号为High时，则为IB+IC，当控制信号为Low时，则为IB。

实施本实施例的附图是图10，对相位误差补偿装置9在输入Eθ＝3时的工 作进行说明。其中(a)是成为控制信号的触发器45的输出；(b)是电流源28的 时间波形；(C)是电流源29的输出时间波形，(d)是相位误差补偿装置9的输出 时间波形。

根据图10所展示，由于相位误差补偿装置9的输出电流是从电流源28的输 出减去电流源29的输出，所以相位误差补偿装置9的输出信号(d)的电流值与 实施例1相等，通过相位误差θE可进行由相位比较器3发生的电流补偿。

根据本发明的频率合成器，不必使用像过去那样非常高的相位比较频率。 即便使用较低相位比较频率情况下，也能使抑制寄生性能显著提高，并且， 可高速地进行频率切换。而且，不用D/A变频器等的复杂模拟电路可作相位误 差补偿，所以可做成一种耗电低，价格优的高速转换频率合成器。