使用含钛层形成半导体装置的方法
阅读：1026发布：2020-10-19
专利汇可以提供使用含钛层形成半导体装置的方法专利检索，专利查询，专利分析的服务。并且一种形成 半导体 装置的方法，包括蚀刻层间介电(ILD)以形成暴露源极/漏极的一部分的 接触 开口。方法还包括将含 钛 材料沉积进接触开口中，其中沉积含钛材料的 能量 足以导致源极/漏极的材料沿ILD的 侧壁 再沉积以形成自源极/漏极的顶表面延伸的突出。方法还包括 退火 半导体装置以在源极/漏极中及在突出中形成 硅 化物层。，下面是使用含钛层形成半导体装置的方法专利的具体信息内容。
使用含钛层形成半导体装置的方法
技术领域
[0001] 本揭露是关于一种半导体装置的制作方法。
背景技术
[0002] 包括应变源极/漏极(source/drain；S/D)区域的半导体装置有助于增大半导体装置的通道区域中的导电率。应变源极/漏极区域具有不同于周边基板的晶格结构。晶格结构中的差异在半导体装置的通道区域上施加压力以增大导电率。
[0003] 退火制程用以在半导体装置的应变源极/漏极区域中形成硅化物层。退火制程加热半导体装置以导致至少硅与金属材料之间的反应。由于温度升高，应变源极/漏极区域内的能量增大及材料扩散的几率增大。发明内容
[0004] 本揭露一态样提供了一种形成半导体装置的方法。方法包括蚀刻层间介电(ILD)以形成暴露源极/漏极的部分的接触开口。方法还包括将含钛材料沉积进接触开口中，其中沉积含钛材料的能量足以导致源极/漏极的材料沿ILD的侧壁再沉积以形成自源极/漏极的顶表面延伸的突出。方法还包括退火半导体装置以在源极/漏极及突出中形成硅化物层。附图说明
[0005] 当结合附图阅读时，自以下详细描述很好地理解本揭示案的态样。应当注意，根据工业中标准实务，各特征未按比例绘制。事实上，为论述清楚，各特征的大小可任意地增加或缩小。
[0006] 图1为根据一些实施例的半导体装置的横截面图；
[0007] 图2为根据一些实施例的制造半导体装置的方法的流程图；
[0008] 图3A至图3D为根据一些实施例的在制造期间的阶段处的半导体装置的横截面图；
[0009] 图4为根据一些实施例的半导体装置的放大图；
[0010] 图5为根据一些实施例的半导体装置的放大图。
具体实施方式
[0011] 应理解，以下揭示案提供许多不同实施例或实例，以实现本揭露的不同特征。下文描述组件、数值、操作、材料、布置等等的特定实例以简化本揭示案。当然，这些仅仅为实例且不意指限制。设想其他组件、数值、操作、材料、布置等等。例如，在随后描述中在第二特征上方或在第二特征上第一特征的形成可包括第一及第二特征形成为直接接触的实施例，以及亦可包括额外特征可形成在第一及第二特征之间，使得第一及第二特征可不直接接触的实施例。另外，本揭示案可以在各实例中重复元件符号及/或字母。重复为出于简易及清楚的目的，且本身不指示所论述各实施例及/或结构之间的关系。
[0012] 另外，空间相对术语，诸如“在...之下”、“低于”、“下部”、“高于”、“上部”等，可在本文使用以便于描述，以描述如在附图中图示的一个元件或特征相对另一元件或特征的关系。除图形中描绘的方向外，空间相对术语意图是包含装置在使用或操作中的不同的方向。装置可为不同朝向(旋转90度或在其他的方向)及可因此同样地解释在此使用的空间相对描述词。
[0013] 信号往返于半导体装置(诸如晶体管)的高效传递，有助于增大半导体装置的速度及降低半导体装置的功耗。降低界面处的电阻有助于增加有效信号传递。在使用导电插塞填充接触开口之前在接触开口中沉积含钛层，有助于减小在导电插塞与硅化物层之间的界面处的接触电阻，此硅化物层在半导体装置的源极/漏极区域上。含钛层进一步作为胶层以提高对导电插塞及阻障层的粘附性以阻止内部扩散。沉积制程有助于增大硅化物层与导电插塞之间的接触面积，这是因为用于形成含钛层的通过含钛材料接触的源极/漏极材料的再沉积。增大接触面积有助于降低导电插塞与硅化物层之间的电阻。
[0014] 源极/漏极区域，其包括应变材料，即具有不同于周边基板的晶格常数的材料，倾向于在退火制程期间扩散，此退火制程用以激发在源极/漏极区域中的至少硅与含钛材料之间的硅化反应。在有些情况下，含钛材料中的钛仅与来自源极/漏极区域的锗反应以形成TiGe化合物。TiGe化合物没有硅化物化合物(诸如TiSiGe或TiSi2)稳定。源极/漏极材料在形成含钛层期间的再沉积亦有助于增大在来自含钛材料的硅与钛之间的交互作用，此交互作用导致形成更多硅化合物及更少TiGe化合物。
[0015] 通过硅化制程形成更稳定化合物有助于减少源极/漏极区域中的化合物在退火制程期间的扩散。来自源极/漏极区域的材料朝向半导体装置的通道的扩散增大在半导体装置中的电流泄漏量。通过减少来自源极/漏极区域的材料的扩散量，维持半导体装置的电流泄漏。
[0016] 图1为根据一些实施例的半导体装置100的横截面图。半导体装置100包括基板102；栅极结构110；第一接触120a；第二接触120b；源极/漏极区域130；硅化物区域135；接触蚀刻停止层(contact etch stop layer；CESL)140及层间介电(interlayer dielectric；
ILD)150。第一接触120a在栅极结构110的顶部上方延伸。在一些实施例中，第一接触120a与栅极结构110的顶部分隔。第一接触120a及第二接触120b延伸穿过ILD 150及接触蚀刻停止层140以通过将电信号穿过硅化物区域135而电连接至源极/漏极区域130。在一些实施例中，半导体装置100为鳍式场效晶体管(fin field effect transistor；FinFET)、金氧氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor；MOSFET)、栅极环绕(gate-all-around；GAA)晶体管或另一适宜半导体装置。
ILD)150。第一接触120a在栅极结构110的顶部上方延伸。在一些实施例中，第一接触120a与栅极结构110的顶部分隔。第一接触120a及第二接触120b延伸穿过ILD 150及接触蚀刻停止层140以通过将电信号穿过硅化物区域135而电连接至源极/漏极区域130。在一些实施例中，半导体装置100为鳍式场效晶体管(fin field effect transistor；FinFET)、金氧氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor；MOSFET)、栅极环绕(gate-all-around；GAA)晶体管或另一适宜半导体装置。
[0017] 栅极结构110包括栅极介电层112。栅电极114在栅极介电层112上方。覆盖层116在栅电极114上方。间隔物118围绕栅极介电层112、栅电极114及覆盖层116的侧壁。栅极结构110在半导体装置100的通道区上方，在源极/漏极区域130之间的基板102中。在一些实施例中，栅极结构110包括在栅极介电层112与栅电极114之间的功函数层。在一些实施例中，栅极结构110包括额外层，诸如湿润层、衬垫层或其他适宜层。
[0018] 栅极介电层112为平面栅极介电层。在一些实施例中，栅极介电层112沿栅电极114的侧壁向上延伸以形成U形栅极介电层。栅极介电层112包括高k介电质材料。高k介电质材料具有大于二氧化硅的介电常数的介电常数(k)。栅极介电层112包括单个介电层。在一些实施例中，栅极介电层112包括介电质材料的多个层。
[0019] 栅电极114为导电材料。在一些实施例中，栅电极包括多晶硅。在一些实施例中，栅电极包括金属材料。
[0020] 覆盖层116在用以形成第一接触120a及第二接触120b的开口的处理步骤期间保护栅电极114。覆盖层116包括具有不同于间隔物118及ILD 150的蚀刻选择性的介电质材料。在一些实施例中，覆盖层116包括氮化硅、氧化硅、氮氧化硅或另一适宜介电质材料。
[0021] 间隔物118将栅极介电层112、栅电极114及覆盖层116与ILD 150及接触蚀刻停止层140分隔。在一些实施例中，间隔物118经配置以界定轻掺杂漏极(lightly doped drain；LDD)区域以帮助阻止热载流子注射(hot carrier injection；HCI)。间隔物118亦有助于提供用于栅极结构110的电绝缘以帮助最小化邻近导电部件之间的串扰。间隔物118包括介电质材料。在一些实施例中，间隔物118包括氮化硅、氧化硅、氮氧化硅、其组合或其他适宜介电质材料。在一些实施例中，间隔物118包括氧化物-氮化物-氧化物(oxide-nitride-oxide；ONO)结构。
[0022] 第一接触120a延伸穿过ILD 150及接触蚀刻停止层140以通过将电信号穿过硅化物区域135而电连接至源极/漏极区域130的一个。第一接触120a包括在栅极结构110上方的部分。第一接触120a在栅极结构110上方的部分为材料去除制程(诸如用以形成用于第一接触120a的开口的蚀刻制程)的结果。在一些实施例中，材料去除制程去除覆盖层116的一部分。在一些实施例中，材料去除制程去除间隔物118的一部分。因此，第一接触120a的一部分在覆盖层116的顶表面以下延伸并延伸进邻近于源极/漏极区域130的间隔物118的部分，此源极/漏极区域130电连接至第一接触120a。在一些实施例中，第一接触120a不在栅极结构110上方延伸，并且具有类似于第二接触120b的形状。
[0023] 第二接触120b延伸穿过ILD 150及接触蚀刻停止层140，以经由在第一接触120a与栅极结构110的相对侧上的硅化物区域135电连接至源极/漏极区域130的一个。第二接触120b不包括在栅极结构110上方延伸的部分。ILD 150的一部分存在于第二接触120b与栅极结构110之间。在一些实施例中，第二接触120b在栅极结构110上方延伸，以及第一接触120a不在栅极结构110上方延伸。
[0024] 第一接触120a及第二接触120b两者包括衬垫122及插塞124。衬垫122在插塞124与ILD 150或接触蚀刻停止层140之间。衬垫122辅助插塞124的沉积并有助于降低插塞124的材料扩散穿过ILD 150或接触蚀刻停止层140。衬垫122包括含钛材料。含钛材料包括钛、氮化钛(TiN)或另一适宜含钛材料。插塞124包括导电材料。在一些实施例中，插塞124包括钨、铝、铜或另一适宜导电材料。
[0025] 源极/漏极区域130包括应变材料。在一些实施例中，源极/漏极区域包括硅锗(SiGe)、碳化硅(SiC)或另一适宜应变材料。源极/漏极区域130包括遍及整个源极/漏极区域130的大体上均匀的化合物。大体上均匀的化合物意指源极/漏极区域130中的材料的比率跨整个源极/漏极区域130几乎保留恒定。在一些实施例中，源极/漏极区域130包括具有不同组成的多个不同区域。例如，在一些实施例中，锗浓度跨源极/漏极区域130变化。在图4中提供包括多个区域的源极/漏极区域130的至少一个。在一些实施例中，源极/漏极区域130包括用于P型晶体管的硅锗(SiGe)或用于N型晶体管的碳化硅(SiC)。
[0026] 硅化物区域135在源极/漏极区域130与第一接触120a及第二接触120b之间。硅化物区域135提供在源极/漏极区域130与第一接触120a及第二接触120b之间的低电阻界面。硅化物区域135包括钛及硅。在一些实施例中，硅化物区域135包含TiSi2、TiSiGe或TiSiC的至少一个。硅化物区域135包括沿第一接触120a及第二接触120b的侧壁延伸的加长部分，在图3A-3D及图4中可见。
[0027] 接触蚀刻停止层140在ILD 150与源极/漏极区域130之间提供蚀刻停止阻障层。接触蚀刻停止层140为具有不同于ILD 150的蚀刻选择性的介电质材料。在一些实施例中，接触蚀刻停止层140包括氮化硅、氧化硅、氮氧化硅或另一适宜介电质材料。在一些实施例中，接触蚀刻停止层140包括与间隔物118及/或覆盖层116相同的材料。在一些实施例中，接触蚀刻停止层140包括与间隔物118及/或覆盖层116的至少一个不同的材料。
[0028] ILD 150提供用于半导体装置100与在晶粒或包装内的相邻装置的电绝缘。ILD 150包括介电质材料。在一些实施例中，ILD 150包括氮化硅、氧化硅、氮氧化硅或另一适宜介电质材料。在一些实施例中，ILD 150包括与间隔物118及/或覆盖层116相同的材料。在一些实施例中，ILD 150包括与间隔物118及/或覆盖层116的至少一个不同的材料。
[0029] 图2为根据一些实施例的形成半导体装置的方法200的流程图。在步骤210中，源极/漏极区域在邻近于栅极结构的基板中形成。在一些实施例中，栅极结构，例如栅极结构110(图1)，包括高k介电层、金属栅电极、及围绕高k介电层及金属栅电极之间隔物。在一些实施例中，栅极结构亦包括在金属栅电极上方的覆盖层，诸如氮化硅。
[0030] 通过在栅极结构的相对侧上的基板中产生凹槽而形成源极/漏极区域。在一些实施例中，通过光微影及蚀刻制程形成凹槽。在一些实施例中，蚀刻制程为干式蚀刻制程。在一些实施例中，蚀刻制程为湿式蚀刻制程。在一些实施例中，清洗制程在蚀刻制程之后。在一些实施例中，使用雷射钻孔制程或另一适宜材料去除制程而形成凹槽。凹槽随后充满具有不同于基板的晶格常数的源极/漏极材料。在一些实施例中，源极/漏极材料包括SiGe、SiC或其他适宜源极/漏极材料。在一些实施例中，使用磊晶制程填充凹槽。在一些实施例中，源极/漏极区域具有在基板的顶表面以上的顶表面突出。在一些实施例中，源极/漏极区域具有与基板的顶表面大体上共面的顶表面。
[0031] 在步骤220中，层间介电(ILD)在源极/漏极区及栅极结构上方形成。ILD，例如ILD 150(图1)，有助于电隔离半导体装置的部件与晶粒或包装的其他部件。在一些实施例中，ILD包括氧化硅、氮化硅、氮氧化硅或另一适宜介电质材料。在一些实施例中，ILD使用化学气相沉积(chemical vapor deposition；CVD)、高密度CVD(high-density CVD；HDCVD)或另一适宜沉积制程而形成。在一些实施例中，对ILD执行平坦化制程以界定与栅极结构的顶表面大体上共面的ILD的顶表面。在一些实施例中，随后在方法200中执行平坦化制程。
[0032] 在步骤230中，接触开口在ILD中形成以暴露源极/漏极区的一部分。接触开口亦延伸穿过接触蚀刻停止层140(图1)。在一些实施例中，接触开口通过光微影及蚀刻制程形成。在一些实施例中，蚀刻制程为干式蚀刻制程。在一些实施例中，蚀刻制程为各向异性蚀刻制程。在一些实施例中，执行清洗制程，诸如湿式蚀刻制程以有助于去除用以形成接触开口的蚀刻制程的碎屑及副产物。
[0033] 在一些实施例中，没有一个接触开口与栅极结构重叠。在一些实施例中，接触开口的至少一个与栅极结构部分地重叠。在其中接触开口与栅极结构部分地重叠的实施例中，栅极结构的覆盖层有助于保护栅电极。在一些实施例中，形成接触开口去除栅极结构的间隔物的一部分。
[0034] 在步骤240中，含钛层在接触开口中沉积。含钛层使用高能溅射制程沉积。高能溅射制程使用含钛材料以及载气，诸如氩气、氮气或另一适宜载气轰击源极/漏极材料的暴露表面。因此，源极/漏极材料的部分与源极/漏极区分离并沿通过接触开口界定的ILD的侧壁再沉积。再沉积源极/漏极材料的结果为形成源极/漏极材料的锥形突出，此突出自源极/漏极区域的顶表面沿ILD的侧壁向上延伸。突出越靠近源极/漏极区域更宽并随着与源极/漏极区域的距离增大，逐渐变细至一点。在一些实施例中，突出自源极/漏极的顶表面沿ILD的侧壁向上延伸一距离，此距离在自约3纳米(nm)至约7nm的范围内。在一些实施例中，突出沿ILD的侧壁向上延伸与源极/漏极的顶表面约5nm的距离。在一些实施例中，最靠近源极/漏极区域的顶表面的突出的宽度在自约4nm至约6nm的范围内。在一些实施例中，最靠近源极/漏极的顶表面的突出的宽度为约5nm。在一些实施例中，距离源极/漏极区域的顶表面最远的突出的宽度在自约0.5nm至约1.5nm的范围内。在一些实施例中，距离源极/漏极的顶表面最远的突出的宽度为约1nm。随着突出的大小增大，接触插塞，例如插塞124(图1)与硅化物区域之间的接触面积的量增大；然而，增大突出的大小亦增大溅射制程的能量及增加对源极/漏极区域的损坏。
[0035] 在一些实施例中，溅射制程的偏压功率在自约50瓦特(W)至约1000W的范围内，使得含钛材料及载气中的带电离子及分子可轰击源极/漏极区域。在一些实施例中，含钛材料与载气的混合流动速率在自约5Sccm至约500Sccm的范围内。在一些实施例中，溅射腔室的压力在自约0.01mTorr至约100mTorr的范围内。在一些实施例中，电浆功率在自约50W至约10000W的范围内。在一些实施例中，在自约室温(room temperature；RT)至约200℃范围内的温度中执行溅射制程。可调整溅射制程的参数以控制通过来自源极/漏极区域的再沉积形成的突出的大小，此源极/漏极区域通过溅射制程自源极/漏极区域去除。
[0036] 在一些实施例中，含钛材料包括钛或氮化钛。含钛层沿接触开口的整体延伸。在其中接触开口与栅极结构部分地重叠的实施例中，含钛层在栅极结构上方沉积。
[0037] 在步骤250中，执行退火制程以形成硅化物材料。在退火制程期间，来自含钛层的钛与硅及源极/漏极材料的其他组分反应以形成硅化物材料。硅化物材料亦在突出中形成。通过在突出中以及在源极/漏极区域的顶部上形成硅化物材料，接触插塞与硅化物之间的接触面积增大，及在接触插塞/硅化物界面处的电阻减小。在一些实施例中，在自约500℃至约600℃范围内的温度下执行退火制程历时自约20秒至约60秒变的时间。可调整退火制程的参数以控制在退火制程期间形成的硅化物的数量并有助于在退火制程期间控制源极/漏极材料的扩散。更低温度及更快退火减少来自源极/漏极区域的源极/漏极材料的扩散风险以减少漏电流的风险。在含钛材料与硅之间的反应，相比直接在源极/漏极材料上的接触插塞有助于降低在接触插塞之间的肖特基势垒，其亦减小在接触插塞与硅化物材料之间的电阻。
[0038] 在一些实施例中，退火制程导致形成若干不同化合物。例如，在其中源极/漏极区域包括SiGe的一些实施例中，退火制程导致形成TiSi2及TiSiGe。这些化合物的两个比TiGe化合物更稳定。因此，TiSi2及TiSiGe比TiGe更不可能在退火制程期间扩散穿过基板。在退火制程期间扩散穿过基板的TiGe增大导电路径在栅极结构与源极/漏极区域之间形成的风险，其增大电流泄漏的风险。电流泄漏增大功耗及增大半导体装置发生故障的风险。
[0039] 在一些实施例中，退火制程在源极/漏极内产生若干不同区域。源极/漏极的外部区域在U形配置中围绕源极/漏极的内部区域。源极/漏极的每个区域具有不同浓度的材料，因为由退火制程引起硅化反应。在一些实施例中，源极/漏极的两个以上区域通过退火制程形成。例如，在一些实施例中，源极/漏极的最内部区域具有中间浓度的Ge；围绕最内部区域的源极/漏极的第二区域具有最高浓度的Ge；以及围绕第二区域的源极/漏极的最外部区域具有最低浓度的Ge。
[0040] 在步骤260中，随后沉积接触插塞以填充接触开口的剩余部分。在一些实施例中，接触插塞包括钨、铝、铜或另一适宜材料。在一些实施例中，接触插塞通过物理气相沉积(PVD)、溅射、电镀或另一适宜沉积制程而沉积。接触插塞经由硅化物层与源极/漏极区域电连接。
[0041] 在一些实施例中，方法200包括额外步骤，诸如在使用接触插塞填充接触开口之后的平坦化制程。在一些实施例中，调整方法200的操作顺序。例如，在一些实施例中，在沉积接触插塞之后执行退火制程。在一些实施例中，略去来自方法200的至少一个操作。例如，在一些实施例中，略去步骤220及仅沿CESL层的侧壁再沉积源极/漏极材料。
[0042] 相比于不包括含钛层的方法，方法200有助于形成具有降低的接触硅化物电阻的半导体装置，由于降低的肖特基势垒及增大的接触面积。因此，相比于其他半导体装置，信号在半导体装置内更有效地传递；半导体装置的速度增大；以及，功耗降低。
[0043] 图3A为在形成源极/漏极材料之后的半导体装置300的横截面图。半导体装置300包括与半导体装置100中的元件相同的若干元件；以及为了简便起见省去这些元件的描述。相比于半导体装置100，半导体装置为部分形成的装置。为简便起见，图3A仅包括半导体装置300的一个源极/漏极区域130。熟悉此技术者的一个将理解半导体装置300包括多个源极/漏极区域130。栅极结构110在基板102上方。源极/漏极区域130在基板102中。源极/漏极区域130在基板102的顶表面以上突出。半导体300包括源极/漏极区域130的圆化底表面。在一些实施例中，源极/漏极区域130包括平面底表面或小面化底表面。
[0044] 图3B为在沉积ILD之后的半导体装置300的横截面图。接触蚀刻停止层140在沿间隔物118的源极/漏极区域130上方及栅极结构110上方延伸。ILD150在接触蚀刻停止层140上方沉积。在一些实施例中，ILD 150在沉积介电质材料之后经平坦化以具有与栅极结构110的顶表面大体上共面的顶表面。
[0045] 图3C为在ILD中形成接触开口之后的半导体装置300的横截面图。接触开口170在ILD 150及接触蚀刻停止层140中形成以暴露源极/漏极区域130。接触开口170亦去除间隔物118及覆盖层116的部分。
[0046] 图3D为在沉积含钛材料之后的半导体装置300的横截面图。含钛层160沿接触开口170的整体延伸。使用高能溅射制程沉积含钛层160，以去除源极/漏极区域130的部分。源极/漏极区域130的去除部分沿接触开口170的侧壁再沉积以在硅化物区域135中形成突出
137。
137。
[0047] 突出137在源极/漏极区域130的顶表面附近越厚，并且随着与源极/漏极区域130的顶表面的距离增加，逐渐变细至一点。在一些实施例中，突出137与源极/漏极区域130的顶部的高度在自约3nm至约7nm的范围内。在一些实施例中，突出的高度为约5nm。在一些实施例中，最靠近源极/漏极的顶表面的突出137的宽度在自约4nm至约6nm的范围内。在一些实施例中，最靠近源极/漏极的顶表面的突出137的宽度为约5nm。在一些实施例中，距离源极/漏极区域130的顶表面最远的突出137的宽度在自约0.5nm至约1.5nm的范围内。在一些实施例中，距离源极/漏极区域130的顶表面最远的突出137的宽度为约1nm。
[0048] 在一些实施例中，突出137大体上均匀，因为在接触开口170的每个侧面上再沉积的来自源极/漏极区域的材料的数量大体上相等。在一些实施例中，一个突出137大于另一突出，由于在溅射制程期间轰击源极/漏极区域的颗粒的角度。例如，在其中溅射制程包括颗粒朝向栅极结构110倾斜的一些实施例中，更靠近栅极结构110的突出137大于更远离栅极结构110的突出137。突出137的大小通过改变溅射制程的参数来可调整。增大突出137的大小有助于增大接触插塞124与硅化物区域135之间的接触面积以减少接触电阻。然而，增大用以增大突出137的大小的溅射制程的能量亦增大对源极/漏极区域130的损坏量。
[0049] 含钛层160包括钛或氮化钛。在用以形成硅化物区域135的退火制程之后，含钛层160变成衬垫122(图1)。在一些实施例中，含钛层160接触栅极结构110的栅极介电层112。在一些实施例中，含钛层160通过间隔物118及/或ILD 150的部分与栅极介电层112分隔。
[0050] 在使用接触插塞材料填充接触开口之后，半导体装置的结构将类似半导体装置100(图1)。
[0051] 图4为根据一些实施例的半导体装置400的放大图。半导体装置400包括与半导体装置100中的元件相同的若干元件；以及为了简便起见省去这些元件的描述。相比于半导体装置100，半导体装置400描述源极/漏极区域130的子区域130a至子区域130c。半导体装置400亦描述自源极/漏极区域130向上延伸的突出137。半导体装置400中的突出137与半导体装置300中的突出137相同(图3A至图3D)。
[0052] 子区域130a至子区域130c的每个具有不同百分比的源极/漏极区域130的的组分。子区域130a最靠近硅化物区域135并在三个侧面上围绕硅化物区域135。子区域130b在子区域130a以下，以便子区域130a将子区域130b与硅化物区域135分隔。在一些实施例中，子区域130b在三个侧面上围绕子区域130a。子区域130c在子区域130b以下，以便子区域130b将子区域130a与子区域130c分隔。在一些实施例中，子区域130c在三个侧面上围绕子区域
130b。子区域130a至子区域130c全部位于源极/漏极区域130内，但具有不同百分比的源极/漏极区域130的组分。百分比之差基于在硅化反应期间材料消耗量及在退火过程中材料的扩散。
130b。子区域130a至子区域130c全部位于源极/漏极区域130内，但具有不同百分比的源极/漏极区域130的组分。百分比之差基于在硅化反应期间材料消耗量及在退火过程中材料的扩散。
[0053] 在其中源极/漏极区域130包括SiGe的一些实施例中，相比于子区域130b及子区域130c，子区域130a具有最低Ge百分比。相比于子区域130a及子区域130c，子区域130b具有最高Ge百分比。因此，子区域130c的锗百分比在子区域130a的Ge百分比与子区域130b的Ge百分比之间。
[0054] 在其中源极/漏极区域130包括SiC的一些实施例中，相比于子区域130b及子区域130c，子区域130a具有最低C百分比。相比于子区域130a及子区域130c，子区域130b具有最高C百分比。因此子区域130c的C百分比在子区域130a的C百分比与子区域130b的C百分比之间。
[0055] 图5为根据一些实施例的半导体装置500的放大图。半导体装置500包括与半导体装置100中的元件相同的若干元件；以及为了简便起见这些元件的描述略去。相比于半导体装置100，半导体装置500清楚地描述在栅极结构上方延伸的衬垫122及具有突出137的U形硅化物区域135。半导体装置500中的突出137与半导体装置300中的突出137相同(图3A至图3D)。
[0056] 半导体装置500亦描述材料自源极/漏极区域130进入通道区180的最小扩散。材料自源极/漏极区域130进入通道区180的最小扩散有助于阻止到达栅极结构的电流泄漏路径。由于更稳定化合物，例如TiSi2及TiSiGe的形成，在硅化反应期间在硅化物区域135内最小化来自源极/漏极区域130的材料的扩散。使用高能量溅射沉积含钛层，例如含钛层160(图3A至图3D)，有助于形成更高百分比的稳定化合物，因为相比于其他技术，在源极/漏极区域130中的更多硅暴露于含钛层。可用于硅化反应的硅的增加量有助于避免形成较少稳定化合物，例如TiGe，其更倾于扩散。
[0057] 本揭露的一个态样是关于形成半导体装置的方法。方法包括蚀刻层间介电(ILD)以形成暴露源极/漏极的部分的接触开口。方法还包括将含钛材料沉积进接触开口中，其中沉积含钛材料的能量足以导致源极/漏极的材料沿ILD的侧壁再沉积以形成自源极/漏极的顶表面延伸的突出。方法还包括退火半导体装置以在源极/漏极及突出中形成硅化物层。
[0058] 于一些实施例中，方法进一步包含使用一接触插塞填充接触开口。
[0059] 于一些实施例中，退火半导体装置包含形成包含TiSi2或TiSiGe的硅化物层。
[0060] 于一些实施例中，退火半导体装置包含在源极/漏极中形成多个子区域，其中所述多个子区域的每个子区域具有一不同百分比的源极/漏极的材料的组分。
[0061] 于一些实施例中，退火半导体装置包含最接近硅化物层形成源极/漏极的一第一子区域，第一子区域在所述多个子区域中间具有一最低浓度的锗。
[0062] 于一些实施例中，沉积含钛材料包含沉积钛或氮化钛。
[0063] 于一些实施例中，沉积含钛材料包含使用充足能量沉积含钛材料以在源极/漏极的顶表面以上形成具有一高度的突出，高度在自约3纳米(nm)至约7nm的范围内。
[0064] 于一些实施例中，沉积含钛材料包含使用充足能量沉积含钛材料以邻近于源极/漏极的顶表面形成具有一宽度的突出，此宽度在自约4nm至约6nm的范围内。
[0065] 于一些实施例中，沉积含钛材料包含使用充足能量沉积含钛材料以形成具有一锥形轮廓的突出。
[0066] 本揭露的另一态样是关于形成半导体装置的方法。方法包括蚀刻层间介电(ILD)以形成暴露源极/漏极(源极/漏极)的部分的接触开口，其中源极/漏极包含硅锗(SiGe)。方法还包括将含钛材料沉积进接触开口中，其中沉积含钛材料的能量足以导致SiGe沿ILD的侧壁再沉积以形成突出。方法还包括退火半导体装置以在源极/漏极及突出中形成硅化物层，其中退火的源极/漏极包含具有第一锗浓度的第一区域及具有不同于第一锗浓度的第二锗浓度的第二区域。
[0067] 于一些实施例中，退火半导体装置包含邻近于硅化物层形成具有低于第二区域的一锗浓度的第一区域。
[0068] 于一些实施例中，退火半导体装置包含在第一区域与第二区域之间的源极/漏极中形成一第三区域。
[0069] 于一些实施例中，退火半导体装置包含形成具有比第二区域更高的锗浓度的第三区域。
[0070] 于一些实施例中，退火半导体装置包含形成具有一锥形轮廓的突出。
[0071] 于一些实施例中，蚀刻ILD包含形成在半导体装置的一栅极结构上方延伸的接触开口。
[0072] 本揭露的又一态样是关于半导体装置。半导体装置包括在基板上的栅极结构及在基板中并邻近于栅极结构的源极/漏极(源极/漏极)，其中源极/漏极包含自源极/漏极的顶表面延伸的突出。半导体装置包括在突出中及沿源极/漏极的顶表面的硅化物层，其中硅化物层包含钛。半导体装置还包括经由硅化物层电连接至源极/漏极的接触插塞。
[0073] 于一些实施例中，源极/漏极包含具有一第一锗浓度的一第一区域及具有不同于第一锗浓度的一第二锗浓度的一第二区域。
[0074] 于一些实施例中，第一区域邻近于硅化物层。
[0075] 于一些实施例中，源极/漏极进一步包含在第一区域与第二区域之间的一第三区域，第三区域具有高于第二区域的一锗浓度。
[0076] 于一些实施例中，突出具有一锥形轮廓。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 冷轧钛带卷退火方法 | 2020-05-11 | 500 |
| 一种钛及钛合金板材的校形退火方法 | 2020-05-12 | 640 |
| 冷轧钛板卷退火工艺 | 2020-05-11 | 1012 |
| 一种钛火试验用激光点火燃烧室 | 2020-05-12 | 475 |
| 钛及钛合金盘卷丝材的连续退火装置及退火方法 | 2020-05-13 | 553 |
| 一种钛及钛合金板材的校形退火方法 | 2020-05-12 | 614 |
| 一种钛板的退火工艺 | 2020-05-11 | 372 |
| 一种铝铬钛耐火材料 | 2020-05-11 | 64 |
| 一种海绵钛灭火器 | 2020-05-11 | 543 |
| 一种铝钛合金淬火设备 | 2020-05-12 | 827 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈