专利汇可以提供低厚度、高密度的存储器系统专利检索,专利查询,专利分析的服务。并且本 发明 是提供一种用于高速度、高执行效能的 半导体 装置例如 存储器 装置的低厚度,高 密度 电子 封装;其包括复数个模组,该等模组具有高速,阻抗受控制传输线总线,模组间具有短的互连且可选择性地 驱动器 线终端器被内建在该等模组之一中,以维持高电气执行效能;较适合的应用包括 微处理器 的资料总线及存储器总线例如RAMBUS及DDR;在一般印刷 电路 板上将已封装或未封装的存储器晶片直接附著在该模组上以形成该等存储器模组;也可以包括热控制结构以维持高密度模组在一可靠的操作 温度 范围内。,下面是低厚度、高密度的存储器系统专利的具体信息内容。
1.一种用于高频半导体装置的电子封装,其特征在于,其包括:
a)复数个电路构件,其具有一第一表面及一第二表面,有复数个接 触垫设置在该第一表面上,该等接触垫中的至少一个用于连接至一外界 资料总线;
b)第一电气连接装置,包括一接触构件以提供电气互连,有效地连 接至该电路构件的第一表面上该等接触垫中的至少一个,以形成该外界 资料总线的延伸;
c)至少一个半导体装置被放置在该等电路构件的至少一个表面上且 选择性地被连接至该外界资料总线的延伸;
d)复数个接触垫设置在该等电路构件的至少一个的第二表面上,该 等接触垫中的至少一个更延伸该外界资料总线;
e)夹箝装置,是附著至该电路构件的至少一个,以压缩该第一电气 连接装置的该接触构件;以及
f)总线终端装置有效地被连接至该资料总线的延伸。
2.如权利要求1所述的用于高频半导体装置的电子封装,其特征 在于,其进一步包括一特征阻抗且该总线终端装置显示一阻抗实质上与 该特征阻抗相匹配。
3.如权利要求1所述的用于高频半导体装置的电子封装,其特征 在于,其进一步包括排成直线装置,该排成直线装置有效地连接至该等 电路构件的至少一个,以便将连接至该第一电气连接装置的装置排成一 直线。
4.如权利要求1所述的用于高频半导体装置的电子封装,其特征 在于,其进一步包括第二电气连接装置设置在两个电路构件之间,且有 效地连接至该电路构件的至少一个的第一表面上该等接触垫中的至少一 个及该电路构件的第二表面上该等接触垫中的至少一个。
5.如权利要求4所述的用于高频半导体装置的电子封装,其特征 在于,其进一步包括排成直线装置,该排成直线装置有效地连接至该等 电路构件的至少一个,以便将连接至该第二电气连接装置的装置排成一 直线。
6.如权利要求2所述的用于高频半导体装置的电子封装,其特征 在于,其中该总线终端装置包括下列电子零件群组中的至少一种:复数 个电阻器、复数个电容器及复数个电感器。
7.如权利要求6所述的用于高频半导体装置的电子封装,其特征 在于,其中该等电阻器包括分散式电阻器。
8.如权利要求6所述的用于高频半导体装置的电子封装,其特征 在于,其中该等电阻器包括一排电阻器。
9.如权利要求6所述的用于高频丰导体装置的电子封装,其特征 在于,其中该等电阻器包括一固态电阻装置。
10.如权利要求2所述的用于高频半导体装置的电子封装,其特 征在于,其中该总线终端装置是置于该电子封装之外。
11.如权利要求2所述的用于高频半导体装置的电子封装,其特 征在于,其中该总线终端装置是置于该等电路构件之一。
12.如权利要求2所述的用于高频半导体装置的电子封装,其特 征在于,进一步包括一终端模组且其中该总线终端装置是置于该终端模 组上。
13.如权利要求1所述的用于高频半导体装置的电子封装,其特 征在于,其中该第一电气连接装置是为一承座格距阵列连接器。
14.如权利要求13所述的用于高频半导体装置的电子封装,其 特征在于,其中该承座格距阵列连接器是由高度连接密度公司所提供的 一以SuperbuttonTM为基础的连接器。
15.如权利要求1所述的用于高频半导体装置的电子封装,其特 征在于,其中该等半导体装置是一存储器装置。
16.如权利要求1所述的用于高频半导体装置的电子封装,其特 征在于,其中该等电路构件包括接线装置连接该第一表面上的该等接触 垫中的至少一个至该第二表面上的该等接触垫中的至少一个。
17.如权利要求1所述的用于高频半导体装置的电子封装,其特 征在于,其中该等电路构件进一步包括一多层印刷电路卡。
18.如权利要求1所述的用于高频半导体装置的电子封装,其特 征在于,其中该等半导体装置中至少一个包括至少下列群组之一:裸晶 片,薄,小型封装,晶片尺寸封装及板上晶片封装。
19.如权利要求1所述的用于高频半导体装置的电子封装,其特 征在于,其中该等电路构件实质上是互相平行的。
20.如权利要求19所述的用于高频半导体装置的电子封装,其 特征在于,其进一步包括一外接印刷电路板结构且其中该等电路构件实 质上是与该外接印刷电路板结构平行。
21.如权利要求1所述的用于高频丰导体装置的电子封装,其特 征在于,其进一步包括复数个热管理结构。
22.如权利要求21所述的用于高频半导体装置的电子封装,其 特征在于,其中该等热管理结构在与该至少一半导体装置热接触时,包 括复数个热-传导鳍片。
23.如权利要求20所述的用于高频半导体装置的电子封装,其 特征在于,其中该外界资料总线包括至少两个外界资料总线;该外界资 料总线的延伸包括至少两个资料总线的延伸;且该等半导体装置包括两 个至少包括一半导体装置的群组,每一个群组被单独地连接至该两个资 料总线的延伸中的一个。
24.如权利要求1所述的用于高频半导体装置的电子封装,其特 征在于,其中该至少一个半导体装置包括一接触垫型态在至少一个半导 体装置的第一表面上。
25.如权利要求24所述的用于高频半导体装置的电子封装,其 特征在于,其中该等电路构件的一表面上的该等接触垫的至少一部分是 被排成与该等半导体装置的第一表面上的该等接触垫的实质型态相同。
26.如权利要求25所述的用于高频半导体装置的电子封装,其 特征在于,进一步包括复数个互连在该等电路构件的该等接触垫型态及 该等半导体装置的至少一个的该等接触垫型态之间。
27.如权利要求26所述的用于高频半导体装置的电子封装,其 特征在于,其中该等互连是接近于与长度相等,该长度是被缩短且调整 长度以匹配该等互连的最小化长度。
28.如权利要求27所述的用于高频丰导体装置的电子封装,其 特征在于,其中该等互连是接近于与传输延迟相等,该传输延迟是被缩 短且调整传输延迟以匹配该等互连的最小化传输延迟。
29.一种用于高频半导体装置的电子封装,其特征在于,其包括:
a)复数个电路构件,其具有一第一表面及一第二表面,有复数个接 触垫设置在该第一表面上,该等接触垫中的至少一个用于连接至一外界 资料总线;
b)第一电气连接装置,包括一接触构件以提供电气互连,有效地连 接至该电路构件的第一表面上该等接触垫中的至少一个,以形成该外界 资料总线的延伸;
c)至少一个半导体装置被放置在该等电路构件的至少一个表面上且 选择性地被连接至该外界资料总线的延伸,该至少一个半导体装置的该 第一表面上包括第一型态的复数个接触垫;
d)复数个接触垫设置在该等电路构件的至少一个的第二表面上,该 等接触垫中的至少一个进一步延伸该外界资料总线;
e)夹箝装置,是附著至该电路构件的至少一个,以压缩该第一电气 连接装置的该接触构件;
f)总线终端装置有效地被连接至该资料总线的延伸;以及
其中该等电路构件的一表面上的该等接触垫的至少一部分定被排成 一第二型态实质上与该至少一个半导体装置的第一表面上的该等接触垫 的第一型态相同。
30.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,该等电路构件的至少一个其进一步包括由该至少一个半导体 装置的该等接触垫的第一型态至该等电路构件的该等接触垫的第二型态 延伸的复数个组合垫及互连。
31.如权利要求30所述的用于高频半导体装置的电子封装,其 特征在于,其中该等互连是接近于与长度相等,该长度是被缩短且调整 长度以匹配该等互连的最小化长度。
32.如权利要求31所述的用于高频半导体装置的电子封装,其 特征在于,其中该等互连是接近于与传输延迟相等,该传输延迟是被缩 短且调整传输延迟以匹配该等互连的最小化传输延迟。
33.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其中该外界资料总线包括一特征阻抗,且该总线终端装置显 示一阻抗实际地匹配该特征阻抗。
34.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其进一步包括一排成直线装置,该排成直线装置有效地连接 至该等第一电路构件的至少一个,以便将连接至该第一电气连接装置的 装置排成一直线。
35.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其进一步包括第二电气连接装置设置在两个电路构件之间, 且有效地连接至该电路构件的至少一个的第一表面上该等接触垫中的至 少一个及该电路构件的第二表面上该等接触垫中的至少一个。
36.如权利要求35所述的用于高频半导体装置的电子封装,其 特征在于,其进一步包括一排成直线装置,该排成直线装置有效地连接 至该等电路构件的至少一个,以便将连接至该第二电气连接装置的装置 排成一直线。
37.如权利要求33所述的用于高频半导体装置的电子封装,其 特征在于,其中该总线终端装置包括下列电子零件群组中的至少一种; 复数个电阻器、复数个电容器及复数个电感器。
38.如权利要求37所述的用于高频半导体装置的电子封装,其 特征在于,其中该等电阻器包括分散式电阻器。
39.如权利要求37所述的用于高频半导体装置的电子封装,其 特征在于,其中该等电阻器包括一排电阻器。
40.如权利要求37所述的用于高频半导体装置的电子封装,其 特征在于,其中该电阻器包括一固态电阻装置。
41.如权利要求33所述的用于高频半导体装置的电子封装,其 特征在于,其中该总线终端装置是置于该电子封装之外。
42.如权利要求33所述的用于高频半导体装置的电子封装,其 特征在于,其中该总线终端装置是置于该等电路构件之一上。
43.如权利要求33所述的用于高频半导体装置的电子封装,其 特征在于,进一步包括一终端模组且其中该总线终端装置是置于该终端 模组上。
44.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其中该其中该第一电气连接装置是为一承座格距阵列连接器。
45.如权利要求44所述的用于高频半导体装置的电子封装,其 特征在于,其中该承座格距阵列连接器是由高度连接密度公司所提供的 一以SuperbuttonTM为基础的连接器。
46.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其中该等半导体装置中的至少一个是一存储器装置。
47.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其中该等电路构件包括接线装置连接该第一表面上的该等接 触垫中的至少一个至该第二表面上的该等接触垫中的至少一个。
48.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其中该等电路构件包括包括一多层印刷电路卡。
49.如权利要求29所述的用于高频半导体装置的电子封装,其特 征在于,其中该等半导体装置中至少一个包括至少下列群组之一:裸晶 片,薄,小型封装,晶片尺寸封装及板上晶片封装。
50.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其中该等电路构件实质上是互相平行的。
51.如权利要求50所述的用于高频半导体装置的电子封装,其 特征在于,其进一步包括一外接印刷电路板结构且其中该等电路构件实 质上是与该外接印刷电路板结构平行。
52.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,进一步包括复数个热管理结构。
53.如权利要求52所述的用于高频丰导体装置的电子封装,其 特征在于,其中该等热管理结构在与该至少一半导体装置热接触时,包 括复数个热-传导鳍片。
54.如权利要求29所述的用于高频半导体装置的电子封装,其 特征在于,其中该外界资料总线包括至少两个外界资料总线;该外界资 料总线的延伸包括至少两个资料总线的延伸;且该等半导体装置包括两 个至少包括一半导体装置的群组,每一个群组被单独地连接至该两个资 料总线的延伸中的一个。
本发明是有关于一种高密度、低厚度的电子封装且,尤指一种高效 能,高密度存储器模组具有阻抗控制传输线总线,及可选择地内建驱动 线终端的模组以维护高电气效能的高密度、低厚度封装。
本发明专利申请案是有关由Brown等人所提出的美国第6,72, 895号专利案的“具有内建高速总线终端的高速存储器模组”,199 9年12月9日申请的美国专利申请案号09/457,776,及1 999年12月14日申请的美国专利申请案号09/461,065; 2000年8月24日申请的美国专利申请案号09/645,860, 09/645,859,60/227,689及09/645,85 8;2001年1月31日申请的美国专利申请案号09/772,6 41以上各专利申请案指定为本发明专利的参考文献。
现今针对高速、高效能电子系统的电子封装的趋势是提供高电气效 能,高密度,及不同的电路装置间高可靠度互连,已形成这些系统的重 要耶分。该系统可能是一电脑,一通讯网路装置,一头戴式“个人数字 助理”(“Personal digital assistant”),医疗仪器或任何其他电子设备。
如此包含复数个互连的高可靠度模组,这些装置重要部分发生失连 (misconnections)是导致终端产品失败重要原因。模组尤其是互连两者 尽可能的密集,使用最少的模组占用空间,提供高电气整体性,及提供 模组布线上最少碰撞以及使主机板或系统板的搭配也是非常重要的。在 一些情形中,例如膝上型电脑及头戴式装置,连接器及附属的电路构件 的高度愈低愈好是很重要的。
当系统的密度及执行效能戏剧性地增加,因此对于互连的规格具有 迫切性。一种高电气执行效能的方法是清楚的即时提升信号的整体性 (integrity)。这可由具有屏蔽的该等互连以协助它们更接近地匹配系统 所需的阻抗达成。特别是当与场地-隔离(field-separability)耦合时,这 些高要求的需求,导致可能连接器解决方法很大的变化。
此外,确保有效的维修,升级,及/或系统不同零件的更换(例如, 连接器,卡,晶片,板子,模组,等等),需要模组中的连接在工厂中是 可重新实现的(reworkable)。在一些情形中也有较高需求,在最终产品 中,此连接在场地(field)中是分离的且可重新连接的。如此能力在土 产时例如,为了方便测试也是需要的。
一承座格距阵列(land grid array,LGA)是一个如此连接的范例, 其中被连接的两个主要平行电路构件中的每一个具有复数个接触点,该 等接触点以线性或二维阵列排列。互连构件的阵列,被称为插入物 (interposer),被置于连接的两个阵列之间,且提供接触点或接触垫(pad) 间的电气连接。为了更高密度互连且节省主机板实际空间,增加的平行 电路构件由外加的LGA连接器可能被堆叠且电气连接,以创造三维的封 装。在任何情形中,因为在脚位-及-插座(pin-and-socket)型态互连中并 不具备保持能力,因此LGA连接需要一箝板(clamping mechanism)机 构,以创造所需要的力,以确保每一个接触构件在使用时被压缩一适当 量,以形成至电路构件所需的互连。而LGA插入物可以以许多不同方式 实现,其中最感兴趣的实现方式是描述在上述的待审中的美国专利申请 案中。
现今,多样化的软件在高速数字计算装置上执行需要比以前更多且 具更高的总线及时脉速度的动态随机存取存储器(RAM)。为了确保快 速的存储器循环时间(cycle times),非常短,快速的上升脉冲被使用。 但是当系统中资料总线及时脉的速度增加时,用以服务复数个存储器装 置的电气驱动需求较使用较少存储器时变得更加迫切。
存储器系统的最大操作速度主要是由存储器控制器及该等存储器装 置或该等总线之间的复数个电气互连所决定。当资料传输率增加时,经 过该等电气互连的信号传输时间与信号的暂态时间相比将不再是可忽略 的。在高总线速度,这些互连的表现有如传输线网路(transmission line networks)。此传输线网路的响应特征定义该存储器总线的最大可使用速 度。
在目前低厚度的存储器封装技术中,系统上实际可用的存储器数量 是由存储器晶片(chips)本身的容量,在该存储器卡或模组上可制造的 实际电气连接的数量及可用的空间数量以提供额外的存储器卡所决定。 线驱动器或线接收器的数量是存储器卡或模组的另一项限制,该存储器 卡或存储器模组可以被雏菊轮式串接(daisy chained)。
在一般随机存取存储器系统中,因为在一定的时间区间中只有一个 比特可以存在总线中,该总线的速度主要是由总线的信号设定时间(setup time)所决定。结果,在目前个人电脑的存储器系统中总线所能达到的 最高资料传输率是每秒266百万比特(Mbits per second)。通常地,在 此一般的存储器系统中不需要或提供阻抗匹配的终端。
由Dell等人所提出有关可堆叠的存储器卡的美国第5,963,4 64号专利案的第一观点,一些构件看起来与本发明的一些实施例相类 似。然而,更仔细阅读后会显示一些重大的不同点。如图1-3所描述Dell 的实施例是一个可堆叠的存储器卡的设计。该实施例描述一个可堆叠的 存储器卡具有一个连接器插座附著(attached)至每一存储器卡的上表面 且连接器的脚位(pins)附著至每一存储器卡的下表面。主机板上包括 该等组合用插座。而此封装技术能力适当地工作在具有较低存储器总线 技术上,该等不具屏蔽的感应的连接器脚位代表一电气不连续地定足够 的以产生有效的反射及电气杂讯。此外,最上层卡的上表面上该等不使 用的插座当成一天线以干扰RF的拾取。从一可靠度/可制造性的观点 来看,此脚位及插座型方法开启模组损坏的可能性甚至只是一个脚位或 插座被弯曲或其他的损坏。在此情形中,该卡必须是可重新实现的或少 量的。
而为了揭露的目的一以RAMBUS为基础的存储器模组被选择,显 而易见的是本发明所示的原则不只可以被应用至高速存储器模组,例如 双倍资料读取速率(DDR)SDRAM,也可以应用至其他需要高速及高 执行效能包括但不限于微处理器,数字信号处理器及通讯应用及系统的 各种电子封装结构。
为了达到更高的总线速度且,同时,允许较大的存储器容量,必须 采用阻抗受控制的总线型态。例如由加州山景市RAMBUS公司所开发 的RAMBUS技术显示一存储器组态其中该等存储器装置被放置(封装) 在最多3个RAMBUS线内存储器模组(RIMM)上且在主机板上由一高 速资料总线互连。一个或更多的终端元件被放置在该主机板的高速资料 总线实际终点上。
操作上,该等地址/资料线离开主机板上的驱动线且进入存储器链 (chain)上第一个RIMM卡。该等相同地址/资料线必须经由一完整, 第二组连接离开该RIMM卡。在驱动线到达它们的终端前此路径连续的 经过一第二且有时一第三RIMM模组。此存储器/总线组态允许非常快 速的暂态信号被传输在存储器控制器及相对较长的总线的资料储存装置 之间。这些总线允许复数个比特同时被传输至总线的每一线中。因此, 可达到每秒800百万比特的资料传输率。甚至在将来可能出现更高速 的资料传输率。
该等总线的一个最重要特性是信号传输路径的有效阻抗被良好的控 制。总线的一个端点被放置与总线的特征阻抗相匹配的终端(terminated) 以维护信号的传真性及信号的完整性。
在采用该等总线的的系统中,该等驱动信号的振幅是比一般数字信 号的振幅小。这是导致该等装置的驱动强度(dv/dt)的限制。
如上所述的因素使该等存储器总线的可靠操作非常依赖沿着该等总 线的互连的阻抗控制。沿着传输路径的阻抗不匹配将导致信号的衰减, 换句话说,可能导致资料传输中错误。同时,维护所有信号及时脉的精 确时序对于可靠的资料传输也是关键性的。因此,最小化信号-至-时脉 延迟差异(资料-至-时脉歪斜,data-to-clock skew)是该等总线另一个重 要的需求。
一些对资料-至-时脉歪斜可能产生贡献的是:
a)不同的导体长度;
b)由印刷电路板及/或基质印刷电路路径微不足道的阻抗误差;
c)信号必须经过一连接器的次数;
d)连接器的未遮蔽长度。
最后面的是最重要的因为连接器的阻抗不匹配会导致反射,前向串 音(crosstalk)及反向串音,所有的串音当成驻波会对时序的抖动有贡献, 会使资料-至-时脉歪斜会小化更困难。
已知技术的低厚度存储器系统设计一般包括:一存储器控制器,一 时脉驱动器及总线终端,以上所有元件皆黏著(mounted)在该主机板上, 该主机板在介于该存储器控制器及该总线终端之间具有最多三个存储器 插槽。该等资料信号在到达该总线终端的前必须经过每一模组且亦必须 经过最多六个边缘连接器。由于如此的设计,目前边缘连接器导致阻抗 的不匹配及串音会降低信号的品质且因此限制信号通道的执行效能。
在一存储器模组上自我包含该终端提供一些型态的执行效能改良。 因为只需使用单一集合(set)的连接器脚位(例如,不需要有线离开该 终端模组),额外的连接器脚位容量可以贡献在单一卡或模组上更多存储 器数量的定址空间。如此允许两个通道的存储器被整合在存储器封装中, 结果增加频宽且倍增存储器的容量。此外,由减少实质上一半所需连接 器脚位,此节省实质允许更多数量的晶片被封装在一模组上。
因为更多存储器可以被放置在单一卡上,比之前存储器系统实际上 更接近该等驱动电路,因此,所有总线路径的长度被大幅降低。因为额 外通过外部接点的该等信号的减少甚至可以得到更多改良。同样地亦减 少已知技术的存储器模组及外部终端电阻之间的总线路径部分。
当所有存储器模组必须完全相同时(例如,所有存储器模组都不具 终端),创造一个只用来终端的分离模组是可能的。此种情形被显示在稍 后的实施例中。针对这种情形或之前所揭露的终端在模组上的情形,本 发明的设计可以降低设计的复杂性及存储器模组及主机板两者的生产成 本。
对于具有一至三个存储器模组的存储器系统,使用一终端模组或终 端模组当成是最后一个模组可帮助达成系统的最大执行效能。
当本发明,低厚度,选择性自我终端的存储器模组与创新的承座格 距阵列(land grid array,LGA)结合时,可以达到比之前所能达到的密 度更高。如此允许更多存储器被封装在一高度受限制的应用中。更多存 储器可以被部署在更接近该驱动器/接收器之处,因此降低路径长度, 特别是当存储器模组是具自我终端时。可以包括复数个热管理结构以散 热且因此增加可靠度。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。