高密度IO互连PoP堆叠封装结构及其制造工艺
专利汇可以提供高密度IO互连PoP堆叠封装结构及其制造工艺专利检索，专利查询，专利分析的服务。并且本 发明 涉及一种高 密度 IO互连PoP堆叠封装结构及其制造工艺，包括上封装体和下封装体，其特征是：所述下封装体包括具有内部连线结构的下封装体 基板 ，在下封装体基板的背面设置背面焊球，在下封装体基板 正面 固定芯片和多个正面焊球，正面焊球上设置 铜 柱，芯片、正面焊球和铜柱被塑封于塑封材料中，铜柱的下端与正面焊球固定，铜柱的上端凸出于塑封材料的表面；所述上封装体背面的焊球与下封装体中的铜柱上表面连接。本发明通过在PoP下封装体上涂覆焊 锡 膏和贴装金属铜柱的方式，缩小上、下封装体之间的互连 节距 ，提升I/O互连数量。，下面是高密度IO互连PoP堆叠封装结构及其制造工艺专利的具体信息内容。
1.一种高密度IO互连PoP堆叠封装结构，包括上封装体（1a）和下封装体（7），其特征是：所述下封装体（7）包括具有内部连线结构的下封装体基板（1），在下封装体基板（1）的背面设置背面焊球（6），在下封装体基板（1）正面固定芯片（4）和多个正面焊球（2），正面焊球（2）上设置铜柱（3），芯片（4）、正面焊球（2）和铜柱（3）被塑封于塑封材料（5）中，铜柱（3）的下端与正面焊球（2）固定，铜柱（3）的上端凸出于塑封材料（5）的表面；所述上封装体（1a）背面的焊球（2a）与下封装体（7）中的铜柱（3）上表面连接。
2.如权利要求1所述的高密度IO互连PoP堆叠封装结构，其特征是：所述铜柱（3）的外圆周面包裹一层塑胶层（3-1），铜柱（3）的上下表面为裸露表面。
3.如权利要求1所述的高密度IO互连PoP堆叠封装结构，其特征是：所述铜柱（3）的高度大于芯片（4）的高度。
4.如权利要求2所述的高密度IO互连PoP堆叠封装结构，其特征是：所述的塑胶层（3-1）的厚度为10～20μm。
5.一种高密度IO互连PoP堆叠封装结构的制造工艺，其特征是，包括以下步骤：
（1）在做好内部连线结构的下封装体基板（1）的上表面涂覆焊锡膏，得到多个正面焊球（2）；
（2）将铜柱（3）放置于对应的正面焊球（2）处，并将铜柱（3）的一端与正面焊球（2）焊接固定；
（3）在下封装体基板（1）上表面安装芯片（4）；
（4）采用塑封材料（5）将正面焊球（2）、铜柱（3）和芯片（4）塑封成一整体；
（5）对塑封材料（5）的上表面进行抛光，以露出铜柱（3）的上表面，使铜柱（3）的上端凸出于塑封材料（5）的上表面；
（6）在下封装体基板（1）下表面进行植球，得到背面焊球（6），完成下封装体（7）的制作；
（7）将步骤（6）得到的下封装体（7）与上封装体（1a）进行堆叠，上封装体（1a）背面的焊球（2a）与下封装体（7）中的铜柱（3）上表面连接。
6.如权利要求5所述的高密度IO互连PoP堆叠封装结构的制造工艺，其特征是：所述铜柱（3）凸出于塑封材料（5）上表面的高度为10～20μm。
高密度IO互连PoP堆叠封装结构及其制造工艺
技术领域
背景技术
发明内容
（2）将铜柱放置于对应的正面焊球处，并将铜柱的一端与正面焊球焊接固定；
（3）在下封装体基板上表面安装芯片；
（4）采用塑封材料将正面焊球、铜柱和芯片塑封成一整体；
（5）对塑封材料的上表面进行抛光，以露出铜柱的上表面，使铜柱的上端凸出于塑封材料的上表面；
（6）在下封装体基板下表面进行植球，得到背面焊球，完成下封装体的制作；
（7）将步骤（6）得到的下封装体与上封装体进行堆叠，上封装体背面的焊球与下封装体中的铜柱上表面连接。
具体实施方式
3的下端与正面焊球2固定，铜柱3的上端凸出于塑封材料5的表面，铜柱3凸出于塑封材料5表面的高度为10～20μm；所述上封装体1a背面的焊球2a与下封装体7中的铜柱3上表面实现电连接，可以避免下封装体7上的芯片4碰撞上封装体1a；
所述铜柱3也可以采用如图9所示的结构，在铜柱3的外圆周面包裹一层塑胶层3-1，铜柱3的上下表在为裸露表面，起到保护铜柱3，防止氧化的作用。
（2）如图3所示，采用表面贴装工艺将铜柱3放置于对应的正面焊球2处，并将铜柱3的一端与正面焊球2焊接固定；
（3）如图4所示，在下封装体基板1上表面安装芯片4，具体方法为：采用传统工艺（即die attach，芯片黏着工艺），在下封装体基板1上涂die attach paste（固晶胶），然后将芯片采用加压的方式安装在下封装体基板1上，进行固化；图4中采用的为倒装芯片；
（4）如图5所示，采用塑封材料5将正面焊球2、铜柱3和芯片4塑封成一整体；所述塑封材料5一般采用环氧树脂塑封料；
（5）如图6所示，对塑封材料5的上表面进行抛光，以露出铜柱3的上表面，使铜柱3的上端凸出于塑封材料5的上表面，以方便上下器件之间的堆叠加；所述铜柱3凸出于塑封材料5上表面的高度大概为10～20μm；
（6）如图7所示，在下封装体基板1下表面进行植球，得到背面焊球6，完成下封装体7的制作；
（7）如图8所示，将步骤（6）得到的下封装体7与已做好内层和外层连线结构的上封装体1a进行堆叠，上封装体1a背面的焊球2a与下封装体7中的铜柱3上表面实现电连接，可以避免下封装体7上的芯片4碰撞上封装体1a。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
