技术领域
[0001] 本
发明涉及
半导体制造领域，特别是涉及一种用于检测刻蚀缺陷的共享接触孔。本发明还涉及一种利用所述共享接触孔进行刻蚀缺陷检测的方法。
背景技术
[0002] 随着集成
电路技术的不断发展，为了提高电路集成度和速度，大规模集成电路的金属层多采用多层金属布线。多层
金属化产生了用金属填充接触孔的需要，以便在金属层之间形成电通路。在
晶圆生产过程中，由于技术
节点不断升级，工艺尺寸逐渐减小，对接触孔的蚀刻工艺窗口要求越来越高。通常，由于
光刻工艺存在
精度限制以及环境影响等多方面原因，在形成接触孔时，接触孔刻蚀深度不足，或者局部接触孔可能发生偏移，导致接触孔断路。因此，在正式批量生产前，通常要先对断路的接触孔进行检测，以保证生产出的半导体器件能够正常工作。
[0003] 目前，使用
电子束扫描缺陷检测确认蚀刻工艺窗口，需要用到全制程(即器件生产全部工艺流程)晶圆，反馈周期较长。而且由于不同
位置的接触孔的蚀刻工艺窗口不同，且工艺窗口最小的接触孔为有源区和多晶
硅栅的共享接触孔，该种接触孔的蚀刻不足问题在检测中灵敏度较低，不易检测。
发明内容
[0004] 本发明要解决的技术问题是提供一种在半导体器件生产过程中形成的共享接触孔，其能用于有源区和
多晶硅栅共享接触孔刻蚀缺陷检测。
[0005] 本发明要解决的另一技术问题是提供一种在半导体器件生产过程中用于有源区和多晶硅栅共享接触孔刻蚀缺陷检测的方法。
[0006] 为解决上述技术问题，本发明提供的共享接触孔，该共享接触孔形成在半导体器件
制造过程中用于共享接触孔刻蚀缺陷检测，该共享接触孔形成于半导体器件衬底有源区上方，共享接触孔与该半导体器件多晶硅栅之间采用绝缘介质线。
[0007] 可选择的，进一步改进所述的共享接触孔，所述绝缘介质线采用氮化硅形成。
[0008] 可选择的，进一步改进所述的共享接触孔，所述共享接触孔采用钨栓塞。
[0009] 栓塞即为在通孔中填入的使金属层间电气导通的结构。
[0010] 本发明提供一种用于半导体器件制造过程中利用上述任意一项所述共享接触孔的共享接触孔刻蚀缺陷检测方法，包括：
[0011] S1，在半导体器件中形成所述共享接触孔，共享接触孔下方是该半导体器件有源区，共享接触孔与该半导体器件多晶硅栅之间电性隔离；
[0012] S2，对共享接触孔进行电子束扫描缺陷检测的
电压衬度模式检测判断是否存在刻蚀缺陷。
[0013] 可选择的，进一步改进所述的共享接触孔刻蚀缺陷检测方法，实施步骤S2时,判断所述共享接触孔底部的电压衬度
信号是否为明场，若电压衬度信号为暗场则存在刻蚀缺陷，若电压衬度信号为明场则不存在刻蚀缺陷。电子束扫描检测的明场信号和暗场信号是反映接触孔的
导电性的，如果是明场信号表示是通路，则说明刻蚀正常，如果是暗场信号则表示断路，则说明刻蚀不足。
[0014] 电子束检测(Electrons Beam inspection，简称E-beam inspection、EBI)，用于半导体元件的缺陷(defects)检验，以电性缺陷(Electrical defects)为主，形状缺陷(Physical defects)次之。电子束检测以聚焦电子束作为检测源，灵敏度最高。采用电子束检测时，入射电子束激发出二次电子，然后通过对二次电子的收集和分析捕捉到光学检查设备无法检测到的缺陷。例如，当contact或via等HAR结构未充分刻蚀时，由于缺陷在结构底部，因此很难用暗场或明场检测设备检测到，但是因为该缺陷会影响入射电子的传输，所以会形成电压反差影像，从而检测到由于HAR结构异常而影响到电性能的各种缺陷。此外，由于检测源为电子束，检测结果不受某些表面物理性质例如
颜色异常、厚度变化或前层缺陷的影响，因此电子束检查技术还可用于检测很小的表面缺陷例如栅极刻蚀残留物等。电子速缺陷
扫描仪/电子束缺陷扫描检测机能将缺陷表示为明场/暗场,进而通过明场/暗场来区分是否存在缺陷。
[0015] 可选择的，进一步改进所述的共享接触孔刻蚀缺陷检测方法，实施步骤S2时,在共享接触孔完成栓塞化学机械
研磨后在缺陷检测
站点进行电子束扫描缺陷检测的电压衬度模式检测。
[0016] 可选择的，进一步改进所述的共享接触孔刻蚀缺陷检测方法，共享接触孔采用钨栓塞化学机械研磨。
[0017] 可选择的，进一步改进所述的共享接触孔刻蚀缺陷检测方法，共享接触孔与该半导体器件多晶硅栅之间采用绝缘介质电性隔离。
[0018] 可选择的，进一步改进所述的共享接触孔刻蚀缺陷检测方法，所述绝缘介质是氮化硅。
[0019] 全制程的共享接触孔由于连接多晶硅线，当接触孔底部蚀刻不足时仍有部分电压衬度信号，与蚀刻完全的接触孔相比差异小，检测灵敏度不够；而本发明的短制程(即为缺陷检测而实施的制程)改为将共享接触孔连接绝缘介质线，当接触孔底部蚀刻不足时电压衬度信号差异明显，可大大提高检测灵敏度。
[0020] 本发明所提供技术方案解决目前现有监控方式面临着接触孔蚀刻工艺窗口监测的反馈时间长及灵敏度不够的问题。全制程的大部分共享接触孔底部接锗硅，蚀刻工艺窗口较大，不适合做工艺窗口检测图形；而短制程跳过锗硅制程后大部分共享接触孔的蚀刻工艺窗口减到最小，更适合做工艺窗口的检测和监控图形。本发明采用短制程将多晶硅线换为绝缘介质(如氮化硅)线的方法，可跳过(不执行)多道
离子注入且无需锗硅制程，无需设计额外测试图形或光罩，可实现在有源区和多晶硅栅共享接触孔上高灵敏度地对蚀刻工艺窗口进行监测。
附图说明
[0021] 图1为现有全制程大刻蚀工艺窗口共享接触孔的结构示意图。
[0022] 图2为现有全制程工艺窗口最小的共享接触孔的结构示意图。
[0023] 图3为本发明短制程共享接触孔的结构示意图。
[0024] 附图标记说明
[0025] 1 是共享接触孔
[0027] 3 是多晶硅线
[0028] 4 是有源区
[0029] 5 是绝缘介质线。
具体实施方式
[0030] 以下通过特定的具体
实施例说明本发明的实施方式，本领域技术人员可由本
说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
[0031] 应到注意的是，本发明所述的全制程是指按设计完成某半导体器件生产的全部工艺流程。本发明所述的短制程是指为检测工艺窗口最小的共享接触孔(有源区和多晶硅栅的共享接触孔)而实施检测的工艺流程。
[0032] 如图3所示，本发明提供的共享接触孔第一实施例，该共享接触孔形成在半导体器件制造过程中用于共享接触孔刻蚀缺陷检测，该共享接触孔形成于半导体器件衬底有源区上方，共享接触孔与该半导体器件多晶硅栅之间采用绝缘介质线。
[0033] 其中，所述绝缘介质线采用氮化硅形成，所述共享接触孔采用钨栓塞。
[0034] 该共享接触孔第一实施例采用示意性剖面图来描述根据本发明的示例性实施例，省略的该半导体器件的其他部分。因此，示例性实施例不应当被解释为仅限于在此示出的半导体器件结构，而是还可以包含所有能应用该共享接触孔的半导体器件。
[0035] 除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
[0036] 本发明提供的共享接触孔第一实施例适合做工艺窗口的检测和监控图形，采用短制程将多晶硅线换为绝缘介质(如氮化硅)线的方法，可跳过(不执行)多道离子注入且无需锗硅制程，无需设计额外测试图形或光罩，可实现在有源区和多晶硅栅共享接触孔上通过电子束扫描缺陷检测的电压衬度模式高灵敏度地对蚀刻工艺窗口进行监测。
[0037] 本发明提供一种用于半导体器件制造过程中利用上述所述共享接触孔的共享接触孔刻蚀缺陷检测方法第一实施例，包括：
[0038] S1，在半导体器件中形成所述共享接触孔，共享接触孔下方是该半导体器件有源区，共享接触孔与该半导体器件多晶硅栅之间电性隔离；
[0039] S2，对共享接触孔进行电子束扫描缺陷检测的电压衬度模式检测判断是否存在刻蚀缺陷；
[0040] 其中，判断所述共享接触孔底部的电压衬度信号是否为明场，若电压衬度信号为暗场则存在刻蚀缺陷，若电压衬度信号为明场则不存在刻蚀缺陷。
[0041] 本发明提供一种用于半导体器件制造过程中利用上述所述共享接触孔的共享接触孔刻蚀缺陷检测方法第二实施例，包括：
[0042] S1，在半导体器件中形成所述共享接触孔，共享接触孔下方是该半导体器件有源区，共享接触孔与该半导体器件多晶硅栅之间电性隔离；
[0043] S2，在共享接触孔完成栓塞化学机械研磨后在缺陷检测站点进行电子束扫描缺陷检测的电压衬度模式检测判断是否存在刻蚀缺陷；
[0044] 其中，判断所述共享接触孔底部的电压衬度信号是否为明场，若电压衬度信号为暗场则存在刻蚀缺陷，若电压衬度信号为明场则不存在刻蚀缺陷。
[0045] 本发明提供一种用于半导体器件制造过程中利用上述所述共享接触孔的共享接触孔刻蚀缺陷检测方法第三实施例，包括：
[0046] S1，在半导体器件中形成所述共享接触孔，共享接触孔下方是该半导体器件有源区，共享接触孔与该半导体器件多晶硅栅之间电性隔离；
[0047] S2，共享接触孔与该半导体器件多晶硅栅之间采用氮化硅电性隔离。在共享接触孔采用钨栓塞化学机械研磨后在缺陷检测站点进行电子束扫描缺陷检测的电压衬度模式检测判断是否存在刻蚀缺陷；
[0048] 其中，判断所述共享接触孔底部的电压衬度信号是否为明场，若电压衬度信号为暗场则存在刻蚀缺陷，若电压衬度信号为明场则不存在刻蚀缺陷。
[0049] 以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多
变形和改进，这些也应视为本发明的保护范围。
