首页 / 专利库 / 专利权 / 第I章 / 国际申请 / 请求书 / 指定 / 一种滤除指定单元网表输出的方法

一种滤除指定单元网表输出的方法

阅读:1036发布:2020-05-16

专利汇可以提供一种滤除指定单元网表输出的方法专利检索,专利查询,专利分析的服务。并且本 发明 提供了一种滤除 指定 单元网表输出的方法,在输出整个 电路 的网表时,可以用来设置不输出某些单元的网表。在电路设计的过程中,需要输出各种不同格式的网表用于不同的设计用途。电路工程师为了设计方便,通常只会构造一个顶层电路,在这个顶层电路的 基础 上输出各种格式的网表。但是由于不同格式的网表用途不同,有些单元在某种格式的网表中是不需要输出的,在其他格式网表中又是需要输出的。针对上述情况,本发明提供了一种滤除指定单元网表输出的方式,用户可以对单元进行各种格式网表输出的滤除操作,这样只需要一个顶层电路单元,就可以根据需要输出各种格式的网表进行后续操作。是一种更为安全,更为有效,更为经济的方法。,下面是一种滤除指定单元网表输出的方法专利的具体信息内容。

1.一种滤除指定单元网表输出的方法,权利特征如下:
1)提供滤除指定单元输出CDL网表的选项,在输出整个电路的CDL网表时,不输出这个单元对应的CDL网表;
2)提供滤除指定单元输出Hspice网表的选项,在输出整个电路的Hspice网表时,不输出这个单元对应的Hspice网表;
3)提供滤除指定单元输出Spectre网表的选项,在输出整个电路的Spectre网表时,不输出这个单元对应的Spectre网表;
4)提供滤除指定单元输出Verilog网表的选项,在输出整个电路的Verilog网表时,不输出这个单元对应的Verilog网表;
5)提供滤除指定单元输出VerilogA网表的选项,在输出整个电路的VerilogA网表时,不输出这个单元对应的VerilogA网表。

说明书全文

一种滤除指定单元网表输出的方法

技术领域

[0001] 本发明提供了一种滤除指定单元网表输出的方法,在输出整个电路的网表时,可以用来设置不输出某些单元的网表,属于EDA工具中电路设计领域。

背景技术

[0002] 在电路设计的过程中,需要输出各种不同格式的网表用于不同的设计用途。例如需要输出CDL格式的网表用于验证LVS(Layout Vs Schematic)检查,输出Hspice,Spectre,VerilogA网表用于模拟电路的仿真,输出Verilog网表用于数字电路的仿真。电路工程师为了设计方便,通常只会构造一个顶层电路,在这个顶层电路的基础上输出各种格式的网表。但是由于不同格式的网表用途不同,有些单元在某种格式的网表中是不需要输出的,在其他格式网表中又是需要输出的。例如用于仿真的激励源,对于CDL格式的网表,是不需要输出它们的,但是对于Hspice,Spectre格式的网表,它们确实必不可少的。
[0003] 针对上述情况,本发明提供了一种滤除指定单元网表输出的方式,用户可以对单元进行各种格式网表输出的滤除操作,这样只需要一个顶层电路单元,就可以根据需要输出各种格式的网表进行后续操作。是一种更为安全,更为有效,更为经济的方法。

发明内容

[0004] 本发明公开提供了一种滤除指定单元网表输出的方法。
[0005] Ø提供滤除指定单元输出CDL网表的选项,在输出整个电路的CDL网表时,不输出这个单元对应的CDL网表;Ø提供滤除指定单元输出Hspice网表的选项,在输出整个电路的Hspice网表时,不输出这个单元对应的Hspice网表;
Ø提供滤除指定单元输出Spectre网表的选项,在输出整个电路的Spectre网表时,不输出这个单元对应的Spectre网表;
Ø提供滤除指定单元输出Verilog网表的选项,在输出整个电路的Verilog网表时,不输出这个单元对应的Verilog网表;
Ø提供滤除指定单元输出VerilogA网表的选项,在输出整个电路的VerilogA网表时,不输出这个单元对应的VerilogA网表。
附图说明
[0006] 图1顶层电路图示图2设置CDL网表滤除选项界面图示
图3设置Hspice,Spectre,Verilog,VerilogA网表滤除选项界面图示
图4未设置过滤选项与设置过滤选项的CDL网表对比图示
图5未设置过滤选项与设置过滤选项的Hspice网表对比图示
图6未设置过滤选项与设置过滤选项的Spectre网表对比图示
图7未设置过滤选项与设置过滤选项的Verilog网表对比图示
图8未设置过滤选项与设置过滤选项的VerilogA网表对比图示
具体实施步骤:
根据设计要求,在EDA工具中设置过滤各种格式网表的选项,输出网表,根据设置的过滤选项跳过某些单元的网表输出。
[0007] 具体功能操作如下:1.在顶层电路单元中,对其中一个单元(cp_inv)进行过滤网表选项设置,如图1所示;
2.为这个单元设置滤除CDL网表输出的选项,如图2所示;
3.为这个单元设置滤除Hspice,Spectre,Verilog,VerilogA网表输出的选项,如图3所示;
4.输出顶层电路的CDL格式网表,未设置过滤选项与设置过滤选项的CDL网表结果如图4所示;
5.输出顶层电路的Hspice格式网表,未设置过滤选项与设置过滤选项的Hspice网表结果如图5所示;
6.输出顶层电路的Spectre格式网表,未设置过滤选项与设置过滤选项的Spectre网表结果如图6所示;
7.输出顶层电路的Verilog格式网表,未设置过滤选项与设置过滤选项的Verilog网表结果如图7所示;
8.输出顶层电路的VerilogA格式网表,未设置过滤选项与设置过滤选项的VerilogA网表结果如图8所示。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈