多路E1误码测试仪及多路E1误码测试方法
专利汇可以提供多路E1误码测试仪及多路E1误码测试方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种多路E1误码测试仪及多路E1误码测试方法，产品结构包括：多个E1 信号 接口 、TVS管、 变压器 芯片、E1接口芯片、误码检测模 块 、本地调测模块和本地调测接口，所述本地调测接口与外部PC相连，用于接收外部传来的监控信息，并上报本地调测模块传来的误码测试数据和告警事件，该误码测试数据包括误码检测模块所记录的误码数。本发明多路E1误码测试仪还可以通过联网方式与上位机相连，由上位机进行集中管理。本发明能同时进行多路E1误码测试。，下面是多路E1误码测试仪及多路E1误码测试方法专利的具体信息内容。
1、多路E1误码测试仪，其特征在于，包括：
多个E1信号接口，每个E1信号接口分别经用于信号削峰的TVS管与变 压器芯片电连接；
变压器芯片，用于对芯片两端信号进行隔离；
E1接口芯片，用于HDB3码格式信号与误码检测模块能识别的高低电平 信号之间的相互转换，并在E1设备上发E1信号时检测LOS事件；
误码检测模块，产生伪随机序列信号并下发到E1设备，对各E1接口芯 片传来的E1信号进行误码检测，并记录误码数、总传输比特数和告警事件；
本地调测模块，用于读取误码检测模块所记录的误码数、总传输比特数以 及告警事件，统计告警事件，根据误码数和总传输比特数计算相关的误码测试 数据；根据监控信息进行操作及监控；
本地调测接口，与外部PC相连，用于接收外部PC传来的监控信息，并 上报本地调测模块传来的误码测试数据和告警事件，该误码测试数据包括误码 检测模块所记录的误码数。
2、根据权利要求1所述的多路E1误码测试仪，其特征在于：所述E1信 号接口为BNC接口或RJ45接口。
3、根据权利要求1或2所述的多路E1误码测试仪，其特征在于：所述误 码检测模块采用FPGA；所述本地调测模块设置有：FPGA模块，用于读取误 码检测模块所记录的误码数、总传输比特数以及告警事件，统计告警事件，根 据误码数和总传输比特数计算相关的误码测试数据；控制模块，用于进行数据 分发；日志模块，用于保存误码测试数据以及告警事件；本地调测接口子模块， 用于实现本地调测接口和控制模块之间的通信；所述FPGA模块与控制模块相 连接后，分别与日志模块、本地调测子模块相连接。
4、根据权利要求3所述的多路E1误码测试仪，其特征在于：所述多路 E1误码测试仪还设置有以太网口，所述本地调测模块还设置有用于数据包的 接收、解析以及封装发送的数据包处理模块，本地调测模块的控制模块依次与 数据包处理模块、以太网口相连接后，再通过以太网与用于对多路E1误码测 试仪进行集中管理的上位机相连接。
5、根据权利要求4所述的多路E1误码测试仪，其特征在于：所述外部 PC设置有用于接收用户输入的超级终端；所述上位机设置有用户控制模块， 用于显示多路E1误码测试仪的上报的误码测试数据和告警事件，和接收用户 输入的监控信息并传输给相应的多路E1误码测试仪。
6、根据权利要求4所述的多路E1误码测试仪，其特征在于：所述上位机 设置有：用于对误码测试数据和告警事件进行统计分析的统计分析模块，用于 定制打印测试报表的打印定制模块。
7、多路E1误码测试方法，其特征在于，包括以下步骤：
a.误码检测模块产生伪随机序列信号并依次经E1接口芯片、变压器芯片、 TVS管和E1信号接口下发到各E1设备；
b.各E1设备对伪随机序列信号进行处理和逆处理后，分别上发E1信号 到E1信号接口；
c.TVS管对各路E1信号进行削峰后经变压器芯片传送到E1接口芯片；
d.E1接口芯片将变压器芯片传来的E1信号转换成误码检测模块能识别的 高低电平表示的E1信号，并检测LOS事件；
e.误码检测模块对E1接口芯片传来的的各路E1信号进行帧同步、误码 检测，并记录误码数、总传输比特数和告警事件；
f.本地调测模块读取误码检测模块所记录的误码数、总传输比特数以及告 警事件，统计告警事件，根据误码个数和总传输比特数计算相关的误码测试数 据，并将误码测试数据和告警事件发送给本地调测接口进行上报，该误码测试 数据包括误码检测模块所记录的误码数。
8、根据权利要求7所述的多路E1误码测试方法，其特征在于：步骤f所 述相关的误码测试数据包括误码秒、严重误码秒和不可用秒；所述告警事件包 括：LOS事件、LOF事件以及AIS事件。
9、根据权利要求7所述的多路E1误码测试方法，其特征在于：步骤f所 述本地调测模块读取误码检测模块所记录的误码数、总传输比特数以及告警事 件，统计告警事件，根据误码数计算相关的误码测试数据，并将误码测试数据 和告警事件发送给本地调测接口进行上报，其具体操作如下：
f.1.本地调测模块中的FPGA模块轮询误码检测模块所记录的误码数、总 传输比特数以及告警事件；
f.2.当误码检测模块有新的误码数、总传输比特数或告警事件产生时，本 地调测模块中的FPGA模块进行读取，统计告警事件，根据误码数和总传输比 特数计算相关的误码测试数据，将新的误码测试数据、告警事件发送到控制模 块，控制模块将误码测试数据和告警事件分别发送到本地调测子模块、日志模 块；其中本地调测子模块将接收到的数据通过本地调测接口输出到外部PC进 行显示，日志模块则将误码测试数据和告警事件进行保存。
10、根据权利要求7至9任一项所述的多路E1误码测试方法，其特征在 于：包括以下步骤：本地调测模块根据用户输入的监控信息进行本地操作及监 控，具体可以为外部PC本地操作及监控方法或联网远程操作及监控方法：
外部PC本地操作及监控方法具体如下：本地调测模块中的本地调测子模 块监控所述本地调测接口，当接收到用户通过外部PC输入的监控信息时，本 地调测模块将该监控信息转换为系统消息结构的监控信息并发送到控制模块， 控制模块将系统消息结构的监控信息转发到FPGA模块，FPGA模块根据该系 统消息结构的监控信息对误码检测模块进行读写操作后将结果返回到控制模 块，控制模块再将结果经本地调测模块进行结构转换后，经本地调测接口输出 到外部PC进行显示；
联网远程操作及监控方法具体如下：数据包处理模块监控所述以太网口， 当接收到用户通过上位机输入的网络数据包时，数据包处理模块解析该网络数 据包并转换为系统的消息结构的监控信息并发送到控制模块，控制模块将系统 消息结构的监控信息转发到FPGA模块，FPGA模块根据该系统消息结构的监 控信息对误码检测模块进行读写操作后将结果返回到控制模块，控制模块再将 结果经数据包处理模块封装成网络数据包，然后经以太网口通过以太网输出到 上位机。
技术领域
本发明涉及E1误码测试技术，尤其涉及一种多路E1误码测试仪及多路 E1误码测试方法。
背景技术
传统的E1误码测试仪，其结构如图1所示，包括依次电连接的E1信号 接口、TVS管、变压器芯片、E1接口芯片、FPGA和监控模块，所述监控模 块还分别与液晶面板、按键面板相连接，实现可视化和人机操作。其中，E1 误码测试仪自身产生的伪随机序列信号具体是由FPGA产生，为数字器件 (FPGA即为数字器件的一种)能识别的高低电平信号，须由E1接口芯片转 换为HDB3码格式信号后再下发到待测E1设备；待测E1设备上发的E1信号 为HDB3码格式，其须由E1接口芯片转换为数字器件能识别的高低电平信号 后再上发给FPGA。
所述E1信号接口一般采用BNC(基本网络卡)接口，EI设备与E1误码 测试仪之间通过BNC接口进行信号的传输，而且，只能进行单路的信号传输， 即：E1误码测试仪向E1设备下发信号时，只能采用图1中所示的TX信号， 而E1设备向E1误码测试仪上发信号时，只能采用图1中所示的RX信号。
上述传统的E1误码测试仪用于误码测试时，主要存在以下缺陷：
1、单台E1误码测试仪只能检测1路E1信号的误码，当用户需要测试多 台E1设备或者测试单台E1设备的多路E1信号误码时，就需要逐次测试每路 E1信号，或者配备相应数量的E1误码测试仪来逐路测试，设备成本高；
2、用多台E1误码测试仪进行多路误码测试时，测试人员需要逐台操作 E1误码测试仪，同时需逐次设置E1误码测试仪的测试参数，如测试时间、启 动测试等，测试结束后，测试人员需要通过测试仪的液晶面板，逐台手工收集 误码测试数据或者打印测试报表，根据收集到的误码测试数据，输入电脑进行 汇总分析或者制作统计报表，无法满足用户根据需求来定制功能，比如定制打 印报表格式等，缺乏扩展性；而且，测试效率低，人力资源的开销大；
3、由于传统的E1误码测试仪只提供了外接的按键供用户进行操作，而 E1误码测试仪本身只能提供有限的几个按键，从而降低了测试仪的可操作性； 同时每台测试仪都必须配置液晶面板，这样就大大提高了设备的制造成本；
4、由于不能通过以太网口接入局域网，从而不能实现集中管理；需要测 试人员对每台设备进行手工控制测试，增加测试对记录人员的依赖性；
5、传统的测试方法需要测试人员从逐台设备收集记录测试数据，然后输 入电脑进行统计分析，也降低了测试数据的可靠性，而且增加统计分析的工作 量。
发明内容
本发明的另一目的在于提供一种多路E1误码测试方法。
本发明的目的通过下述技术方案实现：多路E1误码测试仪，包括：
多个E1信号接口，每个E1信号接口分别经用于信号削峰的TVS管与变 压器芯片电连接；
变压器芯片，用于对芯片两端信号进行隔离，以免从变压器芯片其中一端 接口过来的干扰影响另一端的后级电路；
E1接口芯片，用于HDB3码格式信号与误码检测模块能识别的高低电平 信号之间的相互转换，并在E1设备上发E1信号时检测LOS(无信号)事件；
误码检测模块，产生伪随机序列信号并下发到E1设备，对E1接口芯片 传来的E1信号进行误码检测，并记录误码数(errors)、总传输比特数和告警 事件，告警事件包括LOS(无信号)、LOF(信号帧失步)以及AIS(全“1” 告警)等事件；
本地调测(CIT，craft interface terminal)模块，用于读取误码检测模块所 记录的误码数、总传输比特数以及告警事件，统计告警事件，根据误码数和总 传输比特数计算相关的误码测试数据，该相关的误码测试数据包括误码秒(ES， error seconds)、严重误码秒(SES，severely errored second)和不可用秒(UAS， unavailable second)等；根据监控信息进行操作及监控；
本地调测(CIT，craft interface terminal)接口，与外部PC相连，用于接 收外部PC传来的监控信息，并上报本地调测模块传来的误码测试数据和告警 事件，该误码测试数据包括误码检测模块所记录的误码数。
所述E1信号接口为BNC接口或RJ45接口。
所述E1信号接口优选为8个，每个E1信号接口同时与2个(E1信号接 口为BNC接口时)或4个(E1信号接口为RJ45接口时)TVS管连接，然后， 每个TVS管分别与变压器芯片电连接。
所述误码检测模块采用FPGA等数字器件。
所述本地调测模块设置有：FPGA模块，用于读取误码检测模块所记录的 误码数、总传输比特数以及告警事件，统计告警事件，根据误码数和总传输比 特数计算相关的误码测试数据，该相关的误码测试数据包括误码秒(ES，error seconds)、严重误码秒(SES，severely errored second)和不可用秒(UAS， unavailable second)等，以及根据监控信息进行操作及监控；控制模块，用于 进行数据分发；日志模块，用于保存误码测试数据以及告警事件；本地调测 (CIT，craft interface terminal)子模块，用于实现本地调测接口和控制模块之 间的通信；所述FPGA模块与控制模块相连接后，分别与日志模块、本地调测 子模块相连接。
所述日志模块采用铁电存储器(fram)。
优选的，所述外部PC设置有用于接收用户输入的监控信息的超级终端， 用户通过超级终端输入监控信息给误码测试仪，实现本地操作及监控。
本发明多路E1误码测试仪还可以通过联网方式实现对多路E1误码测试 仪的集中管理，优选的技术方案是：所述多路E1误码测试仪还设置有以太网 口，所述本地调测模块相应还设置有用于数据包的接收、解析以及封装发送的 数据包处理模块，本地调测模块的控制模块依次与数据包处理模块、以太网口 相连接后，再通过以太网与用于对多路E1误码测试仪进行集中管理的上位机 相连接，将误码测试数据和告警事件上传到上位机。
所述数据包处理模块优选为用于SNMP(简单网管协议)包的接收、解析 以及封装发送的SNMP模块。
所述上位机可以设置有用户控制模块，用于显示多路E1误码测试仪上传 的误码测试数据和告警事件，和接收用户输入的监控信息并传输给相应的多路 E1误码测试仪，实现远程操作、监控以及集中管理。
所述上位机可以设置有用于对误码测试数据和告警事件进行统计分析的 统计分析模块。
所述上位机还可以设置有用于定制打印测试报表的打印定制模块，打印定 制模块可以根据用户的定制，打印具体的误码测试数据、告警事件。
多路E1误码测试仪的E1误码测试方法，具体步骤如下：
a.误码检测模块产生伪随机序列信号并依次经E1接口芯片、变压器芯片、 TVS管和E1信号接口下发到各E1设备；
b.各E1设备对伪随机序列信号进行处理和逆处理后，分别上发E1信号 到E1信号接口；
c.TVS管对各路E1信号进行削峰后经变压器芯片传送到E1接口芯片；
d.E1接口芯片将变压器芯片传来的E1信号转换成误码检测模块能识别的 高低电平表示的E1信号，并检测LOS事件；
e.误码检测模块对E1接口芯片传来的的各路E1信号进行帧同步、误码 检测，并记录误码数(errors)、总传输比特数和告警事件，告警事件包括LOS (无信号)、LOF(信号帧失步)以及AIS(全“1”告警)等事件；
f.本地调测模块读取误码检测模块所记录的误码数、总传输比特数以及告 警事件，统计告警事件，根据误码数和总传输比特数计算相关的误码测试数据， 并将误码测试数据和告警事件发送给本地调测接口进行上报，该误码测试数据 包括误码检测模块所记录的误码数。
上述E1误码测试方法中，用户可以通过外部PC输入监控信息，并通过 本地调测接口输入到本地调测模块，本地调测模块根据用户输入的监控信息进 行本地操作及监控，并将结果经本地调测接口输出到外部PC。优选的，用户 通过设置于外部PC的超级终端输入监控信息。
上述E1误码测试方法中，步骤f所述本地调测模块读取误码检测模块所 记录的误码数、总传输比特数以及告警事件，统计告警事件，根据误码数计算 相关的误码测试数据，并将误码测试数据和告警事件发送给本地调测接口进行 上报，其具体操作如下：
f.1.本地调测模块中的FPGA模块轮询误码检测模块所记录的误码数、总 传输比特数以及告警事件；
f.2.当误码检测模块有新的误码数、总传输比特数或告警事件产生时，本 地调测模块中的FPGA模块进行读取，统计告警事件，根据误码数和总传输比 特数计算相关的误码测试数据，将新的误码测试数据、告警事件发送到控制模 块，控制模块将误码测试数据和告警事件分别发送到本地调测子模块、日志模 块；其中本地调测子模块将接收到的数据通过本地调测接口输出到外部PC进 行显示，日志模块则将误码测试数据和告警事件进行保存。
当本发明多路E1误码测试仪设置有以太网口，所述本地调测模块设置有 数据包处理模块，所述控制模块依次与数据包处理模块、以太网口相连接后， 通过以太网与上位机相连接时，步骤f.2.所述的控制模块还同时将误码测试数 据和告警事件发送到数据包处理模块进行网络数据包的封装，然后将网络数据 包经以太网口通过以太网发送到上位机。上位机可以通过其设置的打印定制模 块，根据用户的定制，打印具体的误码测试数据、告警事件；也可以通过其设 置的统计分析模块，对误码测试数据和告警事件进行统计分析。
当所述数据包处理模块为SNMP模块时，SNMP模块将误码测试数据和 告警事件封装成SNMP(简单网管协议)包。
上述E1误码测试方法中，本地调测模块还可以根据用户输入的监控信息 进行操作及监控，具体可以为外部PC本地操作及监控方法或联网远程操作及 监控方法。
其中，外部PC本地操作及监控方法具体如下：本地调测模块中的本地调 测子模块监控所述本地调测接口，当接收到用户通过外部PC输入的监控信息 时，本地调测子模块将该监控信息转换为系统消息结构的监控信息并发送到控 制模块，控制模块将系统消息结构的监控信息转发到FPGA模块，FPGA模块 根据该系统消息结构的监控信息对误码检测模块进行读写操作后将结果返回 到控制模块，控制模块再将结果经本地调测子模块进行结构转换后，经本地调 测接口输出到外部PC进行显示。
联网远程操作及监控方法具体如下：数据包处理模块监控以太网口，当接 收到用户通过上位机输入的网络数据包时，数据包处理模块解析该网络数据包 并转换为系统的消息结构的监控信息并发送到控制模块，控制模块将系统消息 结构的监控信息转发到FPGA模块，FPGA模块根据该系统消息结构的监控信 息对误码检测模块进行读写操作后将结果返回到控制模块，控制模块再将结果 经数据包处理模块封装成网络数据包，然后经以太网口通过以太网输出到上位 机。
本发明相对于现有技术具有如下的优点及效果：
(1)本发明多路E1误码测试仪设置有多个E1信号接口，可以同时接入 多路E1信号，同时进行多路E1信号的误码测试，大大降低了设备成本，有 利于推广和应用；
(2)用户可以通过外部PC输入监控信息，由多路E1误码测试仪的本地 调测模块根据该监控信息进行本地操作及监控，相比于现有误码测试仪需要手 工操作及监控来说，提高了设备的可操作性；同时，外部PC也可以显示操作 及监控的结果，集操作、监控和测试显示于一体，大大提高了测试效率，节省 了人力资源的开销；
(3)本发明多路E1误码测试仪可以通过设置以太网接口，通过以太网连 接到上位机，实现了联网操作和监控，同时，也实现了联网远程显示误码测试 数据和告警事件；同时，1台上位机可以经以太网同时与多台多路E1误码测 试仪进行联网，实现了对多台多路E1误码测试仪的集中管理，也大大提高了 测试效率，节省了人力资源的开销，降低了设备成本，有利于推广和应用；
(4)本发明多路E1误码测试仪采用轮询机制读取误码测试数据和告警事 件，智能性强；
(5)本发明多路E1误码测试仪采用外部PC或上位机来收集误码测试数 据和告警事件，相比于现有技术中采用手工收集方式，降低了测试过程对测试 记录人员的依赖性；
(6)本发明上位机可以通过其设置的打印定制模块，根据用户的定制， 打印具体的误码测试数据、告警事件；也可以通过其设置的统计分析模块对误 码测试数据和告警事件进行统计分析，扩展性好，提供了测试效率，节省了人 力资源的开销。
(6)本发明多路E1误码测试仪的E1信号接口可以采用RJ45接口，达 到双线传输差分信号RX、TX，增强信号抗干扰能力。
附图说明
图1为传统的E1误码测试仪结构图；
图2为实施例多路E1误码测试仪的结构图；
图3为实施例多路E1误码测试仪的误码测试方法流程示意图。
具体实施方式
实施例1
多路E1误码测试仪，如图2所示，包括：
多个E1信号接口，每个E1信号接口分别经用于信号削峰的TVS管与变 压器芯片电连接；
变压器芯片，用于对芯片两端信号进行隔离，以免从变压器芯片其中一端 接口过来的干扰影响另一端的后级电路；
E1接口芯片，用于HDB3码格式信号与误码检测模块能识别的高低电平 信号之间的相互转换，具体表现为HDB3码的“+1”对应于数字信号“10”， “-1”对应于“01”，“0”对应与“00”；并在E1设备上发E1信号时检测LOS 事件；
误码检测模块，产生伪随机序列信号并下发到E1设备，对E1接口芯片 传来的E1信号进行误码检测，并记录误码数(errors)、总传输比特数和告警 事件，告警事件包括LOS(无信号)、LOF(信号帧失步)以及AIS(全“1” 告警)等事件；
本地调测(CIT，craft interface terminal)模块，用于读取误码检测模块所 记录的误码数、总传输比特数以及告警事件，统计告警事件，根据误码数和总 传输比特数计算相关的误码测试数据，该相关的误码测试数据包括误码秒(ES， error seconds)、严重误码秒(SES，severely errored second)和不可用秒(UAS， unavailable second)等；根据监控信息进行操作及监控；
本地调测(CIT，craft interface terminal)接口，与外部PC相连，用于接 收外部PC传来的监控信息，并上报本地调测模块传来的误码测试数据和告警 事件，该误码测试数据包括误码检测模块所记录的误码数。
所述E1信号接口为BNC接口或RJ45接口。当接口为BNC接口时，如 图2所示，只有单线传递信号RX、TX，当接口为RJ45接口时，采用双线传 输差分信号RX+、RX-，以及差分信号TX+、TX-。
本实施例中，所述E1信号接口优选为8个，每个E1信号接口同时与2 个(E1信号接口为BNC接口时)或4个(E1信号接口为RJ45接口时)TVS 管连接，然后，每个TVS管分别与变压器芯片电连接。
本实施例中，所述误码检测模块采用FPGA。
所述本地调测模块设置有：FPGA模块，用于读取FPGA所记录的误码数、 总传输比特数以及告警事件，统计告警事件，根据误码数和总传输比特数计算 相关的误码测试数据，该相关的误码测试数据包括误码秒(ES，error seconds)、 严重误码秒(SES，severely errored second)和不可用秒(UAS，unavailable second)等；控制模块，用于进行数据分发；日志模块，用于保存误码测试数 据以及告警事件；本地调测子模块，用于实现本地调测接口和控制模块之间的 通信；所述FPGA模块与控制模块相连接后，分别与日志模块、本地调测子模 块相连接。
所述日志模块采用铁电存储器(fram)。
优选的，所述外部PC设置有用于接收用户输入监控信息的超级终端，用 户通过超级终端输入监控信息给误码测试仪，实现本地操作及监控。
本发明多路E1误码测试仪还可以通过联网方式实现对多路E1误码测试 仪的集中管理，优选的技术方案是：所述多路E1误码测试仪设置有以太网口， 所述本地调测模块相应设置有用于数据包的接收、解析以及封装发送的数据包 处理模块，本地调测模块的控制模块依次与数据包处理模块、以太网口相连接 后，再通过以太网与用于对多路E1误码测试仪进行集中管理的上位机相连接， 将误码测试数据和告警事件上传到上位机。
所述数据包处理模块为用于SNMP(简单网管协议)包的接收、解析以及 封装发送的SNMP模块。
所述上位机可以设置有用户控制模块，用于显示多路E1误码测试仪的上 报的误码测试数据和告警事件，和接收用户输入的监控信息并传输给相应的多 路E1误码测试仪，实现远程操作、监控以及集中管理。
所述上位机可以设置有用于对误码测试数据和告警事件进行统计分析的 统计分析模块。
所述上位机可以设置有用于定制打印测试报表的打印定制模块，打印定制 模块可以根据用户的定制，打印具体的误码测试数据、告警事件。
上述多路E1误码测试仪的E1误码测试方法，如图3所示，具体步骤如 下：
a.FPGA产生伪随机序列信号并依次经E1接口芯片、变压器芯片、TVS 管和E1信号接口下发到各E1设备；
b.各E1设备对伪随机序列信号进行处理和逆处理后，分别上发E1信号 到E1信号接口；
c.TVS管对各路E1信号进行削峰后经变压器芯片传送到E1接口芯片；
d.E1接口芯片将变压器芯片传来的E1信号转换成FPGA能识别的高低电 平表示的E1信号，并检测LOS事件；
e.FPGA对E1接口芯片传来的的各路E1信号进行帧同步、误码检测，并 记录误码数(errors)、总传输比特数和告警事件，告警事件包括LOS(无信号)、 LOF(信号帧失步)以及AIS(全“1”告警)等事件；
f.本地调测模块读取FPGA所记录的误码数、总传输比特数以及告警事 件，统计告警事件，根据误码数和总传输比特数计算相关的误码测试数据，并 将误码测试数据和告警事件发送给本地调测接口进行上报，该误码测试数据包 括误码检测模块所记录的误码数。
上述E1误码测试方法中，用户可以通过外部PC输入监控信息，并通过 本地调测接口输入到本地调测模块，本地调测模块根据用户输入的监控信息进 行本地操作及监控，并将结果经本地调测接口输出到外部PC。优选的，用户 通过设置于外部PC的超级终端输入监控信息。
上述E1误码测试方法中，步骤f所述本地调测模块读取FPGA所记录的 误码数、总传输比特数以及告警事件，统计告警事件，根据误码数和总传输比 特数计算相关的误码测试数据，并将误码测试数据和告警事件发送给本地调测 口进行上报，其具体操作如下：
f.1.本地调测模块中的FPGA模块轮询FPGA所记录的误码数、总传输比 特数以及告警事件，FPGA的数据在每次被读取后，都将该数据置零；
f.2.当FPGA有新的误码数或告警事件产生时，本地调测模块中的FPGA 模块进行读取，统计告警事件，根据误码数和总传输比特数计算相关的误码测 试数据，将新的误码测试数据、告警事件发送到控制模块，控制模块将误码测 试数据和告警事件分别发送到本地调测子模块、日志模块；其中本地调测子模 块将接收到的数据通过本地调测接口输出到外部PC进行显示，日志模块则将 误码测试数据和告警事件进行保存。
步骤f.2.所述的控制模块还同时将误码测试数据和告警事件发送到数据包 处理模块进行网络数据包的封装，然后将网络数据包经以太网口通过以太网发 送到上位机。上位机可以通过其设置的打印定制模块，根据用户的定制，打印 具体的误码测试数据、告警事件；也可以通过其设置的统计分析模块，对误码 测试数据和告警事件进行统计分析。
当所述数据包处理模块为SNMP模块时，SNMP模块将误码测试数据或 告警事件封装成SNMP(简单网管协议)包。
上述E1误码测试方法中，本地调测模块还可以根据用户输入的监控信息 进行操作及监控，具体可以为外部PC本地操作及监控方法或联网远程操作及 监控方法。
其中，外部PC本地操作及监控方法具体如下：本地调测模块中的本地调 测子模块监控所述本地调测接口，当接收到用户通过外部PC输入的监控信息 时，本地调测模块将该监控信息转换为系统消息结构的监控信息并发送到控制 模块，控制模块将系统消息结构的监控信息转发到FPGA模块，FPGA模块根 据该系统消息结构的监控信息对FPGA进行读写操作后将结果返回到控制模 块，控制模块再将结果经本地调测模块进行结构转换后，经本地调测接口输出 到外部PC进行显示。
联网远程操作及监控方法具体如下：数据包处理模块监控所述以太网口， 当接收到用户通过上位机输入的网络数据包时，数据包处理模块解析该网络数 据包并转换为系统的消息结构的监控信息并发送到控制模块，控制模块将系统 消息结构的监控信息转发到FPGA模块，FPGA模块根据该系统消息结构的监 控信息对FPGA进行读写操作后将结果返回到控制模块，控制模块再将结果经 数据包处理模块封装成网络数据包，然后经以太网口通过以太网输出到上位 机。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实 施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、 替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种基于P2P技术的无线传感器网络及其构建方法 | 2020-05-26 | 850 |
| 用于用户数据的保密超级分发的方法和系统 | 2020-05-11 | 155 |
| 一种对等连接流媒体直播系统和装置 | 2020-05-15 | 354 |
| DRM中内容数据包获取的方法及装置 | 2020-05-23 | 467 |
| 一种基于超级计算机的HLA仿真程序的对象调度方法 | 2020-05-16 | 998 |
| 一种基于传输网络的流媒体业务传输平台系统 | 2020-05-19 | 605 |
| 一种视频直播的方法、装置和系统 | 2020-05-22 | 703 |
| 软件分发方法和装置 | 2020-05-14 | 909 |
| 用于流媒体的数字权利管理方法和客户设备 | 2020-05-25 | 307 |
| 一种计算单元超大集群架构的系统 | 2020-05-18 | 6 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
