一种键合结构及其制造方法
阅读：833发布：2020-05-08
专利汇可以提供一种键合结构及其制造方法专利检索，专利查询，专利分析的服务。并且本 发明 提供一种键合结构及其制造方法，在 晶圆 上键合芯片，晶圆的裸片上形成有混合键合结构，芯片背面上也预先形成有背连线结构和混合键合结构，这样，通过背连线结构实现芯片中互连结构的电引出，进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构，实现芯片至晶圆的互连。在该方案中，无需在芯片键合之后进行填充和 研磨 大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。，下面是一种键合结构及其制造方法专利的具体信息内容。
1.一种键合结构的制造方法，其特征在于，包括：
提供底晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；
提供第1至第N芯片，N≥1，从所述芯片的背面预先形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及芯片的导电键合垫，且当N≥2时，第1至第N-
1芯片的正面还形成有混合键合结构且正面的导电键合垫连接至芯片中的互连线；
利用混合键合结构，在底晶圆的各裸片上依次键合第n芯片，以实现芯片与裸片的互连，n从1至N且为自然数。
2.根据权利要求1所述的制造方法，其特征在于，第N芯片的正面还形成有衬垫，所述衬垫连接至第N芯片中的互连线。
3.根据权利要求1所述的制造方法，其特征在于，各芯片通过晶圆级测试。
4.根据权利要求1所述的制造方法，其特征在于，所述导电键合垫的材料为铜，所述介质键合层的材料包括氧化硅、NDC和或他们的组合。
5.根据权利要求1-4中任一项所述的制造方法，其特征在于，芯片的形成方法包括：
提供形成有芯片的待键合晶圆；
在待键合晶圆的正面键合载片；
以所述载片为支撑晶圆，在所述待键合晶圆的背面形成背连线结构以及混合键合结构；
去除载片；
进行待键合晶圆的切割，以获得键合用的芯片。
6.一种键合结构，其特征在于，包括：
底层晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；
第1至第N芯片，N≥1且为自然数，所述芯片的背面上形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且正面的导电键合垫连接至芯片中的互连线，各所述芯片利用混合键合结构依次堆叠键合在裸片之上。
7.根据权利要求6所述的结构，其特征在于，第N芯片的正面还形成有衬垫，所述衬垫连接至第N芯片中的互连线。
8.根据权利要求6所述的结构，其特征在于，各芯片通过晶圆级测试。
9.根据权利要求6所述的结构，其特征在于，所述导电键合垫的材料为铜，所述介质键合层的材料包括氧化硅、NDC和或他们的组合。
一种键合结构及其制造方法
技术领域
背景技术
[0002] 随着半导体技术进入后摩尔时代，为满足高集成度和高性能的需求，芯片结构向着三维方向发展，而晶圆级封装技术得到了广泛的应用，然而，晶圆级的封装是整片晶圆的封装，即使存在失效的裸片也要进行封装，造成资源的浪费。目前芯片到晶圆的封装成为另一个研究热点，而如何在工艺上实现产业化，仍存在很多问题需要解决。
发明内容
[0003] 有鉴于此，本发明的目的在于提供一种键合结构及其制造方法，实现芯片到晶圆的封装，且具有更好的可实施性。
[0004] 为实现上述目的，本发明有如下技术方案：
[0005] 一种键合结构的制造方法，包括：
[0006] 提供底晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；
[0007] 提供第1至第N芯片，N≥1，从所述芯片的背面预先形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及芯片的导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且正面的导电键合垫连接至芯片中的互连线；
[0008] 利用混合键合结构，在底晶圆的各裸片上依次键合第n芯片，以实现芯片与裸片的互连，n从1至N且为自然数。
[0009] 可选地，第N芯片的正面还形成有衬垫，所述衬垫连接至第N芯片中的互连线。
[0010] 可选地，各芯片通过晶圆级测试。
[0012] 可选地，芯片的形成方法包括：
[0013] 提供形成有芯片的待键合晶圆；
[0014] 在待键合晶圆的正面键合载片；
[0015] 以所述载片为支撑晶圆，在所述待键合晶圆的背面形成背连线结构以及混合键合结构；
[0016] 去除载片；
[0017] 进行待键合晶圆的切割，以获得键合用的芯片。
[0018] 一种键合结构，包括：
[0019] 底层晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；
[0020] 第1至第N芯片，N≥1且为自然数，所述芯片的背面上形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且正面的导电键合垫连接至芯片中的互连线，各所述芯片利用混合键合结构依次堆叠键合在裸片之上。
[0021] 可选地，第N芯片的正面还形成有衬垫，所述衬垫连接至第N芯片中的互连线。
[0022] 可选地，各芯片通过晶圆级测试。
[0023] 可选地，所述导电键合垫的材料为铜，所述介质键合层的材料包括氧化硅、NDC和或他们的组合。
[0024] 本发明实施例提供的键合结构及其制造方法，在晶圆上键合芯片，晶圆的裸片上形成有混合键合结构，芯片背面上也预先形成有背连线结构和混合键合结构，这样，通过背连线结构实现芯片中互连结构的电引出，进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构，实现芯片至晶圆的互连。在该方案中，无需在芯片键合之后进行填充和研磨大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。附图说明
[0025] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0026] 图1示出了根据本发明实施例的键合结构的制造方法的流程示意图；
[0027] 图2-4示出了根据本发明实施例一的制造方法形成键合结构过程中的结构示意图；
[0028] 图5-8示出了根据本发明实施例二的制造方法形成键合结构过程中的结构示意图；
[0029] 图9-15示出了根据本发明实施例的制造方法形成键合结构中的芯片过程中芯片结构的示意图。
具体实施方式
[0030] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0031] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0032] 其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0033] 正如背景技术中的描述，目前芯片到晶圆的封装成为另一个研究热点，而如何在工艺上实现产业化，仍存在很多问题需要解决。为此，本申请提供一种键合结构的制造方法，参考图1所示，包括：
[0034] 提供底晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；
[0035] 提供N个芯片，N≥1，所述芯片的背面上预先形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且导电键合垫连接至芯片中的互连线；
[0036] 利用混合键合结构，在各裸片上依次键合第n芯片，以实现芯片与裸片的互连，n从1至N。
[0037] 在本申请中，在晶圆上键合芯片，晶圆的裸片上形成有混合键合结构，芯片背面上也预先形成有背连线结构和混合键合结构，这样，通过背连线结构实现芯片中互连结构的电引出，进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构，实现芯片至晶圆的互连。在该方案中，无需在芯片键合之后进行填充和研磨大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。
[0038] 为了更好地理解本申请的技术方案和技术效果，以下将结合附图对不同的实施例进行描述。
[0039] 实施例一
[0040] 在本实施例中，仅在晶圆上键合一层芯片，该方法制造成本低，同时能够更好地保证芯片间的一致性，具有更好的可实施性。
[0041] 在步骤S101，提供底晶圆10，所述底晶圆10具有阵列排布的裸片10’，所述裸片10’表面上形成有混合键合结构，混合键合结构包括介质键合层120以及导电键合垫122，参考图2所示。
[0042] 该晶圆100可以已在衬底100上完成器件的加工并形成有混合键合结构，衬底100上可以已经形成有器件结构以及电连接器件结构的互连线(图未示出)，器件结构由介质层110覆盖，该介质层110可以包括多层，例如可以包括层间介质层和金属间介质层，可以为氧化硅，互连线形成于介质材料中，器件结构可以为MOS器件、传感器件、存储器件和/或其他无源器件，互连线可以包括多层，不同层的互连线可以通过接触塞、过孔等实现互连，互连线可以为金属材料，例如可以为钨、铝、铜等。在本申请实施例的图示中，仅图示出介质层
110，而并未示出器件结构以及互连线，此处仅是为了简化附图，可以理解的是，在不同的设计和应用中，可以根据需要形成所需的器件结构和所需结构的互连线。
110，而并未示出器件结构以及互连线，此处仅是为了简化附图，可以理解的是，在不同的设计和应用中，可以根据需要形成所需的器件结构和所需结构的互连线。
[0043] 在完成器件加工之后，在晶圆的表面上继续形成混合键合结构，该表面为形成有器件结构的表面，也可以称作晶圆的正面，混合键合结构是指键合界面由不同材质的键合材料(bonding)形成，本申请中，该混合键合结构包括介质键合层120以及导电键合垫122，导电键合垫122形成于介质键合层120之中，且与裸片中的互连线电连接，通常地，导电键合垫122形成于裸片中的顶层互连线上，与顶层互连线电连接，从而实现裸片中互连线的电引出。其中，介质键合层120为键合用介质材料，可以为单层或叠层结构，例如可以为氧化硅(bonding oxide)、氮化硅、NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)或者他们的组合。导电键合垫122为键合导电材料，例如可以为键合金属材料，键合金属材料例如可以为铜。导电键合垫122可以具有合适的结构，为了简化附图，在图示中仅示意出该部分，在一个示例中，可以包括底部的连线孔和其上的过孔(图未示出)。
[0044] 在步骤S102，提供第1芯片20，参考图3所示。
[0045] 在本申请实施例中，该第1芯片20为晶圆完成器件加工之后，将裸片切割后而获得的结构，该芯片可以为完成晶圆级测试后的完好裸片(pass die)。该第1芯片20可以包括衬底200和衬底200上已形成的器件结构以及电连接器件结构的互连线212，器件结构由介质层210覆盖，该介质层210可以包括多层，例如可以包括层间介质层和金属间介质层，可以为氧化硅，互连线形成于介质材料中，器件结构可以具有与底晶圆裸片中相同或不同的器件结构，互连线可以包括多层，不同层的互连线可以通过接触塞、过孔等实现互连，互连线可以为金属材料，例如可以为钨、铝、铜等。在本申请实施例的图示中，仅图示出介质层210和一层互连线212，此处仅是为了简化附图，可以理解的是，在不同的设计和应用中，可以根据需要形成所需的器件结构和所需结构的互连线。
[0046] 此外，在芯片20的背面已经预先形成有背连线结构216和混合键合结构220、222，芯片20的背面即其中衬底200的背面，即与衬底200加工器件结构表面的相对面。该背连线结构216贯穿衬底200直至互连线212，被连线结构216与衬底200之间形成有隔离层217，以与器件结构电绝缘。背连线结构216可以为硅通孔结构，隔离层217可以形成于硅通孔结构的侧壁上，该互连线212可以为器件结构的第一层金属连线层。
[0047] 同底晶圆上的混合键合结构，第1芯片上的混合键合结构也包括介质键合层220以及导电键合垫222，可以具有与底晶圆上的混合键合结构相同或不同的材料和结构，该芯片的导电键合垫222形成于背连线结构216之上并与其电连接。这样，在芯片20与底晶圆上的裸片键合之前，在芯片的背面就预先形成有其中的互连线212的电引出结构以及键合结构，其中，电引出结构包括背连线结构216和导电键合垫222，键合结构包括介质键合层220以及导电键合垫222，这样，在后续键合过程中无需在芯片键合之后进行填充和研磨大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。
[0048] 在该实施例中，仅在底晶圆10上键合一层第1芯片20，还可以在芯片的正面预先形成衬垫214，参考图3所示，该衬垫214电连接至第1芯片20中的互连线212，该互连线可以为芯片20的器件结构的顶层金属连线层。这样，在键合完成之后，就可以通过芯片20上的衬垫214作为整个键合结构的输入/输出端口，降低制造成本，具有更好的可实施性。
[0049] 在步骤S103，利用混合键合结构，在底晶圆10的各裸片10’上键合第1芯片20，以实现第1芯片20与裸片10’的互连，参考图4所示。
[0050] 在底晶圆10上形成有混合键合结构120、122，同时第1芯片20背面上也预先形成有混合键合结构220、222，在键合之前，可以对这些混合键合结构进行清洁。而后，将第1芯片20的导电键合垫222与裸片上的导电键合垫122对准，利用混合键合结构之间的键合力，实现第1芯片20与裸片10’的键合连接，逐一将各第1芯片20键合至底晶圆10上的各裸片10’，即可以实现芯片至晶圆的键合。
[0051] 在该实施例中，仅键合一层芯片即第1芯片20至裸片上，而第1芯片20上预先形成有衬垫，在键合之后即可以完成键合结构的加工，具有好的可实施性。
[0052] 本申请实施例还提供了由上述方法形成的键合结构，参考图4所示，包括：
[0053] 底层晶圆10，所述底晶圆10具有阵列排布的裸片10’，所述裸片10’表面上形成有混合键合结构120、122，混合键合结构包括介质键合层120以及导电键合垫122；
[0054] 第1芯片20，第1芯片20的背面上形成有背连线结构216和混合键合结构220、222，所述背连线结构216分别连接芯片20中的互连线212以及导电键合垫222，第1芯片利用混合键合结构堆叠键合于裸片10’之上。
[0055] 实施例二
[0056] 在本实施例中，在晶圆上键合多层芯片，该方法制造成本低且灵活性高，同时能够更好地保证芯片间的一致性，具有更好的可实施性。以下将重点描述与实施例一不同的部分，相同部分将不再赘述。
[0057] 在步骤S201，提供底晶圆10，所述底晶圆10具有阵列排布的裸片10’，所述裸片10’表面上形成有混合键合结构，混合键合结构包括介质键合层120以及导电键合垫122，参考图5所示。
[0058] 同实施例一中的步骤S101。
[0059] 在步骤S202，提供第1至第N芯片20，N≥2且为自然数，参考图6以及图3所示。
[0060] 在该实施例中，在底晶圆的裸片10’上要依次键合多层的芯片，为了便于描述，将各层芯片分别记做第1至第N芯片，第1芯片键合至裸片上，第2芯片键合至第1芯片上，依次类推，实现多层芯片与晶圆的键合。
[0061] 同上述实施例一，这些芯片20为晶圆完成器件加工之后，将裸片切割后而获得的结构，该芯片可以为完成晶圆级测试后的完好裸片(pass die)。芯片20可以包括衬底200和衬底200上已形成的器件结构以及电连接器件结构的互连线212，不同的芯片中可以具有相同或不同的器件结构。同上述实施例一，仅图示出介质层210和一层互连线212，此处仅是为了简化附图，可以理解的是，在不同的设计和应用中，可以根据需要形成所需的器件结构和所需结构的互连线。
[0062] 其中，第1至第N-1芯片为中间键合层，参考图6所示，对于这些键合后位于中间层的芯片20，芯片20的背面预先形成有背连线结构216和混合键合结构220、222，该混合键合结构也包括介质键合层220以及导电键合垫222，背连线结构216分别连接芯片20中的互连线212以及芯片20的导电键合垫222，同时，芯片20的正面还形成有混合键合结构230、232且正面的导电键合垫232连接至芯片中的互连线212。对于第N芯片为顶层芯片，参考图3所示，仅在该顶层的芯片20背面预先形成有背连线结构216和混合键合结构220、222。
[0063] 第1至第N芯片背面都预先形成的背连线结构216和混合键合结构220、222，这些混合键合结构可以具有相同或不同的材料和结构，同上述实施例一，各芯片20与底晶圆上的裸片键合之前，在芯片的背面就预先形成有其中的互连线212的电引出结构以及键合结构，其中，电引出结构包括背连线结构216和导电键合垫222，键合结构包括介质键合层220以及导电键合垫222，这样，在后续键合过程中无需在芯片键合之后进行填充和研磨大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。
[0064] 在第1至第N-1芯片的正面还形成有混合键合结构230、232，该混合键合结构中的导电键合垫232与芯片中的互连线212电连接，与其连接的互连线212可以为顶层的金属层，该预先形成的混合键合结构230、232用于进一步与其上的芯片键合。
[0065] 进一步地，还可以在第N芯片的正面预先形成衬垫214，该衬垫214电连接至第N芯片20中的互连线212，该互连线可以为芯片20的器件结构的顶层金属连线层。
[0066] 上述各实施例中的衬底可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。
[0067] 在步骤S203，利用混合键合结构，在底晶圆10的各裸片10’上依次键合第n芯片，以实现芯片与裸片的互连，n从1至N且为自然数，参考图7和图8所示。
[0068] 第1至第N芯片的背面都预先形成有混合键合结构，同时，第1至第N-1芯片的正面也预先形成有混合键合结构，这样，在裸片上依次键合第n芯片，即可以实现多层芯片至晶圆的键合。
[0069] 为了便于理解，以2层芯片键合至晶圆为例进行说明。
[0070] 具体的，参考图7所示，首先，利用混合键合结构，先在底晶圆10的各裸片10’上键合第1芯片20-1，以实现第1芯片20-1与裸片10’的互连。
[0071] 在键合之前，可以对这些混合键合结构进行清洁。而后，将第1芯片20-1的导电键合垫222与裸片上的导电键合垫122对准，利用混合键合结构之间的键合力，实现第1芯片20-1与裸片10’的键合连接，逐一将各第1芯片20-1键合至底晶圆10上的各裸片10’，即可以实现第1芯片20-1至晶圆的键合。
[0072] 参考图8所示，接着，继续利用混合键合结构，在各第1芯片20-1上键合第2芯片20-2，以实现第2芯片20-2与第1芯片20-1的互连。
[0073] 同样地，在键合之前，可以对这些混合键合结构进行清洁。而后，将第2芯片20-2的导电键合垫222与第1芯片20-1正面的导电键合垫232对准，利用混合键合结构之间的键合力，实现第2芯片20-2与第1芯片20-1的键合连接，逐一将各第2芯片20-2键合至各裸片上的第1芯片20-1，即可以实现第1芯片20-1至第2芯片20-2的键合。
[0074] 若仍需继续键合第3芯片或更多的芯片，则可以采用相同的步骤进行。
[0075] 若第2芯片即为顶层芯片，则第2芯片的正面可以预先形成有衬垫，在键合之后即可以完成键合结构的加工，具有好的可实施性。
[0076] 本申请实施例还提供了由上述方法形成的键合结构，参考图8所示，包括：
[0077] 底层晶圆10，所述底晶圆10具有阵列排布的裸片10’，所述裸片10’表面上形成有混合键合结构120、122，混合键合结构包括介质键合层120以及导电键合垫122；
[0078] 第1至第N芯片，第1至第N芯片20的背面上形成有背连线结构216和混合键合结构220、222，所述背连线结构216分别连接芯片20中的互连线212以及导电键合垫222，第1至第N-1芯片的正面上形成有混合键合结构230、232且正面的导电键合/232连接至芯片中的互连线212，各第1至第N芯片利用混合键合结构依次堆叠键合在裸片之上。
[0079] 此外，本申请还提供了上述实施例中芯片的形成方法的实施例，以下将结合附图进行详细说明。
[0080] 首先，在步骤S1201，参考图9所示，提供晶圆20’，晶圆20’中形成有上述键合用的芯片20。
[0081] 为了便于描述，本申请中将形成有上述键合用芯片20的晶圆记做待键合晶圆20’。该待键合晶圆20’的衬底200的正面已完成器件加工工艺，对于具有顶层待键合芯片的晶圆，已完成器件结构(图未示出)、互连线212以及衬垫(图未示出)的加工，对于具有中间键合芯片的晶圆，已完成器件结构(图未示出)、互连线212以及正面混合键合结构230、232的加工，器件结构以及互连线212形成于介质层210中，混合键合结构230、232或衬垫可以由介质层230覆盖，以起到后续工艺中保护其不被损伤的作用。
[0082] 而后，在待键合晶圆20’的正面键合载片300，参考图10所示。
[0083] 该载片300仅起到承载作用，可以是没有进行过器件加工工艺的衬底，例如可以为硅衬垫。
[0084] 而后，在步骤S1202，以所述载片300为支撑晶圆，在所述待键合晶圆20’的背面形成背连线结构216以及混合键合结构220、222，参考图14所示。
[0085] 具体的，可以先在待键合晶圆20’的衬底200背面上形成介质层218，该介质层可以为硬掩膜层，参考图10所示，该介质层例如可以为氮化硅、氧化硅或他们的叠层，并在介质层218上形成掩膜层219，该掩膜层219可以为光敏刻蚀剂，可以利用光刻技术在掩膜层219中形成刻蚀图案参考图11所示。
[0086] 而后，在掩膜层219的掩蔽下，从待键合晶圆20’的衬底200背面进行刻蚀，例如可以为反应离子刻蚀，形成贯穿至待键合晶圆20’的芯片中的互连线212的硅通孔，参考图12所示，并在硅通孔的侧壁上形成隔离层217，该隔离层为介质材料，例如可以为氧化硅或氧化硅与氮化硅的叠层，起到绝缘作用。而后，进行金属材料的沉积，例如金属铜的沉积，并进行平坦化，从而，在硅通孔中填充形成背连线结构216，参考图13所示。
[0087] 接着，继续沉积介质键合层220，该介质键合层可以为单层或叠层结构，例如可以为氧化硅或氧化硅与NDC的叠层，并在该介质键合层220中形成导电键合垫222，从而，形成键合结构220、222，参考图14所示。
[0088] 在步骤S1203，去除载片300，参考图15所示。
[0089] 去除载片300之后，可以将待键合晶圆20’转移至另一附着物上，例如可以为粘性胶膜上，并将芯片20正面的衬垫暴露出来，或者将导电键合垫232的表面暴露出来，以形成混合键合界面，参见图15所示。
[0090] 在步骤S1204，进行待键合晶圆的切割，以获得键合用的芯片。
[0091] 可以采用激光或者机械切割的方式，将待键合晶圆20’进行切割，以获得键合用的芯片20。
[0092] 本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
[0093] 以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种搅拌式种子研磨机及其工作方法 | 2020-05-08 | 118 |
| 一种房屋修补用防水材料及其制备方法 | 2020-05-08 | 939 |
| 用于化学机械研磨的设备与方法 | 2020-05-08 | 510 |
| 一种玉米加工用精磨粉装置 | 2020-05-11 | 78 |
| 一种键合结构及其制造方法 | 2020-05-08 | 833 |
| 一种水分散性碳材料的制备方法 | 2020-05-08 | 257 |
| 研磨用组合物 | 2020-05-08 | 354 |
| 一种研磨圆台侧面清扫装置 | 2020-05-08 | 140 |
| 用于TiN-SiN化学机械抛光应用的高选择性的氮化物抑制剂 | 2020-05-08 | 775 |
| 一种适用干法造粒的氧化镁粉末的制备方法 | 2020-05-08 | 649 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
研磨热门专利
QQ群二维码
意见反馈
意见反馈