技术领域
[0001] 本
发明涉及一种悬臂梁谐振器的谐振频率检测系统及方法，属于便携式实验室精密仪器领域。
背景技术
[0002] 随着微
电子器件的出现，微机械
传感器以小体积、高
精度的优势快速占领市场。目前，电子技术与悬臂梁谐振器制备技术已经非常成熟。传统的悬臂梁谐振器检测
电路主频低、检测速度慢、检测
频率范围有限、仪器笨重，传统的扫频
算法运算耗时非常长，导致在研究开发谐振器件的过程中浪费了大量时间；目前，实验室
微悬臂梁谐振器的制备，急需一种便携式的检测设备，来完成对制备谐振器件参数性能的检测。
发明内容
[0003] 针对上述问题，本发明提供一种悬臂梁谐振器的谐振频率检测系统及方法，检测速度快、且精度高。
[0004] 为实现上述目的，本发明采用的技术方案为：
[0005] 一种悬臂梁谐振器的谐振频率检测系统，包括调理电路、
中央处理器和
人机交互模
块；所述中央处理器控制调理电路产生直流偏置的
正弦波信号，激励悬臂梁谐振器，调理电路拾取悬臂梁谐振器的谐振信号，并传输给中央处理器分析处理，得到悬臂梁谐振器的谐振频率，在人机交互模块上显示。
[0006] 上述技术方案中，所述调理电路包括电源电路、高速ADC
采样电路、信号放大电路、峰值检波电路和高速DAC电路。
[0007] 上述技术方案中，所述电源电路包括锂
电池充电电路和电源自动切换电路，所述锂电池充电电路给锂电池进行充电，所述电源自动切换电路为：当外部交流电源接入时，外部电源给整个电源电路供电，5V电源给锂电池充电；当外部交流电源断开时，锂电池升压成5V，给3.3V电源、2V电源和1V电源供电。
[0008] 上述技术方案中，所述中央处理器分析处理的具体过程为：中央处理器对信号进行快速傅里叶变换，得到悬臂梁谐振器响应信号的振幅，对接收到的128次振幅进行最小二乘法拟合，对拟合函数进行求导，得到悬臂梁谐振器的谐振频率。
[0009] 一种悬臂梁谐振器的谐振频率检测方法，中央处理器扫描按键是否按下：若精度优化按键按下，则采用有限点精度优化方法进行优化；若采样按键按下，则对悬臂梁谐振器的谐振频率进行快速扫描；若联网更新按键按下，中央处理器控制GPRS模块进行联网更新；若
开关机按键按下，则保存数据，并进行关机。
[0010] 进一步，所述有限点精度优化方法，具体为：
[0011] 步骤(1)，计算采样时间
[0012] 步骤(2)，
采样频率为f＝20MHz的标准正弦波信号；
[0013] 步骤(3)，将采样时间T0代入快速傅里叶变换；
[0014] 步骤(4)，快速傅里叶变换计算当前频率f0；
[0015] 步骤(5)，计算频率差值ferror＝f0-f；
[0016] 步骤(6)，判断差值ferror是否小于±5‰，小于则跳转步骤(8)，否则跳转步骤(7)；
[0017] 步骤(7)，进行比例反馈调节，f0＝f0+P×ferror，跳转到步骤(1)；
[0018] 步骤(8)，输出最终的T0。
[0019] 进一步，所述悬臂梁谐振器的谐振频率进行快速扫描的具体过程为：
[0020] 步骤(1)，设定扫描频率区间[fstart，fend]；
[0021] 步骤(2)，设定扫描频率间隔
[0022] 步骤(3)，高速DAC电路产生频率为f1的正弦信号激励，经过椭圆
滤波器后，传输给悬臂梁谐振器的激励
电阻；
[0023] 步骤(4)，惠斯通电桥拾取谐振器的振动信号，经过
电压跟随器电路、高通滤波电路、信号放大电路、高速ADC采样电路，得到采样响应信号，并传输给FIFO；
[0024] 步骤(5)，CPU读取FIFO中的采样响应信号；
[0025] 步骤(6)，进行快速傅里叶变换计算本次采样幅值，并保存；
[0026] 步骤(7)，当前频率f1自增间隔频率f0′，公式：f1＝f+f0′，更新当前频率；
[0027] 步骤(8)，判断当前频率是否超过fend，没有超过则跳转步骤(3)，否则执行步骤(9)；
[0028] 步骤(9)，最小二乘法拟合以上128个频率对应的幅值生成函数y＝f(x)；
[0029] 步骤(10)，计算出超过幅值
阈值最多的两个点；
[0030] 步骤(11)，更新扫描频率区间及扫描频率间隔；
[0031] 步骤(12)，查询扫描频率间隔是否小于设定的10Hz间隔，没有则跳转到步骤(1)；
[0032] 步骤(13)，通过对函数f(x)求导，令f′(x)＝0，得到谐振频率值。
[0033] 本发明由于采取以上技术方案，其具有以下优点：
[0034] (1)本发明信号调理电路一级采用电压跟随器电路，使得电路输入获得较大输入阻抗，可对干扰源及微弱信号进行包地处理，电路抗干扰能
力强；
[0035] (2)本发明可通过
液晶显示器实时查看数据变化曲线，且还可以远程手机查看实时数据，数据
可视化。
[0036] (3)本发明对悬臂梁谐振器的谐振频率采用快速扫描，使得获取的谐振频率耗时大大降低，检测速度显著提高。
附图说明
[0037] 图1为本发明一种悬臂梁谐振器的谐振频率检测系统结构
框图；
[0038] 图2为本发明信号采样电路的设计图；
[0039] 图3为本发明一种悬臂梁谐振器的谐振频率检测
流程图；
[0040] 图4为本发明有限点精度优化方法流程图；
[0041] 图5为本发明悬臂梁谐振器的谐振频率快速扫描流程图；
[0042] 图6为本发明联网更新流程图；
[0043] 图7为本发明电源电路。
具体实施方式
[0044] 下面结合附图和
实施例对本发明的技术方案进行详细的描述。
[0045] 如图1所示，本发明一种悬臂梁谐振器的谐振频率检测系统，包括调理电路、中央处理器和人机交互模块。
[0046] 所述调理电路包括电源电路、高速ADC采样电路、电压跟随器电路、高通滤波电路、信号放大电路、峰值检波电路、椭圆滤波器、高速DAC电路。电压跟随器电路的输入端与谐振器的惠斯通电桥相连，电压跟随器电路的输出端与高通滤波电路的输入端相连，高通滤波电路的输出端与信号放大电路的输入端相连，信号放大电路的输出端通过跳线帽一端与高速ADC采样电路相连、一端与峰值检波电路相连，高速ADC采样电路、峰值检波电路均与中央处理器的引脚相连；中央处理器的引脚还与高速DAC电路相连，高速DAC电路的信号通过椭圆滤波器进行平滑滤波后，传输给谐振器的激励电阻。
[0047] 电源电路包括AC-DC电路、 转5V电路、5V转3.3V电路、5V转2V电路、5V转1V电路、锂电池充电电路和电源自动切换电路。AC-DC电路将220V电压通过
变压器变为9V的交流电，9V交流电通过全桥整流、滤波转换为 直流电；2V电源给谐振器上的惠斯通电桥电源供电，1V电源给谐振器上的激励电阻提供直流偏置，5V电源给高速DAC(
数模转换器)、USB
接口、电压跟随器电路、高通滤波电路、信号放大电路、峰值检波电路供电，3.3V电源给中央处理器、显示器、GPRS模块、人机交互按键、高速ADC采样电路供电；锂电池充电电路通过DC接口给锂电池进行充电；如图7所示为整个电源电路，其中R10、R11、R12、D2、Q3、Q4组成电源自动切换电路，当外部5V_IN输入的时候Q3、Q4的栅极引脚为高电平，Q3、Q4截止，5V_IN通过D2
二极管给谐振检测系统供电，Q4有效的控制了电源逆流到V_BAT；当外部5V_IN没有输入，Q3栅极被R12电阻拉低使得Q3导通，锂电池电源经过Q3再通过Q4的寄生二极管给谐振检测系统供电。
[0048] 高速ADC采样电路采用AD9226
模数转换芯片，这是一款12位
分辨率的采样芯片，最大采样率由ADC的采样速度决定，最大采样率可达65MSPS，该电路的主要作用是为了快速采样高速的
输入信号。
[0049] 如图2所示，电压跟随器电路采用AD8065芯片，该芯片当增益为1时，-3dB带宽的采样速度可达140Mhz；本电路的作用是为了获得较高的输入阻抗，可以最大程度避免信号失真，并且输出阻抗十分低，有利于后级信号传递。高通滤波电路采用的是AD8055运放芯片来搭建的高通滤波电路；主要作用是为了消除50Hz的工频噪声，使得小于40KHz的信号不能通过，由于前级跟随器的限制当频率达到140MHz时信号将不能通过。信号放大电路通过AD603芯片进行信号的放大，通过芯片的控制引脚，中央处理器输出一个模拟量的电压
控制信号，来控制放大的倍数，防止信号过度放大产生失真，并且可以保护后级高速ADC采样电路，防止烧坏高速ADC采样电路的芯片。
[0050] 峰值检波电路的作用是跟随悬臂梁谐振器产生的信号峰值，
输出电压跟随输入电压的最大峰值，并保持。
[0051] 高速DAC电路采用的是芯片AD9708，该芯片是一款8位分辨率，转换速度可达125MSPS，通过中央处理器不断改变DAC的输出值，产生离散的正弦波信号。
[0052] 椭圆滤波器的作用是将高速DAC产生的离散正弦信号变得平滑，生成连续的正弦波信号。
[0053] 中央处理器包括FIFO(先进先出储存器)、CPU和flash储存器，FIFO将来自高速ADC采样电路转换的
数字信号快速的储存起来，以便CPU的读取与处理；CPU采用Cotex-A9处理器：具体为三星Exynos4412四核处理器，主频为1.4GHz，该处理器性能强大，本电路直接使用该处理器搭载Linux
操作系统，使得整体性能提高。
[0054] 人机交互模块包括液晶显示器、GPRS模块、USB接口以及人机交互按键。液晶显示器采用的是7寸的LVDS显示屏，屏幕分辨率为1280*800，主要用于采集数据的显示与绘制曲线图，便于用户观察；GPRS模块采用移远通信的M26模块，通过插入
物联网手机卡连接阿里
云物联网平台，将采用数据推送上去，便于远程用户观察，在推送程序中还加入了远程程序更新设置，方便设备后期程序远程
修改；USB接口的作用是将采集到的数据拷贝到U盘等移动设备，方便保存数据；人机交互式按键包括开关机按键、采样按键、精度优化按键以及联网更新按键，当开关机按键按下后检测系统自动开关机，当采样按键按下后检测系统自动采样计算谐振器的谐振频率点，精度优化按键用于确定是否需要优化精度，联网更新按键用于确定更新联网。
[0055] 如图3所示，一种悬臂梁谐振器的谐振频率检测流程图，中央处理器初始化，扫描按键是否按下，若精度优化按键按下，则采用有限点精度优化方法进行优化，若采样按键按下，则对悬臂梁谐振器的谐振频率进行快速扫描，若联网更新按键按下，中央处理器控制GPRS模块进行联网更新；判断USB设备是否接入，接入时，挂载USB设备；扫描开关机按键是否按下，按下，则保存数据，并进行关机。在扫描按键过程中，液晶显示器显示“欢迎”界面。
[0056] 由于中央处理器使用的晶振频率存在精度误差，使得实际的采样时间与理论采样时间存在一定误差，而频率与采样时间是倒数关系，导致很小的时间误差造成非常大的频率误差，所以必须对有限点的采样时间精度进行优化。如图4所示，有限点精度优化方法具体为：
[0057] 步骤(1)，计算采样时间
[0058] 步骤(2)，采样频率为f＝20MHz的标准正弦波信号；
[0059] 步骤(3)，将采样时间T0代入快速傅里叶变换；
[0060] 步骤(4)，快速傅里叶变换计算当前频率f0；
[0061] 步骤(5)，计算频率差值ferror＝f0-f；
[0062] 步骤(6)，判断差值ferror是否小于±5‰，小于则跳转步骤(8)，否则跳转步骤(7)；
[0063] 步骤(7)，进行比例反馈调节，f0＝f0+P×ferror，跳转到步骤(1)；
[0064] 步骤(8)，输出最终的T0。
[0065] 如图5所示，由于常规的逐次扫频算法需要花费大量的时间进行扫频以及运算，本发明对悬臂梁谐振器的谐振频率进行快速扫描，具体的过程为：
[0066] 步骤(1)，设定扫描频率区间[fstart，fend]；
[0067] 步骤(2)，设定扫描频率间隔
[0068] 步骤(3)，高速DAC电路产生频率为f1的正弦信号激励，经过椭圆滤波器后，传输给悬臂梁谐振器的激励电阻；
[0069] 步骤(4)，惠斯通电桥拾取谐振器的振动信号，经过电压跟随器电路、高通滤波电路、信号放大电路、高速ADC采样电路，得到采样响应信号，并传输给FIFO；
[0070] 步骤(5)，CPU读取FIFO中的采样响应信号；
[0071] 步骤(6)，进行快速傅里叶变换计算本次采样幅值，并保存；
[0072] 步骤(7)，当前频率f1自增间隔频率f0′，公式：f1＝f+f0′，更新当前频率；
[0073] 步骤(8)，判断当前频率是否超过fend，没有超过则跳转步骤(3)，否则执行步骤(9)；
[0074] 步骤(9)，最小二乘法拟合以上128个频率对应的幅值生成函数y＝f(x)；
[0075] 步骤(10)，计算出超过幅值阈值最多的两个点；
[0076] 步骤(11)，更新扫描频率区间及扫描频率间隔；
[0077] 步骤(12)，查询扫描频率间隔是否小于设定的10Hz间隔，没有则跳转到步骤(1)；
[0078] 步骤(13)，通过对函数f(x)求导，令f′(x)＝0，得到谐振频率值。
[0079] 如图6所示，联网更新的具体过程，主要包括以下步骤：
[0080] 步骤(1)，中央处理器控制GPRS模块尝试连接网络；
[0081] 步骤(2)，判断连接是否成功，没有则跳转步骤(1)，超过30次跳转步骤(8)；
[0082] 步骤(3)，中央处理器控制GPRS模块尝试连接远程FTP
服务器；
[0083] 步骤(4)，判断连接是否成功，没有则跳转步骤(3)，超过30次跳转步骤(8)；
[0084] 步骤(5)，中央处理器下载远程更新数据包；
[0085] 步骤(6)，中央处理器安装更新程序；
[0086] 步骤(7)，中央处理器看
门狗复位，重新启动检测系统；
[0087] 步骤(8)，异常报错。
[0088] 如图2所示，本发明的信号采样电路，为悬臂梁信号采集电路，图中P1是谐振器的响应信号输入接口；图中U1与TP1组成了电压跟随器电路，U1为
运算放大器，主要功能是提供高的输入阻抗以保证微弱信号最大幅度不失真，TP1是跟随器信号的一个测试点，可以用于连接示波器进行信号观察；图中C1、R1、U2与TP2组成了高频滤波电路，主要目的是为了消除工频噪声对微弱信号的影响，C1采用的是100nF精度±1％的0805贴片电容，R1采用的是40.2Ω精度±1％的0805贴片电阻，将带入C1与R1代入
高通滤波器的计算公式：
得到F＝39.59KHz，证实了高频滤波电路可以滤除40KHz以下的频率，TP2是高通滤波后的
波形测试点；图中U3、TP3、DAC_IN与ADC_OUT组成了信号放大电路，通过控制DAC_IN的引脚电压，进一步可以改变U3运放芯片的放大倍数，进一步可以防止输入信号电压过高导致的高速ADC采样电路的芯片烧坏，也可以根据输入信号的强弱不同进行调整使得输入信号便于高速ADC采样电路的采集，TP3为
输出信号的测试点。
[0089] 所述实施例为本发明的优选的实施方式，但本发明并不限于上述实施方式，在不背离本发明的实质内容的情况下，本领域技术人员能够做出的任何显而易见的改进、替换或变型均属于本发明的保护范围。
