技术领域
[0001] 本
发明涉及高速高
精度采样技术领域，具体来讲，涉及一种时间交替ADC系统通道失配误差的获取方法。
背景技术
[0002] 许多数字
信号处理设备，如雷达基站或VDSL
调制解调器，需要
模数转换器(ADC)具有较高的采样速率。为了获得足够高的采样率，可采用时间交替ADC(TIADC)系统来实现。
[0003] 时间交替ADC系统由M组相互平行的ADC采样通道构成，每个ADC工作
频率为TIADC系统总
采样频率的1/M，以交替采样的方式对
输入信号进行采样，因此，TIADC系统的采样速率可以达到单路ADC最高采样率的M倍，该方法可简单有效地提高模数转换器的采样率。
[0004] 然而，如果TIADC系统相邻采样点之间的间隔不等，即各个通道时钟延迟不匹配时，系统的输出则会产生误差。当输入信号频率为系统采样率一半时，要将该误差控制在最n -1小有效位(LSB)的一半以内，则采样间隔的误差必须低于采样周期的(π2) 倍，其中n为采样系统有效位数，比如对于一6bit的系统，采样间隔的误差必须低于采样周期的0.5％，当采样频率为4GHz时，该误差必须控制在1.2皮秒以内。
[0005] 除了时钟延迟失配误差，TIADC系统各个通道之间的增益及偏移失配误差也为系统的输出引入误差。增益、偏移及时钟失配误差对TIADC系统输出的影响，表现在输出
频谱上则是产生除输入信号频率之外的失真频谱，这类失真频谱降低了TIADC系统的无杂散动态范围(SFDR)，使TIADC系统的
分辨率低于单路ADC。
[0006] 如果可以计算出TIADC系统各个通道的失配误差，就可以根据这些误差对各个通道的输出数据进行校准或补偿，减小失配误差，降低输出频谱失真，提高系统SFDR。目前多数失配误差的获取方法都是在忽略增益、偏移及时钟延迟失配误差中的一种或两种的
基础上建立的，通过这些方法获取的失配误差本身就存在误差；此外，某些获取方法还需要额外
电路如数字
滤波器的配合才能完成，额外电路的加入不仅会带来新的误差，而且无法获取超高速TIADC系统通道的失配误差。
发明内容
[0007] 本发明的目的在于克服
现有技术的不足，提供一种更为精确的时间交替ADC系统通道失配误差的获取方法。
[0008] 为实现上述目的，本发明的时间交替ADC系统通道失配误差的获取方法，包括以下步骤：
[0009] (1)、用正弦信号发生器产生频率为fin的正弦输入信号x(t)，时间交替ADC系统对该正弦输入信号x(t)进行采样，得到各个通道的实际输出序列Yi＝[yi[0]，yi[1]，…，yi[N-1]]i＝0，1...M-1，其中，M是时间交替ADC系统的通道数；
[0010] (2)、选取某个通道为参考通道，利用插值函数对其实际输出序列插值，得到其余通道相对于参考通道无失配误差的输出序列；
[0011] (3)、对其余通道无失配误差的输出序列和实际输出序列分别采用正弦拟合法进行拟合，构建出拟合的其余通道的无失配误差的输出序列正弦表达式和实际输出序列正弦表达式；
[0012] (4)、根据拟合的其余通道无失配误差的输出正弦表达式和实际输出正弦表达式以及时间交替ADC系统的采样模型yi[n]＝gix(nMTs+iTs+Δti)+osi，得到其余通道相对于参考通道的失配误差，其中gi、Δti以及ci分别为时间交替ADC系统第i通道的增益、采样时钟延迟以及偏移，Ts为时间交替ADC系统的采样周期。
[0013] 本发明的目的是这样实现的，在时间交替ADC系统通道失配误差的获取方法中采用插值、正弦拟合，并考虑了增益、偏移及时钟延迟误差，保证了获得的通道失配误差的精度；对参考通道序列的插值采用插值函数进行，不需要实际的插值滤波电路，保证了插值序列的准确性，且不会引入新的误差；直接对存储好的时间交替ADC系统输出序列进行处理，不需要考虑系统工作速度，因此可测量超高速时间交替ADC系统；不需要在时间交替ADC系统中加入额外的电路，除减少了系统开销外，还使该方法可用于已经设计好的时间交替ADC系统通道失配误差的获取，并且不会引入新的误差，达到了精确测量的目的。
附图说明
[0014] 图1是本发明时间交替ADC系统通道失配误差的获取方法一种具体实施方式下的电原理
框图；
[0015] 图2是图1所示的时间交替ADC系统第i个ADC通道的采样模型；
[0016] 图3是图1所示的时间交替ADC系统存在量化误差时，获取的通道失配误差与实际通道失配误差的相对误差曲线图；
[0017] 图4是图1所示的时间交替ADC系统存在量化误差与通道随机误差时，获取的通道失配误差与实际通道失配误差的相对误差曲线图；
[0018] 图5是图1所示的正弦信号发生器产生的正弦输入信号包含谐波失真，时间交替ADC系统存在量化误差与通道随机误差时，获取的通道失配误差与实际通道失配误差的相对误差曲线图；
[0019] 图6是根据本发明获取的通道失配误差对高速数字化仪通道输出校准前后的输出
波形图，其中，图6a是未校准时的输出波形图，图6b是校准后的输出波形图。
具体实施方式
[0020] 下面结合附图对本发明的具体实施方式进行描述，以便更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当采用已知功能和设计的详细描述也许会
淡化本发明的主要内容时，这些描述在这儿将被忽略。
[0022] 图1是本发明时间交替ADC系统通道失配误差的获取方法一种具体实施方式下的电原理框图
[0023] 在本实施例中，如图1所示，时间交替ADC系统通道失配误差的获取方法涉及的
硬件包括三个部分：正弦信号发生器1、M通道的时间交替ADC系统2及装有数学计算
软件MATLAB的计算机3。M通道的时间交替ADC系统2的通道标号从上到下依次为0，1，...，M-1，
时钟信号直接提供通道ADC0，然后依次延时1，2，...，M-1个采样周期后，分别提供给通道ADC1、通道ADC2，...，通道ADCM-1。
[0024] M通道时间交替ADC系统2的工作频率，即时钟信号的频率为fs，时间交替ADC系统的采样周期为Ts，Ts＝1/fs。用正弦信号发生器2产生频率为fin＝Jfs/N＜fs/2M的正弦输入信号x(t)，其中N为单个通道采样点个数，J和N互质，满足上述频率要求的正弦信号x(t)作为M通道时间交替ADC系统2的输入信号，可使正弦输入信号x(t)获得
相位在[0，2π]上均匀分布N个不同的采样点，有利于提高计算精度。
[0025] 用时间交替ADC系统2对输入正弦信号x(t)进行采样，每个通道取N＝3000个采样点，将各个通道实际输出序列Yi＝[yi[0]，yi[1]，...，yi[N-1]]i＝0，1…M-1存入装有数学计算软件MATLAB的计算机3中待下步处理，其中yi[n]＝gix(nMTs+iTs+Δti)+osi。选取第0通道为参考通道，将0通道的实际输出序列Y0＝[y0[0]，y0[1]，…，y0[N-1]]导入数学计算软件MATLAB中，用int erp(Y0，M)函数对0通道实际输出序列Y0＝[y0[0]，y0[1]，...，y0[N-1]]做M倍插值，得到M通道时间交替ADC系统2其余通道不存在通道失配误差的输出序列
[0026] 用正弦函数Acos(2πfintn)+Bsin(2πfintn)+C分别拟合其余通道的实际输出及不存在通道失配误差的输出序列，其中A，B，C为拟合时需要确定的正弦表达式参数。设为通道i不存在通道失配误差的输出序列 的正弦表达式参数，Ai，Bi，Ci为通道i实际输出序列Yi的正弦表达式参数。根据时间交替ADC系统的采样模型yi[n]＝gix(nMTs+iTs+Δti)+osi，可以得到：
[0027]
[0028]
[0029]
[0030] 最后，得到通道i相对于通道0的失配误差为：
[0031]
[0032] 时间交替ADC系统2对正弦输入信号x(t)进行采样，每个通道再取N＝3000个采样点，重复上述步骤多次，将多次获得的通道失配误差Δti、gi、osi分别进行平均，以减小系统中量化误差、随机误差对获取的通道失配误差精度的影响。
[0033] 图2是图1所示的时间交替ADC系统第i个ADC通道的采样模型
[0034] 如图2所示，时间交替ADC系统单个通道的采样模型，其第i个ADC通道的增益、偏移及时钟延迟误差分别为gi，osi，Δti，第i个ADC通道采样获得的实际输出序列为：
[0035] yi[n]＝gix(nMTs+iTs+Δti)+osi
[0036] 在本实施中，获得的通道失配误差的计算精度用相对误差公式：
[0037]
[0038] 进行表示，其中 表示采用本发明的方法获得的通道失配误差，E是实际通道失配误差。
[0039] 图3是图1所示的时间交替ADC系统存在量化误差时，获取的通道失配误差与实际通道失配误差的相对误差曲线图
[0040] 在本实施中，时间交替ADC系统仅仅存在8bit量化误差时，由图3可以看出本发明计算出的通道失配误差相对于实际通道失配误差的偏差可控制在4％以内，并且随着重复获得的通道失配误差的次数的增多，偏差进一步缩小。
[0041] 图4是图1所示的时间交替ADC系统存在量化误差与通道随机误差时，获取的通道失配误差与实际通道失配误差的相对误差曲线图
[0042] 在本实施例中，时间交替ADC系统中存在8bit量化误差及通道随机误差，且随机误差服从均值为0方差为0.01的高斯分布时，获得的通道失配误差的精度，由图4可以看出，相对于实际误差通道失配误差的偏差可控制在5％以内，并且随着重复获得的通道失配误差的次数的增多，偏差进一步缩小。
[0043] 图5是图1所示的正弦信号发生器产生的正弦输入信号包含谐波失真，时间交替ADC系统存在量化误差与通道随机误差时，获取的通道失配误差与实际通道失配误差的相对误差曲线图
[0044] 在本实施例中，正弦输入信号x(t)中存在谐波失真，时间交替ADC系统中存在8bit量化误差及通道随机误差服从均值为0方差为0.01的高斯分布时，获得的通道失配误差的精度，由图5可以看出，相对于实际通道失配误差的偏差可控制在7％以内，并且随着重复获得的通道失配误差的次数的增多，偏差进一步缩小。
[0045] 图6是根据本发明获取的通道失配误差对高速数字化仪通道输出校准前后的输出波形图，其中，图6a是未校准时的输出波形图，图6b是校准后的输出波形图。
[0046] 将本发明获得的时间交替ADC系统通道失配误差应用于实际12bit、400MSPs高速数字化仪校准中。该数字化仪主要由两通道时间交替ADC系统构成，由于高速数字化仪通道失配误差是未知的，为了有效验证本发明获取的通道失配误差的高精度，可根据本发明获取的通道失配误差对数字化仪输出进行校准，观察是否能提高高速数字化仪的性能。图6显示了根据本发明获取的通道失配误差对高速数字化仪通道输出校准前后的输出波形，由图6a可以看出校准前，由于通道失配误差的影响，输出的
正弦波形不平滑有毛刺；由图6b可以看出根据本发明获得的通道失配误差，对系统校准后，输出的正弦波形更加平滑，说明通道失配误差减小了，因此验证本发明的有效性。
[0047] 尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的
权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
