技术领域
[0001] 本实用新型涉及一种电力线
干扰信号提取与同步回放装置，属电力载波通信技术领域。
背景技术
[0002] 低电力线载波通信在用电信息采集系统下行通道中占用重要地位，它具有建设成本低，无运行
费用等优势。低压电力线对于载波抄表具有高衰减、强干扰和阻抗结构可变等动态时变特征，现场信道环境恶劣。载波通信使用电力线作为传输信道，
电网的干扰信号对通信过程有严重影响，导致现有载波通信的抄表成功率偏低，数据传输速率低下。提取和回放电网干扰信号，是研究其对载波通信影响的前提。
[0003] 现有的研究大多停留在利用通用录波设备进行现场干扰噪声录制，后期实验室回放。更多侧重于长时间录波，提高
采样率等方面，或是进行噪声分布研究，研究干扰噪声同用电设备的相关性。暂未检索到关于干扰信号同工频相关性的研究。
[0004] 目前载波通信方案中大量使用了过零点发送技术，充分利用干扰噪声的分布规律，减小不利影响，通信的技术方案具有工频的时域相关特征。现有的设备难以还原现场真实的干扰环境，无法对低压电力线的特征进行全面有效的采集和分析。因此亟需实用新型一种电力线干扰信号提取与同步回放装置。
发明内容
[0005] 本实用新型的目的是，针对电力载波通信存在的干扰问题。本实用新型提供一种电力线干扰信号提取与同步回放装置。
[0006] 为了实现上述目的，本实用新型采用的技术方案如下：一种电力线干扰信号提取与同步回放装置，包括信号采集模
块、信号回放模块、
信号处理模块、信号存储模块、模式控
制模块、网络通信模块、时钟产生模块和控制输出模块。
[0007] 被测信号通过信号采集模块采集并传输至信号处理模块进行处理；所述信号处理模块将处理的信号存储于信号存储模块，并传输至信号回放模块，通过模式
控制模块通过输入触发信号从而产生的
时钟信号控制信号回放模块输出回放信号，所述模式控制模块通过网络通信模块连接有网口，且模式控制模块还连接有控制输出模块，所述控制输出模块用于控制状态指示信号的输出。
[0008] 所述信号采集模块由前置
放大器、无源抗混
滤波器、有源抗混滤波器、
模数转换器和FPGA组成。取样信号通过前置放大器进行放大处理，并依次通过无源抗混滤波器和有源抗混滤波器消除采样信号的
混叠失真；再通过模数转换器将高频噪声
模拟信号转换成高频噪声数据信号，方便FPGA进行存储、管理及回放，且FPGA通过增益及滤波器参数控制有源
抗混叠滤波器的工作。
[0009] 所述信号回放模块由FPGA、
数模转换器、滤波器、
功率放大器、隔离
电路组成。存储的采样信号通过
数模转换器的D/A转换，将高频噪声数据转换成模拟信号，并依次通过滤波器进行滤波处理、通过功率放大器进行信号放大处理，再通过隔离电路进行隔离处理，隔离电路将低压电力线220V工频
电压缩小为工频
低电压，降低工频对后续A/D采样电路的影响，并输出回放信号，所述FPGA通过增益控制功率放大器。
[0010] 所述信号采集模块还经过工频特征采样处理，一方面对工频进行分压处理后进行信号直接AD采样，工频通道采样
频率和干扰信号通道
采样频率保持等比例关系，采用同步触发源触发，便于后期
数据处理，另一方面提取工频过零点信号，作为采样系统触发信号。
[0011] 所述信号回放模块的输出单元对高频噪声数据经转换后得到的模拟信号进行调理，由于现场高频噪声信号采样前调理受控并已知，采样后调理电路按照采样前调理规则进行调理，同时根据回放环境的工频时域特征处理采样的干扰信号，使调理后的模拟信号更加接近采样前原始高频噪声信号。
[0012] 所述信号回放模块的输出单元还负责将调理后的信号经过高频耦合和工频隔离后加到测试用低压电源系统中，作为高频噪声信号。
[0013] 本实用新型的有益效果：
[0014] 本实用新型实现了电力线上非工频信号的隔离采样和高保真回放，装置可以运用于载波通信功能检测、表计的通信计量功能抗扰能力测试等场合，装置采样回放速率达到50M/S，数据存储长度大于24小时，工频同步误差小于10uS。
同步信号提取方案的选择同回放方法的研究是具有高度相关性的，回放时需要根据同步信号对存储的
波形数据进行压缩、
抽取、滤波等实时处理，保证回放信号和工频信号的时域相关性。
[0015] 本实用新型装置可运用于载波通信功能检测、表计的通信计量功能抗扰能力测试。
附图说明
[0017] 图2为本实用新型的装置逻辑关系图；
[0018] 图3为本实用新型的信号采集模块原理框图；
[0019] 图4为本实用新型的工频分量提取原理框图；
[0020] 图5为本实用新型的信号回放模块原理框图。
具体实施方式
[0021] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合
实施例，对本实用新型进行进一步详细说明。
[0022] 参照图1和图2所示，本实用新型提供了一种电力线干扰信号提取与同步回放装置，包括信号采集模块、信号回放模块、信号处理模块、信号存储模块、模式控制模块、网络通信模块、时钟产生模块和控制输出模块。
[0023] 被侧信号通过信号采集模块采集并传输至信号处理模块进行处理，所述信号处理模块将处理的信号存储于信号存储模块，并传输至信号回放模块，通过模式控制模块通过输入触发信号从而产生的时钟信号控制信号回放模块输出回放信号，所述模式控制模块通过网络通信模块连接有网口，且模式控制模块还连接有控制输出模块，所述控制输出模块用于控制状态指示信号的输出。
[0024] 信号采集模块原理框图如图3所示。现场信号的采集过程包含工频隔离、高频耦合和信号调理、工频特征采样等。工频隔离电路将低压电力线220V工频电压缩小为工频低电压，降低工频对后续A/D采样电路的影响，而现场高频噪声电压经过工频隔离电路后几乎不受损失。高频耦合电路负责耦合现场高频噪声信号，该信号先经过信号调理电路进行电平变换，再送A/D采样电路。
[0025] 所述信号采集模块由前置放大器、无源抗混滤波器、有源抗混滤波器、模数转换器和FPGA组成，取样信号通过前置放大器进行放大处理，并依次通过无源抗混滤波器和有源抗混滤波器消除采样信号的混叠失真，再通过模数转换器将高频噪声模拟信号转换成高频噪声数据信号，方便FPGA进行存储、管理及回放，且FPGA通过增益及滤波器参数控制有源抗混叠滤波器的工作。
[0026] 参照图4所示，工频特征分量提取从以下两个方面开展研究，选取最优方案实施。工频数据全采集方案，对工频进行分压处理后进行信号直接AD采样，工频通道采样频率和干扰信号通道采样频率保持等比例关系，采用同步触发源触发，便于后期数据处理。工频特征量采集方案，提取工频过零点信号，作为采样系统触发信号。
[0027] 信号回放模块原理框图如图5所示。在实验室将现场采集到的干扰信号同步回放，为了实现回放信号的工频相关性，在回放过程需要同步采集实验室环境工频信号，作为回放数据同步处理的依据，D/A电路的转换速率选择应比A/D采样速率更高，可有效地防止信号恢复时出现失真，D/A电路在核心单元的控制下将
存储器中已经存放的低压电力线高频噪声数据按照原来存储先后顺序进行有序读取，并按照一定规则输出，经过D/A转换，将高频噪声数据转换成模拟信号。
[0028] 所述信号回放模块由FPGA、数模转换器、滤波器、功率放大器、隔离电路组成，存储的采样信号通过数模转换器的D/A转换，将高频噪声数据转换成模拟信号，并依次通过滤波器进行滤波处理、通过功率放大器进行信号放大处理，再通过隔离电路进行隔离处理，隔离电路将低压电力线220V工频电压缩小为工频低电压，降低工频对后续A/D采样电路的影响，并输出回放信号，所述FPGA通过增益控制功率放大器。
[0029] 所述信号回放模块的输出单元对高频噪声数据经转换后得到的模拟信号进行调理，由于现场高频噪声信号采样前调理受控并已知，采样后调理电路按照采样前调理规则进行调理，同时根据回放环境的工频时域特征处理采样的干扰信号，使调理后的模拟信号更加接近采样前原始高频噪声信号；所述信号回放模块的输出单元还负责将调理后的信号经过高频耦合和工频隔离后加到测试用低压电源系统中，作为高频噪声信号。
[0030] 本实施例各模块的实施如下：
[0031] 信号采集模块：抗混叠滤波器采用板上自搭RC滤波器实现；ADC选用ADI的AD9251-40，该芯片最大采用率40MHz，量化位数14位，40MHz采样率时，有效位数11位，理论计算动态为6*11+1.7=67.7；所以可以满足模块的指标要求。为优化ADC性能，ADC输入将采用差分输入，所以输入的单端被测信号需要转为
差分信号；如果被测信号包括低频信号（接近直流），则被测信号的单端转差分由ADI的
差分放大器AD8138实现，它可以通低频信号，但因为引入有源器件将在链路中引入额外噪声；如果被测信号无低频信号则可以由RF
变压器ADT1-1实现单端转差分，因为变压器为无源器件，所以不会引入额外的噪声。
[0032] 信号回放模块：差分转单端方式的选择同ADC的单端转差分的选择类似。镜频抑制滤波器同样采用板上自搭RC滤波器实现（注：滤波器特性没有办法随采样率的变化随意变动）。DAC选用ADI的AD9764，该芯片刷新率可达125MHz，量化位数14位，性价比较高，满足模块指标要求。
[0033] 信号处理模块：根据对信号处理能力的要求，经过初步估算，选用一片Altera公司的高性价比FPGA芯片EP3C55F484I7作为模块的处理、控
制芯片。EP3C55F484I7拥有5万个LE单元，满足模块的处理要求。且该芯片可以直接由EP3C80F484I7、EP3C120F484I7等芯片替换，后两者分别有8万和12万个LE单元，方便模块升级。该芯片在其他项目中已使用了几百片没有发生任何问题，可靠性高。芯片采用BGA封装，可能会增加生产成本；但因为QFN封装的FPGA最大的逻辑单元就是3.6万LE单元，不利于模块处理能力的升级。
[0034] 信号存储模块：采用两片SanDisk公司的8GBMicroSD卡作为模块的存储单元。两片交替进行操作以满足较快的读写速度。
[0035] 模式控制模块：模块的控制工作与信号处理单元共用一片EP3C55F484I7；
[0036] 网络通信模块：控制单元控制SMSC公司的以太网
接口芯片LAN91C111实现以太网通信。LAN91C111包括了协议的MAC层和PHY层。
[0037] 时钟产生模块：40MHz外时基信号经过FPGA产生125MHz的DDS工作时钟；DDS根据FPGA的频码控制产生相应的采样时钟；DDS选用ADI的AD9850，该芯片工作时钟可到125MHz，可以产生模块指标要求的最高40MHz的采样时钟，频率字为32位，频率
分辨率可达125MHz/(2^32),满足采样率步进1Hz可变的要求。
[0038] 其他控制指示输出模块：模块的特征信息选用一片Microchip公司的EEPROM93LC66来存储。模块的工作状态显示由若干
LED灯显示。
[0039] 另外模块的触发方式、工作方式等的考虑都是在FPGA里实现，这一部分可以放在模块的程序设计阶段进行。
[0040] 本实施例的具体实施流程如下：
[0041] 1、系统通过网口对模块初始化并下达模块工作模式指令；模块根据指令配置好工作模式（采样率、触发方式等）；
[0042] 2、采集过程，模块根据
指定的触发方式对输入被测信号进行采集；处理模块根据指令要求对数据进行相应处理（抽取、滤波、FFT等）；控制模块根据要求将处理后的数据或存入板卡的存储单元，或通过网络上传到主机存储；
[0043] 3、回放过程，控制模块根据指令选择回放数据来源并将数据送处理单元；处理单元对数据进行处理（缩放、内插、滤波、排序等）；处理好的数据根据触发信号送入回放单元，实现信号的回放；
[0044] 4、模块工作过程中同时将模块状态通过LED灯进行指示，并产生系统需要的控制信号。
[0045] 本实施例中，电力线干扰信号提取与同步回放装置实现了电力线上非工频信号的隔离采样和高保真回放。装置可以运用于载波通信功能检测、表计的通信计量功能抗扰能力测试等场合。装置采样回放速率达到50M/S，数据存储长度大于24小时，工频同步误差小于10uS。装置研发的难点在于同步信号的提取与信号回放数据实时处理方法的研究。同步信号提取方案的选择同回放方法的研究是具有高度相关性的，回放时需要根据同步信号对存储的波形数据进行压缩、抽取、滤波等实时处理，保证回放信号和工频信号的时域相关性。
[0046] 以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何
修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
