首页 / 专利库 / 传感器与探测器 / 热敏元件 / 一种测试芯片及集成方法

一种测试芯片及集成方法

阅读:312发布:2020-05-08

专利汇可以提供一种测试芯片及集成方法专利检索,专利查询,专利分析的服务。并且本 发明 提供一种测试芯片,包括测试单元,测试单元单个或呈阵列分布在芯片中,测试单元包括若干呈阵列分布的基本单元,若干基本单元具有 串联 、并联或既串联又并联的连接关系;每一基本单元均包括热测试模 块 、应 力 测试模块和电迁移测试模块;其中,热测试模块包括加热元件和测温元件; 应力 测试模块包括应力测试元件;电迁移测试模块包括电迁移测试元件;加热元件、测温元件、应力测试元件和电迁移测试元件均分别外接驱动电源和 信号 读出 电路 。本发明还提供一种测试芯片的集成方法。,下面是一种测试芯片及集成方法专利的具体信息内容。

1.一种测试芯片,其特征在于,包括:
测试单元,所述测试单元单个或呈阵列分布在芯片中,所述测试单元包括若干呈阵列分布的基本单元,若干所述基本单元具有串联、并联或既串联又并联的连接关系;
每一所述基本单元均包括热测试模、应测试模块和电迁移测试模块;
其中,所述热测试模块包括加热元件和测温元件;
所述应力测试模块包括应力测试元件;
所述电迁移测试模块包括电迁移测试元件;
所述加热元件、测温元件、应力测试元件和电迁移测试元件分别外接驱动电源和信号读出电路
2.根据权利要求1所述的测试芯片,其特征在于,每一所述基本单元中均包括两个所述加热元件,且两个所述加热元件间隔分布;两个所述加热元件之间设置一个所述测温元件;
其中任意一个所述加热元件的相邻的外侧面均对应设置一个所述应力测试元件;在所述加热元件的外侧面且不与所述应力测试元件干涉的位置设置一个所述电迁移测试元件。
3.根据权利要求1所述的测试芯片,其特征在于,所述加热元件为加热电阻,通过光刻刻蚀所述芯片中的衬底形成第一电阻条,并向所述第一电阻条内掺杂、磷或砷中的任意一种离子,以形成所述加热电阻;
或者,淀积、光刻、刻蚀多晶、镍、钛、铂、钯、金或铬任意一种材料层或任意至少两种材料形成的合金层,以形成所述加热电阻。
4.根据权利要求1所述的测试芯片,其特征在于,所述测温元件为二极管温度传感器热敏电阻温度传感器中的任意一种。
5.根据权利要求1所述的测试芯片,其特征在于,所述应力测试元件为两个,其中一个所述应力测试元件设置在第一方向上,另外一个设置在第二方向上,所述第一方向和第二方向具有夹,所述夹角的范围为0°至180°;
所述应力测试元件由压阻或压电材料制成。
6.根据权利要求1所述的测试芯片,其特征在于,每一所述电迁移测试元件均包括第二电阻条,所述第二电阻条内置在所述芯片中;
第三电阻条,所述第三电阻条分布在所述第二电阻条的上方,且所述第二电阻条的首尾均对应一个所述第三电阻条;所述第三电阻条内置在芯片中,或,分布在所述芯片的顶层;所述第二电阻条的首尾均通过第二连接线与所述第三电阻条连通。
7.根据权利要求6所述的测试芯片,其特征在于,所述第二电阻条和第三电阻条的材料为钛、氮化钛、铝、镍、金、、铂中的任意一种或至少任意两种材料的合金或叠层;
所述第二连接线的材料为钛、氮化钛、铝、镍、金、钨、铜、或铅中的任意一种或至少任意两种材料的合金或至少任意两种材料的叠层。
8.根据权利要求1所述的测试芯片,其特征在于,所述加热元件、测温元件、应力测试元件和电迁移测试元件均通过四线开尔文连接方式留出焊盘、用于与所述驱动电源和信号读出电路连接。
9.一种测试芯片的集成方法,其特征在于,包括以下步骤:
在所述芯片中集成测试单元,所述测试单元单个或呈阵列分布在芯片中,所述测试单元包括若干呈阵列分布的基本单元,若干所述基本单元具有串联、并联或既串联又并联的连接关系;
其中,每一个所述基本单元的集成均包括以下步骤:
在所述芯片的衬底的顶层形成加热元件、测温元件和应力测试元件;
在上述已形成的结构上淀积形成化介质层;
自所述氧化介质层的顶层向下依次形成分别与所述加热元件、测温元件和应力测试元件对应且连通的焊盘和第一连接线,以及第二电阻条;
在上述已形成的结构上淀积形成钝化层,并平坦化处理;
刻蚀所述钝化层露出所述焊盘,且形成能够与所述第二电阻条连通的第二连接线;
在所述钝化层的表面形成分立的且与所述第二电阻条的首尾对应的第三电阻条,由所述第二电阻条、第二连接线和第三电阻条构成电迁移测试元件;形成所述第三电阻条的同时形成能够使所述基本单元串联、并联或既串联又并联的连接的键合点或倒装凸点。
10.根据权利要求9所述的测试芯片的集成方法,其特征在于,所述加热元件为加热电阻,形成所述加热电阻的步骤包括:
光刻、刻蚀所述衬底形成第一电阻条,并向所述第一电阻条内掺杂硼、磷或砷中的任意一种离子;
或者,在所述衬底上淀积、光刻、刻蚀多晶硅、铝、钛、镍、钛、铂、钯、金或铬任意一种材料层或任意至少两种材料形成的合金层,以形成所述加热电阻。
11.根据权利要求10所述的测试芯片的集成方法,其特征在于,所述测温元件为二极管温度传感器,所述二极管温度传感器的形成步骤包括:
光刻、刻蚀所述衬底形成所述第一电阻条的同时形成第一硅结构,向所述第一硅结构中掺杂硼、磷或砷中的任意一种离子,以形成所述二极管温度传感器。
12.根据权利要求10所述的测试芯片的集成方法,其特征在于,所述测温元件为热敏电阻温度传感器,所述热敏电阻温度传感器的形成步骤包括:
在具有所述加热电阻的结构上淀积、光刻、刻蚀钛、铂或氧化中的任意一种材料层或任意至少两种材料形成的合金层,以形成所述热敏电阻温度传感器。
13.根据权利要求10所述的测试芯片的集成方法,其特征在于,所述应力测试元件的形成步骤包括:
光刻、刻蚀所述衬底形成所述第一电阻条的同时形成第二硅结构,向所述第二硅结构中掺杂硼、磷或砷中的任意一种离子,以形成所述应力测试元件;
或,在具有所述加热电阻和/或测温元件的淀积、光刻、刻蚀AIN或PZT材料层,以形成所述应力测试元件。
14.根据权利要求9所述的测试芯片的集成方法,其特征在于,自所述氧化介质层的顶层向下依次形成分别与所述加热元件、测温元件和应力测试元件对应且连通的焊盘和第一连接线,以及第二电阻条的步骤包括:
自所述氧化介质层向下刻蚀形成接触孔;
在所述接触孔内形成中掺杂接触区,并进行退火
沉积第一金属,所述第一金属将所述接触孔填充,且覆盖所述介质层;
去除部分所述第一金属,保留所述接触孔内的所述第一金属以形成所述焊盘和第一连接线,以及所述第二电阻条。

说明书全文

一种测试芯片及集成方法

技术领域

[0001] 本发明涉及半导体微细加工技术领域,特别是涉及一种测试芯片及集成方法。

背景技术

[0002] 晶体管特征尺寸缩小与三维立体封装技术的进步,促进了电子器件不断的向更小的特征尺寸与高集成度方向发展。因此,无论是在平面内还是在立体方向上,电子元器件的晶体管密度与集成度都在不断提高,相应的,其单位面积内的发热量也迅速增加,即热流密度迅速上升,会引起芯片内部载流子在沟道内传输移动性能发生变化,当该点温度超出其正常工作温度范围时,芯片性能会偏离正常工作状态、甚至失效,特别是对于大功率、高频器件,芯片发热所带来的问题更甚。
[0003] 因此,电子器件内部温度分布及节点的温度是影响其工作是否正常的关键因素,也是影响芯片可靠性和寿命的关键问题之一。如何获取芯片/电子器件工作时的温度分布与节点温度测量是当前的一个难点,同时还是后续芯片设计、封装设计、散热方案设计的重要指导。
[0004] 同时,随着芯片面积的不断增大以及芯片堆叠技术的大量使用,芯片的碎裂问题大量发生。经研究发现,芯片的碎裂的主要原因是芯片在封装过程中的重布线层(RDL)、凸点制作、贴片、灌胶、成形等工艺中都会引入应,而应力的积累就会造成芯片的碎裂。当芯片尺寸较小时其结构强度高,此类问题发生较少。随着GPU、NPU等芯片的快速发展,芯片的尺寸大幅增加,应力的问题也就成为了影响此类芯片以及使用此类芯片的微系统可靠性的关键问题。
[0005] 此外,随着三维封装技术的发展,倒装凸点密度不断提高,倒装凸点间距和尺寸不断减小,由于电迁移引起的倒装凸点失效也成为了影响电子器件可靠性的一个关键问题。电子器件工作时,在直流电的电场驱动下,电子由导体的负极向正极移动,其动能也推动了金属原子从负极向正极的移动,从而在负极产生凹坑,可能造成断路,而正极产生金属原子堆积产生鼓包,引起芯片/电子器件失效。
[0006] 因此亟待提出一种能够实现芯片/电子器件工作时的温度分布与节点温度测量、芯片内部应力测量以及芯片内部电迁移测量的芯片测试系统以及集成方法,最终有效地提高芯片/电子器件的可靠性和寿命。

发明内容

[0007] 针对上述问题,本发明的目的是提供一种能够提高芯片/电子器件可靠性和寿命的测试芯片及集成方法。
[0008] 为了实现上述目的,本发明采用以下技术方案,一种测试芯片,包括:测试单元,测试单元单个或呈阵列分布在芯片中,测试单元包括若干呈阵列分布的基本单元,若干基本单元具有串联、并联或既串联又并联的连接关系;
每一基本单元均包括热测试模、应力测试模块和电迁移测试模块;
其中,热测试模块包括加热元件和测温元件;
应力测试模块包括应力测试元件;
电迁移测试模块包括电迁移测试元件;
加热元件、测温元件、应力测试元件和电迁移测试元件分别外接驱动电源和信号读出电路
[0009] 优选地,每一基本单元中均包括两个加热元件,且两个加热元件间隔分布;两个加热元件之间设置一个测温元件;其中任意一个加热元件的相邻的外侧面均对应设置一个应力测试元件;在加热元件的外侧面且不与应力测试元件干涉的位置设置一个电迁移测试元件。
[0010] 优选地,加热元件为加热电阻,通过光刻刻蚀芯片中的衬底形成第一电阻条,并向第一电阻条内掺杂、磷或砷中的任意一种离子,以形成加热电阻;或者,淀积、光刻、刻蚀多晶、镍、钛、铂、钯、金或铬任意一种材料层或任意至少两种材料形成的合金层,以形成加热电阻。
[0011] 优选地,测温元件为二极管温度传感器热敏电阻温度传感器中的任意一种。
[0012] 优选地,应力测试元件为两个,其中一个应力测试元件设置在第一方向上,另外一个设置在第二方向上,第一方向和第二方向具有夹,夹角的范围为0°至180°;应力测试元件由压阻或压电材料制成。
[0013] 优选地,每一电迁移测试元件均包括第二电阻条,第二电阻条内置在芯片中;第三电阻条,第三电阻条分布在第二电阻条的上方,且第二电阻条的首尾均对应一个第三电阻条;第三电阻条内置在芯片中,或,分布在芯片的顶层;第二电阻条的首尾均通过第二连接线与第三电阻条连通。
[0014] 优选地,第二电阻条和第三电阻条的材料为钛、氮化钛、铝、镍、金、、铂中的任意一种或至少任意两种材料的合金或叠层;第二连接线的材料为钛、氮化钛、铝、镍、金、钨、铜、或铅中的任意一种或至少任意两种材料的合金或至少任意两种材料的叠层。
[0015] 优选地,加热元件、测温元件、应力测试元件和电迁移测试元件均通过四线开尔文连接方式留出焊盘、用于与驱动电源和信号读出电路连接。
[0016] 本发明还提供一种测试芯片的集成方法,包括以下步骤:在芯片中集成测试单元,测试单元单个或呈阵列分布在芯片中,测试单元包括若干呈阵列分布的基本单元,若干基本单元具有串联、并联或既串联又并联的连接关系;
其中,每一个基本单元的集成均包括以下步骤:
在芯片的衬底的顶层形成加热元件、测温元件和应力测试元件;
在上述已形成的结构上淀积形成化介质层;
自氧化介质层的顶层向下依次形成分别与加热元件、测温元件和应力测试元件对应且连通的焊盘和第一连接线,以及第二电阻条;
在上述已形成的结构上淀积形成钝化层,并平坦化处理;
刻蚀钝化层露出焊盘,且形成能够与第二电阻条连通的第二连接线;
在钝化层的表面形成分立的且与第二电阻条的首尾对应的第三电阻条,由第二电阻条、第二连接线和第三电阻条构成电迁移测试元件;形成第三电阻条的同时形成能够使基本单元串联、并联或既串联又并联的连接的键合点或倒装凸点。
[0017] 优选地,加热元件为加热电阻,形成加热电阻的步骤包括:光刻、刻蚀衬底形成第一电阻条,并向第一电阻条内掺杂硼、磷或砷中的任意一种离子;
或者,在衬底上淀积、光刻、刻蚀多晶硅、铝、钛、镍、钛、铂、钯、金或铬任意一种材料层或任意至少两种材料形成的合金层,以形成加热电阻。
[0018] 优选地,测温元件为二极管温度传感器,二极管温度传感器的形成步骤包括:光刻、刻蚀衬底形成第一电阻条的同时形成第一硅结构,向第一硅结构中掺杂硼、磷或砷中的任意一种离子,以形成二极管温度传感器。
[0019] 优选地,测温元件为热敏电阻温度传感器,热敏电阻温度传感器的形成步骤包括:在具有加热电阻的结构上淀积、光刻、刻蚀钛、铂或氧化中的任意一种材料层或任意至少两种材料形成的合金层,以形成热敏电阻温度传感器。
[0020] 优选地,应力测试元件的形成步骤包括:光刻、刻蚀衬底形成第一电阻条的同时形成第二硅结构,向第二硅结构中掺杂硼、磷或砷中的任意一种离子,以形成应力测试元件;
或,在具有加热电阻和/或测温元件的淀积、光刻、刻蚀AIN或PZT材料层,以形成应力测试元件。
[0021] 优选地,自氧化介质层的顶层向下依次形成分别与加热元件、测温元件和应力测试元件对应且连通的焊盘和第一连接线,以及第二电阻条的步骤包括:自氧化介质层向下刻蚀形成接触孔;
在接触孔内形成中掺杂接触区,并进行退火
沉积第一金属,第一金属将接触孔填充,且覆盖介质层;
去除部分第一金属,保留接触孔内的第一金属以形成焊盘和第一连接线,以及第二电阻条。
[0022] 综上所述,在芯片中集成测试单元形成的芯片测试系统,由于具有热测试模块、应力测试模块和电迁移测试模块,与现有技术相比具有集成化程度高的优点。
[0023] 而且,由热测试模块、应力测试模块和电迁移测试模块构成的基本单元能够以阵列的形式集成在芯片中,然后通过重新再布线实现基本单元的串联、并联或既串联又并联的连接关系,因此,能够适用于不同形状、不同尺寸芯片以及芯片中不同位置的应用,与现有技术相比,具有较高的灵活性。
[0024] 再者,通过热测试模块、应力测试模块和电迁移测试模块能够同时实现芯片/电子器件工作时的温度分布与节点温度测量、芯片内部应力测量以及芯片内部电迁移测量,而上述测量结果能够为提高芯片/电子器件的可靠性和寿命等提供数据支撑附图说明
[0025] 图1是本发明提供的一个实施例的测试芯片中呈阵列分布的基本单元之间形成的既串联又并联的关系示意图;图2是本发明提供的一个实施例的测试芯片中一个基本单元的整体结构示意图;
图3是发明提供的一个实施例的测试芯片中一个基本单元的剖面示意图;
图4是发明提供的一个实施例的测试芯片中呈阵列分布的基本单元之间形成的串联关系示意图;
图5是本发明提供的一个实施例的测试芯片中呈阵列分布的基本单元之间形成的并联关系示意图;
图6-图8是本发明提供的电迁移测试元件的结构示意图。
[0026] 其中,1. 测试单元,10. 基本单元,100. 热测试模块,1000. 加热元件,1001. 测温元件,101. 应力测试模块,1010. 应力测试元件,102. 电迁移测试模块,1020. 电迁移测试元件,1020-1. 第二电阻条,1020-2. 第三电阻条,1020-3. 第二连接线,20. 衬底,21. 氧化介质层,22. 焊盘,23. 第一连接线,24. 钝化层。

具体实施方式

[0027] 下面结合附图说明根据本发明的具体实施方式。
[0028] 在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明并不限于下面公开的具体实施例的限制。
[0029] 本发明提供一种测试芯片,具体参见图1至图3,包括测试单元1,测试单元1单个或呈阵列分布在芯片(图中未示出)中,测试单元1包括若干呈阵列分布的基本单元10,若干基本单元10具有串联、并联或既串联又并联的连接关系;每一基本单元10均包括热测试模块100、应力测试模块101和电迁移测试模块102;
其中,热测试模块100包括加热元件1000和测温元件1001;
应力测试模块101包括应力测试元件1010;
电迁移测试模块102包括电迁移率测试元件1020;
测温元件1001、应力测试元件1010和电迁移测试元件1020均分别外接驱动电源(图中未示出)和信号读出电路(图中未示出)。
[0030] 在本实施例中,测试单元1分布在芯片中的位置、测试单元1中包含的基本单元10的数量以及基本单元10之间的连接关系根据芯片的结构、尺寸和待测试的位置等确定,在此不做具体限定。
[0031] 由热测试模块100、应力测试模块101和电迁移测试模块102构成一个基本单元10,上述各模块中所包含的元件的位置关系可以是:加热元件1000位置可以根据芯片中待测试的位置确定,加热元件1000的数量优选为两个且间隔分布。加热元件1000的位置确定后,优选在加热元件1000的中心设置测温元件
1001。优选在其中一个加热元件1000相邻的两外侧面分别设置一个应力测试元件1010,应力测试元件1010的设置方向优选相互垂直,当然也可以是除相互垂直以外的其他位置关系。优选在加热元件1000的四周且不与应力测试元件1010发生干涉的位置设置电迁移测试元件1020。
[0032] 其中,加热元件1000为待测试的芯片提供热源,其通过稳态功耗和瞬态温度变化等多种工况来控制芯片表面温度以及变化,而测温元件1001则是用于监测芯片表面温度以及变化,即利用加热元件1000来准确模拟实际芯片的发热特性,利用测温元件1001的监测数据,可有效评估封装设计的传热特性等。
[0033] 需要进一步说明的是,加热元件1000和测温元件1001可以组合形成用于芯片热测试的热测试模块100,也可以单独使用加热元件1000,即将加热元件1000作为芯片或电子器件的加热源使用,用于提供芯片或电子器件的热流密度,可以通过改变加热元件1000的输入功率以模拟不同的热源需求。当然,测温元件1001也可以单独使用,用于测量芯片或电子器件中的热场分布。
[0034] 加热元件1000和测温元件1001的材料、结构等在本实施例中不做限定,只要能够满足加热以及测温需求即可。
[0035] 应力测试元件1010优选压阻或压电材料制成,当应力施加到应力测试元件1010上时,其发生微观形变,从而会造成应力测试元件1010电阻或电势差变化,通过变化的电阻或电势能够反推出施加在应力测试元件1010的应力。
[0036] 电迁移测试元件1020 在电流的作用下,电子由负极向正极移动,推动了金属原子从负极向正极的移动,而空穴却移向负极。从而正极因金属原子聚集而可能导致与邻近金属发生短路。而负极因空穴的产生和扩大金属原子的缺失而可能造成断路,以此来测量芯片的电迁移率。
[0037] 实际测试时,加热元件1000、测温元件1001、应力测试元件1010和电迁移测试元件1020均分别外接驱动电源(图中未示出)和信号读出电路。
[0038] 需要进一步说明的是,加热元件1000、测温元件1001、应力测试元件1010和电迁移率测试元件1020分别外接独立的驱动电源,以实现单独控制。
[0039] 由于外接驱动电源的方式和信号读出电路的方式以及驱动电源和信号读出电路本身不是本发明的重点,且为成熟的现有技术,因此,在此不做详细介绍。
[0040] 在上述实施例的基础上,进一步地,加热元件1000为加热电阻,其形成方法是:光刻刻蚀芯片中的衬底20(如果是硅衬底则刻蚀硅衬底的顶层,如果是SOI衬底,则刻蚀其顶层硅),形成若干分立的第一电阻条,此时第一电阻条为硅材料,然后通过离子注入的方式对电阻条进行离子掺杂,以得到满足阻值要求的加热电阻,掺杂的离子为硼、磷或砷中的任意一种,掺杂的浓度为1017至1021每平方厘米。
[0041] 或者,在衬底20上淀积硅、铝、钛、镍、钛、铂、钯、金或铬任意一种材料层,或者任意至少两种材料形成的合金层,然后光刻、刻蚀材料层或合金层,以形成加热电阻。
[0042] 在上述实施例的基础上,进一步地,测温元件1001为二极管温度传感器或热敏电阻温度传感器中的任意一种,其中,二极管温度传感器的形成方法是:光刻刻蚀芯片中衬底20,形成若干分立的第一电阻条的同时,优选在相邻两个第一电阻条的中心位置处一并形成与第一电阻条结构相同的第一硅结构,然后通过离子注入的方式对第一硅结构进行掺杂,掺杂的离子可以是硼、磷或砷,掺杂的浓度为1017至1021每平方厘米。
[0043] 热敏电阻温度传感器的形成方法是:在具有加热电阻的结构上淀积材料层,此处的材料层可以是钛、铂或氧化钒,采用光刻刻蚀工艺形成热敏电阻温度传感器。
[0044] 在上述实施例的基础上,进一步地,应力测试元件1010为两个,其中一个应力测试元件1010设置在第一方向上,另外一个设置在第二方向上,第一方向和第二方向具有夹角,夹角的范围为0°至180°;应力测试元件1010由压阻或压电材料制成。
[0045] 作为一种优选的实施例,第一方向和第二方向的夹角为90°,即两个应力测试元件1010相互垂直,以测得芯片横向和纵向两个方向的应力及应力变化。
[0046] 应力测试元件1010的形成方法可以是:光刻刻蚀芯片中衬底20,形成若干分立的第一电阻条的同时,优选在第一电阻条的外侧一并形成第二硅结构,第二硅结构与用于形成二极管温度传感器的第一硅结构相同,然后通过离子注入的方式对第二硅结构进行掺杂,掺杂的浓度为1017至1021每平方厘米。
[0047] 当然也可以是在具有加热电阻,二极管温度传感器或热敏电阻温度传感器的结构上淀积材料层,此处的材料层可以是AIN或PZT,采用光刻刻工艺形成应力测试元件1010。
[0048] 在上述实施例的基础上,进一步地,每一电迁移测试元件1020均包括第二电阻条1020-1,第二电阻条1020-1内置在芯片中,若干第三电阻条1020-2,若干第三电阻条1020-2间隔设置在第二电阻条1020-1的上方且第二电阻条1020-1的首尾均对应一个第三电阻条
1020-2,并通过第二连接线1020-3连通。
[0049] 具体参见图6至图8,电迁移测试元件1020的结构可以是以下三种中的任意一种,具体是:包括一个第二电阻条1020-1,第二电阻条1020-1的首尾均对应一个第三电阻条1020-
2,然后通过两个第二连接线1020-3将第二电阻条1020-1的首尾与第三电阻条1020-2连通,即形成双凸点链环结构。
[0050] 还可以是,包括两个第二电阻条1020-1,每一个第二电阻条1020-1的首尾均对应一个第三电阻条1020-2,位于中间位置的第二电阻条1020-1的首尾共用一个第三电阻条1020-2,然后通过四个第二连接线1020-3的首尾与第三电阻条1020-2连通,即形成菊花链结构。
[0051] 还可以是,包括一个第二电阻条1020-1,第二电阻条1020-1的首尾均对应一个第三电阻条1020-2,其中,信号进入端设置三个第二连接线1020-3、信号输出端设置一个第三连接线1020-3,即形成多进单出结构。
[0052] 在上述实施例的基础上,进一步地,第二电阻条1020-1和第三电阻条1020-2的材料为为钛、氮化钛、铝、镍、金、铜、铂中的任意一种或至少任意两种材料的合金或叠层;第二连接线1020-3的材料为钛、氮化钛、铝、镍、金、钨、铜、锡、银或铅中的任意一种或至少任意两种材料的合金或至少两种材料的叠层。
[0053] 在上述实施例的基础上,进一步地,加热元件1000、测温元件1001、应力测试元件1010和电迁移测试元件1020均通过四线开尔文连接方式分别外接驱动电源(图中未示出)以及信号读出电路(图中未示出)。即每个元件的两端均具有两个触点,每一端的一个触点与电源连接,另外一个触点与信号读出电路连接,该连接方式能够消除两端电压测量时的接触电阻的问题,具有测试精度高的优点。
[0054] 需要进一步说明的是,具体参见图1、图4和图5,一个芯片上可以集成若干个基本单元10,基本单元10呈阵列分布,基本单元10之间可以形成既串联又并联的连接关系(具体参见图1),该连接关系可以实现对基本单元10的单独控制,当然,也可以根据测试需求形成与之适配的串联关系(具体参见图4),还可以形成并联关系的测试单元1(具体参见图5)。
[0055] 本发明还提供一种测试芯片的集成方法,具体参见图3,包括以下步骤:S10、提供芯片,在芯片中集成测试单元1,测试单元1单个或呈阵列分布在芯片中,测试单元1包括若干呈阵列分布的基本单元10,若干基本单元10具有串联、并联或既串联又并联的连接关系;
其中,每一个基本单元10的集成包括以下步骤:
S100、在芯片的衬底20的顶层形成加热元件1000、测温元件1001和应力测试元件1010;
在本步骤中,衬底20可以是硅衬底或SOI衬底中的任意一种。
[0056] 在衬底20的顶层形成加热元件1000、测温元件1001和应力测试元件1010的方法可以是:光刻刻蚀衬底20的顶层,分别形成两个间隔分布的第一电阻条、位于第一电阻条中心的第一硅结构和位于电阻条外侧的两个第二硅结构;
采用离子注入的方式向第一电阻条内掺杂硼、磷或砷离子,掺杂的浓度为1017至1021每平方厘米,掺杂后形成能够满足阻值要求的加热电阻,即加热元件1000。
[0057] 采用离子注入的方式向第一硅结构内掺杂硼、磷或砷离子,掺杂的浓度为1017至1021每平方厘米,以形成测温元件1001,采用此方法形成的测温元件1001是二极管温度传感器。
[0058] 采用离子注入的方式向第二硅结构内掺杂的浓度为1017至1021每平方厘米,以形成应力测试元件1010。
[0059] 在衬底20的顶层形成加热元件1000、测温元件1001和应力测试元件1010的方法还可以是:在衬底20上淀积、光刻、刻蚀多晶硅、铝、钛、镍、钛、铂、钯、金或铬任意一种材料层或任意至少两种材料形成的合金层,以形成加热元件1000,即加热电阻;
在具有加热元件1000的结构上淀积钛、铂或氧化钒,采用光刻胶、刻蚀工艺形成测温元件1001,采用此种方式形成的测温元件1001为热敏电阻温度传感器;
在具有加热元件1000和/或测温元件1001的结构上淀积AIN或PZT,采用光刻刻蚀工艺形成应力测试元件1010。
[0060] S101、在上述已形成的结构上淀积形成氧化介质层21;在本步骤中,氧化介质层21优选为二氧化硅,其层厚不做具体限定,只要能够将加热元件1000、测温元件1001和应力测试元件1010埋入即可,形成氧化介质层21后优选采用化学机械抛光工艺进行平坦化处理。
[0061] S102、自氧化介质层21的顶层向下形成与加热元件1000、测温元件1001和应力测试元件1010对应且连通的焊盘22和第一连接线23,以及第二电阻条1020-1;在本步骤的具体实现方式为:
自氧化介质层21向下形成接触孔;
在接触孔内形成掺杂接触区,并进行退火;
沉积第一金属,第一金属将接触孔填满,且覆盖介质层21;
去除部分第一金属,保留接触孔内的第一金属以形成焊盘22和第一连接线23,以及第二电阻条1020-1。
[0062] S103、在上述已形成的结构上淀积形成钝化层24,并平坦化处理;在本步骤中,钝化层24可以是氧化硅或氮化硅中的任意一种,其层厚不做具体限定,只要能够埋入焊盘22和第二电阻条1020-1即可。
[0063] S104、刻蚀钝化层24露出焊盘22,且形成与第二电阻条1020-1连通的第二连接线1020-3;
S105、在钝化层24的表面形成分立的其与第二电阻条1020-1的首尾连通的第三电阻条
1020-2,由第二电阻条1020-1、第二连接线1020-3和第三电阻条1020-2构成电迁移测试元件1020;形成第三电阻条1020-2的同时形成能够使基本单元10串联、并联或既串联又并联的键合点或倒装焊点(图中未示出)。
[0064] 在本步骤中,形成的电迁移测试元件1020的结构可以是以下三种中的任意一种,具体是:包括一个第二电阻条1020-1,第二电阻条1020-1的首尾均对应一个第三电阻条1020-
2,然后通过两个第二连接线1020-3将第二电阻条1020-1的首尾与第三电阻条1020-2连通,即形成双凸点链环结构。
[0065] 还可以是,包括两个第二电阻条1020-1,每一个第二电阻条1020-1的首尾均对应一个第三电阻条1020-2,位于中间位置的第二电阻条1020-1的首尾共用一个第三电阻条1020-2,然后通过四个第二连接线1020-3的首尾与第三电阻条1020-2连通,即形成菊花链结构。
[0066] 还可以是,包括一个第二电阻条1020-1,第二电阻条1020-1的首尾均对应一个第三电阻条1020-2,其中,信号进入端设置三个第二连接线1020-3、信号输出端设置一个第三连接线1020-3,即形成多进单出结构。
[0067] 在上述实施例的基础上,进一步地,第二电阻条1020-1和第三电阻条1020-2的材料为钛、氮化钛、铝、镍、金、铜、铂中的任意一种或至少任意两种材料的合金或叠层;第二连接线1020-3的材料为钛、氮化钛、铝、镍、金、钨、铜、锡、银或铅中的任意一种或至少任意两种材料的合金或至少两种材料的叠层。
[0068] 在上述实施例的基础上,进一步地,加热元件1000、测温元件1001、应力测试元件1010和电迁移测试元件1020均通过四线开尔文连接方式分别外接电源(图中未示出)以及信号读出电路(图中未示出)。即每个元件的两端均具有两个触点,每一端的一个触点与电源连接,另外一个触点与信号读出电路连接,该连接方式能够消除两端电压测量时的接触电阻的问题,具有测试精度高的优点。
[0069] 综合以上,在芯片中集成测试单元形成的芯片测试系统,由于具有热测试模块、应力测试模块和电迁移测试模块,与现有技术相比具有集成化程度高的优点。
[0070] 而且,由热测试模块、应力测试模块和电迁移测试模块构成的基本单元能够以阵列的形式集成在芯片中,然后通过重新再布线实现基本单元的串联、并联或既串联又并联的连接关系,因此,能够适用于不同形状、不同尺寸芯片以及芯片中不同位置的应用,与现有技术相比,具有较好的灵活性。
[0071] 再者,通过热测试模块、应力测试模块和电迁移测试模块能够同时实现芯片/电子器件工作时的温度分布与节点温度测量、芯片内部应力测量以及芯片内部电迁移率测量,而上述测量结果能够对提高芯片/电子器件的可靠性和寿命等提供数据支撑。
[0072] 以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈