封装结构的形成方法
阅读：144发布：2024-02-15
专利汇可以提供封装结构的形成方法专利检索，专利查询，专利分析的服务。并且一种封装结构的形成方法，在将若干 半导体 芯片的倒装在 基板 正面 表面上后；形成包覆 半导体芯片 的非功能面和 侧壁 表面以及底填充层侧面表面的第一屏蔽层，且第一屏蔽层的表面呈椭球状；在所述第一屏蔽层上形成第二屏蔽层；在所述第二屏蔽层上以及半导体芯片之间的基板上形成塑封层；在所述基板的背面形成与输出端口连接的外部 接触 结构。形成的具有椭球状表面的第一屏蔽层能均匀和完整的 覆盖 所述半导体芯片的非功能面和侧壁表面，并且在第一屏蔽层的椭球状表面形成第二屏蔽层时，第二屏蔽层不会出现厚度不均匀以及边缘覆盖不好的问题，从而使得第一屏蔽层和形成的第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。，下面是封装结构的形成方法专利的具体信息内容。
1.一种封装结构的形成方法，其特征在于，包括：
提供若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述焊盘表面上形成有金属凸块；
提供基板，所述基板中具有若干线路结构，基板的正面具有若干输入端口，基板的背面具有若干输出端口，所述输入端口和输出端口分别与相应的线路结构连接；
将所述若干半导体芯片的倒装在基板正面表面上，使得所述每个半导体芯片上的金属凸块与基板的正面上对应的输入端口连接；
在所述半导体芯片的功能面和基板的正面表面之间形成底填充层；
形成包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏蔽层，且所述第一屏蔽层的表面呈椭球状；
在所述第一屏蔽层上形成第二屏蔽层；
在所述第二屏蔽层上以及半导体芯片之间的基板上形成塑封层；
在所述基板的背面形成与输出端口连接的外部接触结构。
2.如权利要求1所述的封装结构的形成方法，其特征在于，所述第一屏蔽层通过点胶工艺或网板印刷工艺直接形成在所述半导体芯片的非功能面和侧壁表面；所述第二屏蔽层通过溅射、选择性电镀工艺、点胶工艺或网板印刷工艺形成。
3.如权利要求2所述的封装结构的形成方法，其特征在于，所述第一屏蔽层的材料为焊料或导电银胶，所述第二屏蔽层的材料为铜、钨、铝、焊料或导电银胶。
4.如权利要求1所述的封装结构的形成方法，其特征在于，还包括：在所述半导体芯片非功能面和侧壁的表面形成中间材料层，所述中间材料层具有椭球状的表面；在中间材料层表面形成第一屏蔽层，所述第一屏蔽层也具有椭球状的表面。
5.如权利要求1或4所述的封装结构的形成方法，其特征在于，所述第一屏蔽层为磁场屏蔽层，且所述第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，且所述第二屏蔽层为磁场屏蔽层。
6.如权利要求5所述的封装结构的形成方法，其特征在于，所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。
7.如权利要求1所述的封装结构的形成方法，其特征在于，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接。
8.如权利要求7所述的封装结构的形成方法，其特征在于，所述具有底层屏蔽层的半导体芯片的形成过程为：提供晶圆，所述晶圆上形成有若干半导体芯片，所述半导体芯片包括顶层介质层和位于顶层介质层中的顶层互连结构；在所述顶层介质层上形成隔离层；刻蚀所述隔离层，在所述隔离层中形成若干第一开口和包围所述若干第一开口的第二开口，且剩余的隔离层仅位于第一开口和第二开口之间，将所述第一开口和第二开口隔开；在所述若干第一开口中填充金属材料形成若干焊盘，在所述第二开口中填充金属材料形成底部屏蔽层；在所述焊盘上形成金属凸块；形成所述金属凸块后，切割所述晶圆，形成若干分立的具有底层屏蔽层的半导体芯片。
9.如权利要求8所述的封装结构的形成方法，其特征在于，所述若干焊盘和底部屏蔽层通过同一工艺形成，包括步骤：在所述第一开口和第二开口中以及隔离层的表面上形成金属材料层；平坦化去除高于所述隔离层表面的金属材料层，在所述第一开口中形成焊盘，在所述第二开口中形成底部屏蔽层。
10.如权利要求1所述的封装结构的形成方法，其特征在于，所述外部接触结构为焊球，或者所述外接触结构包括金属柱和位于金属柱上的焊球。
11.如权利要求1所述的封装结构的形成方法，其特征在于，还包括：位于所述基板中的导电接触结构，所述导电接触结构与第一屏蔽层电连接。
12.如权利要求1所述的封装结构的形成方法，其特征在于，所述形成外部接触结构后，还包括：切割所述基板，形成若干分离的封装结构。
封装结构的形成方法
技术领域
背景技术
[0002] 新一代电子产品的飞速发展，推动集成电路封装也在向高密度、高频率、微型化、高集成的方向发展，而高频芯片往往会产生较强的电磁波，对封装内外及芯片造成不期望的干扰或噪声；加上电子部件密度越来越高，传输线路的距离越来越近，使得来自集成电路封装内外的电磁干扰问题也日益严重，同时会降低集成电路的品质、寿命等。
[0003] 在电子设备及电子产品中，电磁干扰(Electromagnetic Interference)能量通过传导性耦合和辐射性耦合来进行传输。为满足电磁兼容性要求，对传导性耦合需采用滤波技术，即采用EMI滤波器件加以抑制；对辐射性耦合则需采用屏蔽技术加以抑制。在当前电磁频谱日趋密集、单位体积内电磁功率密度急剧增加、高低电平器件或设备大量混合使用等因素而导致设备及系统电磁环境日益恶化的情况下，其重要性就显得更为突出。
发明内容
[0005] 本发明所要解决的技术问题是在怎样提高现有的封装结构的电磁屏蔽效果。
[0008] 将所述若干半导体芯片的倒装在基板正面表面上，使得所述每个半导体芯片上的金属凸块与基板的正面上对应的输入端口连接；
[0009] 在所述半导体芯片的功能面和基板的正面表面之间形成底填充层；
[0010] 形成包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏蔽层，且所述第一屏蔽层的表面呈椭球状；
[0011] 在所述第一屏蔽层上形成第二屏蔽层；
[0012] 在所述第二屏蔽层上以及半导体芯片之间的基板上形成塑封层；
[0013] 在所述基板的背面形成与输出端口连接的外部接触结构。
[0016] 可选的，还包括：在所述半导体芯片非功能面和侧壁的表面形成中间材料层，所述中间材料层具有椭球状的表面；在中间材料层表面形成第一屏蔽层，所述第一屏蔽层也具有椭球状的表面。
[0018] 可选的，所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。
[0019] 可选的，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接。
[0020] 可选的，所述具有底层屏蔽层的半导体芯片的形成过程为：提供晶圆，所述晶圆上形成有若干半导体芯片，所述半导体芯片包括顶层介质层和位于顶层介质层中的顶层互连结构；在所述顶层介质层上形成隔离层；刻蚀所述隔离层，在所述隔离层中形成若干第一开口和包围所述若干第一开口的第二开口，且剩余的隔离层仅位于第一开口和第二开口之间，将所述第一开口和第二开口隔开；在所述若干第一开口中填充金属材料形成若干焊盘，在所述第二开口中填充金属材料形成底部屏蔽层；在所述焊盘上形成金属凸块；形成所述金属凸块后，切割所述晶圆，形成若干分立的具有底层屏蔽层的半导体芯片。
[0021] 可选的，所述若干焊盘和底部屏蔽层通过同一工艺形成，包括步骤：在所述第一开口和第二开口中以及隔离层的表面上形成金属材料层；平坦化去除高于所述隔离层表面的金属材料层，在所述第一开口中形成焊盘，在所述第二开口中形成底部屏蔽层。
[0022] 可选的，所述外部接触结构为焊球，或者所述外接触结构包括金属柱和位于金属柱上的焊球。
[0023] 可选的，还包括：位于所述基板中的导电接触结构，所述导电接触结构与第一屏蔽层电连接。
[0024] 可选的，所述形成外部接触结构后，还包括：切割所述基板，形成若干分离的封装结构。
[0025] 与现有技术相比，本发明技术方案具有以下优点：
[0026] 本发明的封装结构的形成方法，在将所述若干半导体芯片的倒装在基板正面表面上，在所述半导体芯片的功能面和基板的正面表面之间形成底填充层；形成包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏蔽层，且所述第一屏蔽层的表面呈椭球状；在所述第一屏蔽层上形成第二屏蔽层；在所述第二屏蔽层上以及半导体芯片之间的基板上形成塑封层；在所述基板的背面形成与输出端口连接的外部接触结构。形成的具有椭球状表面的第一屏蔽层不仅第一屏蔽层本身能均匀和完整的覆盖所述半导体芯片的非功能面和侧壁表面，并且在第一屏蔽层的椭球状表面形成第二屏蔽层时，第二屏蔽层不会出现厚度不均匀以及边缘覆盖不好的问题，从而使得第一屏蔽层和形成的第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。并且，实现了基板与具有第一屏蔽层和第二屏蔽层的半导体芯片的集成封装制作。
[0027] 进一步，在所述半导体芯片的非功能面和侧壁的表面形成中间材料层，所述中间材料层具有椭球状的表面；在中间材料层表面形成第一屏蔽层，所述第一屏蔽层也具有椭球状的表面。通过形成具有椭球状表面的中间材料层，在中间材料层上可以通过多种工艺形成具有不同材料的第一屏蔽层，且形成的第一屏蔽层也具有椭球型的表面，并且在中间材料层的椭球状的表面上形成第一屏蔽层时，第一屏蔽层不会受到尖角或者陡峭侧壁的影响，使得形成第一屏蔽层中不会出现厚度不均以及边缘覆盖不好的问题，从而提高了屏蔽层的完整性。
[0028] 进一步，所述第一屏蔽层为磁场屏蔽层，则形成的第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，则形成的第二屏蔽层为磁场屏蔽层，通过形成前述的结构的第一屏蔽层和第二屏蔽层，使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏蔽，从而提高了屏蔽层的屏蔽效果，并且所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，进一步提高了屏蔽的效果。
[0029] 进一步，所述形成外部接触结构后，切割所述预封面板，形成若干分离的封装结构，因而实现具有第一屏蔽层和第二屏蔽层的封装结构的批量制作，提高了生产的效率。
[0030] 进一步，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接。即本实施例中不仅在形成第一屏蔽层后，在第一屏蔽层上还会形成第二屏蔽层，因而所述第二屏蔽层能够覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果，并且由于所述半导体芯片的功能面上还具有底部屏蔽层，在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接，从而使得封装结构中的半导体芯片被底层屏蔽层和第一屏蔽层完全或全方位的包覆，因而电场和磁场不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁干扰，从而实现对半导体芯片进行全方位的电磁屏蔽，更进一步提高了电磁屏蔽的效果。
[0031] 进一步，所述具有底层屏蔽层的半导体芯片的形成过程为：提供晶圆，所述晶圆上形成有若干半导体芯片，所述半导体芯片包括顶层介质层和位于顶层介质层中的顶层互连结构；在所述顶层介质层上形成隔离层；刻蚀所述隔离层，在所述隔离层中形成若干第一开口和包围所述若干第一开口的第二开口，且剩余的隔离层仅位于第一开口和第二开口之间，将所述第一开口和第二开口隔开；在所述若干第一开口中填充金属材料形成若干焊盘，在所述第二开口中填充金属材料形成底部屏蔽层；在所述焊盘上形成金属凸块；形成所述金属凸块后，切割所述晶圆，形成若干分立的具有底层屏蔽层的半导体芯片。前述过程不仅能够形成底层屏蔽层，并且形成底部屏蔽层的过程与现有半导体芯片制作工艺集成，底部屏蔽层的制作过程可以与焊盘的制作过程同步进行，简化了制作工艺，减小了工艺难度，提高了效率。附图说明
[0032] 图1-图12为本发明第一实施例封装结构的形成过程的结构示意图；
[0033] 图13-图18为本发明第二实施例封装结构的形成过程的结构示意图。
具体实施方式
[0034] 如背景技术所言，现有的电磁屏蔽的效果仍有待提升。
[0035] 研究发现，现有的磁场屏蔽层一般是通过溅射工艺形成，由于半导体封装结构厚度一般较厚，且半导体封装结构一般呈矩形，使得半导体封装结构具有多个顶角且侧壁较为陡峭，在通过溅射工艺形成包覆半导体封装结构的磁场屏蔽层时，形成的磁场屏蔽层的厚薄容易不均、半导体封装结构边缘处会存在未覆盖的状况，因而使得磁场屏蔽层的屏蔽效果难以保证。
[0036] 为此，本发明提供了一种封装结构及其形成方法，所述形成方法在将所述若干半导体芯片的倒装在基板正面表面上，在所述半导体芯片的功能面和基板的正面表面之间形成底填充层；形成包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏蔽层，且所述第一屏蔽层的表面呈椭球状；在所述第一屏蔽层上形成第二屏蔽层；在所述第二屏蔽层上以及半导体芯片之间的基板上形成塑封层；在所述基板的背面形成与输出端口连接的外部接触结构。形成的具有椭球状表面的第一屏蔽层不仅第一屏蔽层本身能均匀和完整的覆盖所述半导体芯片的非功能面和侧壁表面，并且在第一屏蔽层的椭球状表面形成第二屏蔽层时，第二屏蔽层不会出现厚度不均匀以及边缘覆盖不好的问题，从而使得第一屏蔽层和形成的第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。
[0037] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0038] 图1-图12为本发明第一实施例封装结构的形成过程的结构示意图。
[0039] 参考图1-图4，图2为图1沿切割线AB方向的剖面结构示意图，提供若干半导体芯片101，每个半导体芯片101包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘102，所述焊盘102上形成有金属凸块130。
[0040] 所述半导体芯片101的功能面中形成有集成电路(图中未示出)，所述半导体芯片101的功能面上具有若干焊盘102，所述焊盘102与半导体芯片101内的集成电路电连接，所述焊盘102作为半导体芯片101内的集成电路与外部电连接的端口。
[0041] 所述半导体芯片101的功能面即为用于形成集成电路的一面，所述非功能面为与功能面相对的一面，功能面和非功能面之间四周表面即为半导体芯片101的侧壁。
[0042] 所述半导体芯片101通过半导体集成制作工艺形成，具体的请参考图1和图2，提供晶圆100，所述晶圆100包括若干行列排布的芯片区域和位于芯片区域之间的切割道区域；在所述晶圆100的若干芯片区域对应形成若干半导体芯片101；在所述半导体芯片101的功能面上形成若干焊盘102；参考图3，在所述焊盘102表面上形成金属凸块130，所述金属凸块
130的材料铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种，所述金属凸块130的形成工艺可以为电镀、溅射或物理气相沉积工艺，形成金属凸块130的目的是将焊盘102的引高，便于后续布线，且所述金属凸块130还具有保护焊盘以及热传导的作用；参考图4，沿切割道分割所述晶圆100，形成若干分立的半导体芯片101。
130的材料铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种，所述金属凸块130的形成工艺可以为电镀、溅射或物理气相沉积工艺，形成金属凸块130的目的是将焊盘102的引高，便于后续布线，且所述金属凸块130还具有保护焊盘以及热传导的作用；参考图4，沿切割道分割所述晶圆100，形成若干分立的半导体芯片101。
[0043] 在一实施例中，所述晶圆100的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
[0045] 本实施例中，所述半导体芯片101为需要进行电磁屏蔽的半导体芯片。
[0046] 参考图5，提供基板301，所述基板301中具有若干线路结构，基板301的正面具有若干输入端口，基板的背面具有若干输出端口，所述输入端口和输出端口分别与相应的线路结构连接；将所述若干半导体芯片101的倒装在基板正面表面上，使得所述每个半导体芯片101上的金属凸块130与基板的正面上对应的输入端口连接。
[0047] 所述基板301可以为PCB基板或者线路载板。所述基板301中具有若干线路结构，若干线路结构在基本中可以呈行列部分，每个线路结构与对饮的输入端口和输出端口连接。本实施例中后续实现基板301与具有第一屏蔽层和第二屏蔽层的半导体芯片的集成封装。
[0048] 将所述若干半导体芯片101的倒装在基板正面表面上时，所述每个半导体芯片101上的金属凸块130通过一焊料层与基板301上对应的输入端口连接。
[0049] 所述焊料层的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。
[0050] 在一实施例中，还包括：所述基板301中还具有导电接触结构(图中未示出)，所述导电接触结构与后续形成的第一屏蔽层电连接，以使得屏蔽层可以通过部分再布线层123放电或者阻隔外界的静电干扰。
[0051] 参考图6，在所述半导体芯片101的功能面和基板301的正面表面之间形成底填充层132。
[0052] 所述底填充层132覆盖所述金属凸块130的侧面。
[0054] 参考图7，形成包覆所述半导体芯片101的非功能面和侧壁表面以及底填充层132侧面表面的第一屏蔽层103，且所述第一屏蔽层103的表面呈椭球状。
[0055] 本实施例中，所述形成第一屏蔽层103可以仅包覆所述半导体芯片101的非功能面和侧壁表面(以及底填充层132侧面表面)。
[0056] 所述第一屏蔽层103通过点胶工艺或网板印刷工艺直接形成在所述半导体芯片103的非功能面和侧壁表面，半导体芯片101两侧的载板上不会形成第一屏蔽层，形成的所述第一屏蔽层103能均匀和完整的覆盖所述半导体芯片的非功能面和侧壁表面。所述第一屏蔽层103的材料可以焊料或导电银胶，通过点胶工艺在所述半导体芯片101的非功能面和侧壁表面点涂焊料或导电银胶，形成具有椭球状表面的第一屏蔽层103。通过网板印刷工艺在半导体芯片101的非功能面和侧壁表面形成焊料层，并进行回流工艺，形成具有椭球状表面的第一屏蔽层103。所述焊料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。
[0057] 所述第一屏蔽层103的表面呈椭球状是指第一屏蔽层103的表面没有尖角，第一屏蔽层103的表面呈弧状，形成的具有椭球状表面的第一屏蔽层103不仅第一屏蔽层103本身能均匀和完整的覆盖所述半导体芯片101的非功能面和侧壁表面，并且后续在第一屏蔽层103的椭球状表面形成第二屏蔽层时，第二屏蔽层不会出现厚度不均匀以及边缘覆盖不好的问题，从而使得第一屏蔽层103和后续形成的第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。
[0058] 在其他实施例中，在所述半导体芯片101的非功能面和侧壁的表面形成中间材料层(图中未示出)，所述中间材料层具有椭球状的表面；在中间材料层表面形成第一屏蔽层，所述第一屏蔽层也具有椭球状的表面。通过形成具有椭球状表面的中间材料层，在中间材料层上可以通过多种工艺形成具有不同材料的第一屏蔽层，且形成的第一屏蔽层也具有椭球型的表面。
[0059] 具体的，所述中间材料层的材料可以为非导电的胶、导电银胶、流动性树脂、或焊料，形成所述中间材料层的材料可以为点胶工艺或网板印刷工艺。在所述中间材料层上形成具有椭球型表面的第一屏蔽层可以采用溅射、选择性电镀工艺、点胶工艺或网板印刷工艺，相应的所述第一屏蔽层的材料可以为铜、钨、铝、焊料或导电银胶，也可以为后续提到的磁场屏蔽层和电场屏蔽层材料。
[0060] 当形成的第一屏蔽层也覆盖半导体芯片两侧的基板表面时，后续形成第二屏蔽层后可以通过刻蚀工艺去除半导体芯片两侧的基板上的第一屏蔽层。本实施例中，所述形成第一屏蔽层103为电场和磁场的屏蔽层，第一屏蔽层103用于电场和磁场的屏蔽，后续形成的第二屏蔽层也为电场和磁场的屏蔽层，第二屏蔽层用于电场和磁场的屏蔽。
[0061] 研究发现，现有的屏蔽层既要屏蔽电场又要屏蔽磁场，而现有特定材料的单层屏蔽层或者多层相同材料或相似材料的屏蔽层只会对电场具有较好的屏蔽效果，对磁场的屏蔽效果相对较弱，影响了屏蔽层的屏蔽效果。因而在其他实施例中，所述第一屏蔽层103为磁场屏蔽层，第一屏蔽层用于屏蔽磁场，且后续形成的第二屏蔽层为电场屏蔽层，第二屏蔽层用于屏蔽电场；或者所述第一屏蔽层为电场屏蔽层，第一屏蔽层用于屏蔽电场，且所述第二屏蔽层为磁场屏蔽层，第二屏蔽层用于屏蔽磁场，通过形成前述的结构的第一屏蔽层和第二屏蔽层，使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏蔽，从而提高了屏蔽层的屏蔽效果。当所述第一屏蔽层103为电场屏蔽层，所述第一屏蔽层103(电场屏蔽层)的材料为铜、钨、铝；当所述第一屏蔽层103为磁场屏蔽层，所述第一屏蔽层103(磁场屏蔽层)的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。形成所述第一屏蔽层103可以采用溅射、物理气相沉积、原子层沉积或化学气相沉积，或者其他合适的工艺。
[0062] 参考图8，在所述第一屏蔽层103上形成第二屏蔽层104。
[0063] 本实施例中，所述第二屏蔽层104通过溅射形成，所述第二屏蔽层104的材料为铜、钨、铝等金属，所述形成的第二屏蔽层104不仅位于包覆所述半导体芯片101的非功能面和侧壁表面的第一屏蔽层103表面上，所述第二屏蔽层104还位于半导体芯片101两侧的载板201表面上。
[0064] 其他实施例中，所述第二屏蔽层可以仅位于包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层103表面上，且所述第二屏蔽层的表面呈椭球状，所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成，使得形成的第二屏蔽层能更好的覆盖所述第一屏蔽层，防止第二屏蔽层中出现厚度不均或者覆盖不好的地方，进一步保证第一屏蔽层103和第二屏蔽层两者构成的整体屏蔽层的完整性，并且后续无需额外的掩膜和刻蚀工艺去除半导体芯片。
[0065] 所述第二屏蔽层的材料可以为铜、焊料或导电银胶。所述第二屏蔽层的材料为铜时，通过选择性电镀工艺形成所述第二屏蔽层，具体的：先在所述基板301上形成掩膜层(图中未示出)，所述掩膜层中具有暴露出半导体芯片101的非功能面以及侧壁表面上的第一屏蔽层103的开口；以所述第一屏蔽层103作为电镀时的导电层，在所述开口中电镀形成第二屏蔽层；去除所述掩膜层。
[0066] 所述第二屏蔽层的材料为焊料或导电银胶，可以通过点胶工艺或网板印刷工艺形成所述第二屏蔽层。具体的，进行点胶工艺时，将焊料或导电银胶点涂在半导体芯片101侧壁和非功能表面上的第一屏蔽层103表面上。进行网板印刷时，首先将具有网孔的网板至于基板301上，每一个半导体芯片101对应位于网板中的一个网孔中；在网孔中刷入焊料，焊料覆盖半导体芯片101侧壁和非功能表面上的第一屏蔽层103表面；移除所述网板；对焊料进行回流，在第一屏蔽层103上形成第二屏蔽层。
[0067] 在一实施例中，所述焊料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。
[0068] 在其他实施例中，所述第一屏蔽层103为磁场屏蔽层，则形成的第二屏蔽层104为电场屏蔽层；或者所述第一屏蔽层103为电场屏蔽层，则形成的第二屏蔽层104为磁场屏蔽层，通过形成前述的结构的第一屏蔽层和第二屏蔽层，使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏蔽，从而提高了屏蔽层的屏蔽效果。当所述第二屏蔽层104为电场屏蔽层，所述第二屏蔽层104(电场屏蔽层)的材料为铜、钨、铝；当所述第二屏蔽层104为磁场屏蔽层，所述第二屏蔽层104(磁场屏蔽层)的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。形成所述第二屏蔽层104可以采用溅射、物理气相沉积、原子层沉积或化学气相沉积，或者其他合适的工艺。
[0069] 在一实施例中，在形成所述第二屏蔽层104后，可以通过刻蚀工艺去除所述相邻半导体芯片101之间的基板上的第一屏蔽层。
[0070] 参考图9，去除半导体芯片101两侧的基板301上的第二屏蔽材料层104。
[0072] 参考图10，在所述第二屏蔽层104上以及半导体芯片101之间的基板301上形成塑封层105。
[0073] 所述塑封层105用于密封以及固定所述半导体芯片101，以便后续形成预封面板。
[0074] 所述塑封层105的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇中的一种或几种。
[0075] 形成所述塑封层105可以采用注塑工艺(injection molding)或转塑工艺(transfer molding)或其他合适的工艺。
[0076] 参考图11，在所述基板301的背面上形成与输出端口连接的外部接触结构124。
[0077] 本实施例中所述外部接触结构124为焊球，在其他实施例中，所述外接触结构包括金属柱和位于金属柱上的焊球。
[0078] 参考图11和图12，所述形成外部接触结构124后，切割所述预封面板10，形成若干分离的封装结构11。
[0079] 参考图12，每一个封装结构11均包括基板301，所述基板301中具有线路结构，基板的正面具有若干输入端口，基板的背面具有若干输出端口，所述输入端口和输出端口分别与线路结构连接；
[0080] 倒装在基板301的正面上的半导体芯片101，所述半导体芯片101包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘102，所述焊盘102上具有金属凸块130，所述每个半导体芯片101上的金属凸块130与基板的正面上对应的输入端口连接；
[0081] 位于所述半导体芯片101的功能面和基板301的正面表面之间的底填充层132；
[0082] 包覆所述半导体芯片101的非功能面和侧壁表面以及底填充层132侧面表面的第一屏蔽层103，且所述第一屏蔽层103的表面呈椭球状；
[0083] 位于所述第一屏蔽层103上的第二屏蔽层104
[0084] 位于所述基板301的背面的与输出端口连接的外部接触结构124。
[0085] 所述外部接触结构124为焊球，或者所述外接触结构包括金属柱和位于金属柱上的焊球。
[0086] 本发明通过前述半导体集成制作工艺实现具有第一屏蔽层103和第二屏蔽层104的封装结构11的批量制作，提高了生产的效率。
[0087] 图13-图18为本发明第二实施例封装结构的形成过程的结构示意图。第二实施例与第一实施例的区别在于：所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接。即本实施例中不仅在形成第一屏蔽层后，在第一屏蔽层上还会形成第二屏蔽层，因而所述第二屏蔽层能够覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果，并且由于所述半导体芯片的功能面上还具有底部屏蔽层，在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接，从而使得封装结构中的半导体芯片被底层屏蔽层和第一屏蔽层完全或全方位的包覆，因而电场和磁场不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁干扰，从而实现对半导体芯片进行全方位的电磁屏蔽，更进一步提高了电磁屏蔽的效果。
[0088] 所述具有底层屏蔽层的半导体芯片的形成过程为：参考图13，提供晶圆100，所述晶圆100上形成有若干半导体芯片101，所述半导体芯片101包括顶层介质层108和位于顶层介质层108中的顶层互连结构109，所述半导体芯片还包括位于晶圆(或半导体衬底)表面形成的若干半导体器件(比如晶体管等)，位于顶层介质层108与晶圆100表面之间的若干层层间介质层，每层层间介质层中具有对应的互连结构，层间介质层中互连结构可以上下层互连或者与半导体器件电连接，所述顶层介质层108中的顶层互连结构109可以与相邻层的层间介质层中的互连结构电连接；在所述顶层介质层108上形成隔离层。
[0089] 本实施例中所述隔离层为双层堆叠结构，包括第一隔离层110和位于第一隔离层110上的第二隔离层111，第一隔离层110和第二隔离层111的材料不相同，第一隔离层110和第二隔离层111的材料可以为氧化硅、氮化硅、氮氧化硅中的一种，便于后续精确的控制形成的第二开口的深度，防止在形成第二开口时过刻蚀隔离层，使得第二开口暴露出顶层介质层108中部分顶层互连结构109的部分表面，后续在第二开口中形成底层屏蔽层时造成顶层互连结构109之间的短路。在其他实施例中，所述隔离层可以为单层结构。
[0090] 参考图14，刻蚀所述隔离层，在所述隔离层中形成若干第一开口112和包围所述若干第一开口112的第二开口113，且剩余的隔离层111仅位于第一开口112和第二开口112之间，将所述第一开口112和第二开口111隔开。
[0091] 若干第一开口112是分立的，所述第一开口112贯穿所述隔离层，每一个第一开口112可以相应的暴露出顶层互连结构109部分表面，所述第一开口112中后续填充金属形成焊盘。
[0092] 所述第二开口113包围所述第一开口112，第二开口113和第一开口112之间通过隔离层111隔开，且所述第二开口113的深度小于隔离层的厚度，所述第一开口112和围绕第一开口112的隔离层111之外区域全部对应为第二开口113的区域，第三开口113是连通的，后续在第三开口113中形成底层屏蔽层时，所述底层屏蔽层能覆盖半导体芯片101的功能面上除了焊盘(形成在第一开口112中)以及围绕焊盘的隔离层之外的所有的区域，当在半导体芯片101的非功能面和侧壁的表面形成第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接，从而使得封装结构中的半导体芯片被底层屏蔽层和第一屏蔽层完全或全方位的包覆，因而电场和磁场不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁干扰，从而实现对半导体芯片进行全方位的电磁屏蔽，进一步提高了电磁屏蔽的效果。
[0093] 本实施例中，采用第一刻蚀工艺刻蚀所述第二隔离层111以所述第一隔离层110作为停止层，在所述第二隔离层111中形成第二开口；接着，进行第二刻蚀工艺，刻蚀所述第二隔离层111和第一隔离层110，在所述第二隔离层111和第一隔离层110中形成第一开口，在进行第一刻蚀工艺或者第二刻蚀工艺之前，可以在所述第二隔离层110的表面形成对应的掩膜层。需要说明的是所述第二刻蚀工艺也可以先于第一刻蚀工艺进行。
[0094] 在其他实施例中，所述隔离层为单层结构时，也可以进行两次刻蚀工艺分别形成第一开口和第二开口，通过控制刻蚀工艺的时间，从而控制形成的第二开口的深度(第二开口的深度小于隔离层的厚度)。
[0095] 参考图15，在所述若干第一开口中填充金属材料形成若干焊盘102，在所述第二开口中填充金属材料形成底部屏蔽层114；在所述焊盘102上形成金属凸块130；参考图16，形成金属凸块130后，切割所述晶圆，形成若干分立的具有底层屏蔽层114的半导体芯片101。
[0096] 在一实施例中，所述若干焊盘102和底部屏蔽层114通过同一工艺形成，包括步骤：在所述第一开口和第二开口中以及隔离层的表面上形成金属材料层，所述金属材料层通过物理气相沉积、溅射或者电镀工艺形成，所述金属材料层的材料可以为铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种；平坦化去除高于所述隔离层表面的金属材料层，在所述第一开口中形成焊盘102，在所述第二开口中形成底部屏蔽层114。
[0097] 参考图17，图17为图16中焊盘102和底部屏蔽层114的俯视结构示意图，结合参考图16和图17，所述半导体芯片101的功能面上具有底部屏蔽层114，所述底部屏蔽层114覆盖半导体芯片101的整个功能面，所述底部屏蔽层114的四周边缘与半导体芯片101的四周侧壁齐平，若干焊盘102贯穿底部屏蔽层114，焊盘102与底部屏蔽层114之间通过隔离层111隔离。
[0098] 本申请中前述形成底部屏蔽层114的过程与现有半导体芯片制作工艺集成，底部屏蔽层114的制作过程可以与焊盘102的制作过程同步进行，简化了制作工艺，减小了工艺难度，提高了效率。
[0099] 参考图18，将具有底部屏蔽层114的半导体芯片101倒装在基板301上，使得所述每个半导体芯片101上的金属凸块130与基板301的正面上对应的输入端口连接；在所述半导体芯片101的功能面和基板301的正面表面之间形成底填充层132；形成包覆所述半导体芯片101的非功能面和侧壁表面以及底填充层132侧面表面的第一屏蔽层103，且所述第一屏蔽层103的表面呈椭球状；在所述第一屏蔽层103上形成第二屏蔽层104；在所述第二屏蔽层104上以及半导体芯片101之间的基板301上形成塑封层105；在所述基板301的背面形成与输出端口连接的外部接触结构124。
[0100] 需要说明的是，第二实施例中与第一实施例中相同或相似结构的其他限定或描述，在第二实施例中不在赘述，具体请参考第一实施例中相应部分的限定或描述。
[0101] 本发明一实施例中还提供了一种封装结构，请参考图11或图18，包括：
[0102] 基板301，所述基板301中具有若干线路结构，基板301的正面具有若干输入端口，基板的背面具有若干输出端口，所述输入端口和输出端口分别与相应的线路结构连接；
[0103] 倒装在基板301的正面上的若干半导体芯片101，每个半导体芯片101包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘102，所述焊盘102上具有金属凸块130，所述每个半导体芯片101上的金属凸块130与基板301的正面上对应的输入端口连接；
[0104] 位于所述半导体芯片101的功能面和基板301的正面表面之间的底填充层132；
[0105] 包覆所述半导体芯片101的非功能面和侧壁表面以及底填充层132侧面表面的第一屏蔽层103，且所述第一屏蔽层103的表面呈椭球状；
[0106] 位于所述第一屏蔽层103上的第二屏蔽层104；
[0107] 位于所述基板301的背面的与输出端口连接的外部接触结构124。
[0108] 在一实施例中，
[0109] 所述第一屏蔽层103通过点胶工艺或网板印刷工艺直接形成在所述半导体芯片的非功能面和侧壁表面；所述第二屏蔽层104通过溅射、选择性电镀工艺、点胶工艺或网板印刷工艺形成。所述第一屏蔽层103的材料为焊料或导电银胶，所述第二屏蔽层104的材料为铜、钨、铝、焊料或导电银胶。
[0110] 在一实施例中，还包括：位于所述半导体芯片101非功能面和侧壁表面的中间材料层，所述中间材料层具有椭球状的表面；位于所述中间材料层表面的第一屏蔽层，所述第一屏蔽层也具有椭球状的表面。
[0111] 在另一实施例中，所述第一屏蔽层103为磁场屏蔽层，且所述第二屏蔽层104为电场屏蔽层；或者所述第一屏蔽层103为电场屏蔽层，且所述第二屏蔽层104为磁场屏蔽层。所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。
[0112] 在一实施例中，请参考图18，所述半导体芯片101的功能面上还具有底部屏蔽层114，所述底部屏蔽层114覆盖半导体芯片101的整个功能面，所述底部屏蔽层114的四周边缘与半导体芯片101的四周侧壁齐平，若干焊盘102贯穿底部屏蔽层114，焊盘102与底部屏蔽层114之间通过隔离层111隔离；所所述第一屏蔽层103与底部屏蔽层114的四周边缘连接。
[0113] 所述外部接触结构124为焊球，或者所述外接触结构包括金属柱和位于金属柱上的焊球。
[0114] 在一实施例中，还包括：位于所述基板301中的导电接触结构，所述导电接触结构与第一屏蔽层电连。
[0115] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 以二氢吩嗪为核的空穴传输材料及有机发光二极管 | 2020-11-20 | 0 |
| 一种具有电荷产生层的交流驱动钙钛矿LED器件 | 2020-11-30 | 1 |
| 半导体器件及其制造方法 | 2022-05-06 | 0 |
| 一种图形化集成式高效光催化分解水系统的构筑方法 | 2020-05-15 | 2 |
| 一种苝二酰亚胺溴取代物及基于其制备炭疽杆菌标识物气相传感薄膜的方法和应用 | 2021-01-05 | 1 |
| 半导体元件的制造方法 | 2022-04-24 | 1 |
| 一种具有指纹传感器封装结构的移动终端 | 2020-11-07 | 0 |
| 一种基于飞腾的3U vpx板卡 | 2020-07-31 | 0 |
| 一种自带防盗功能的移动式激光刻印机 | 2020-11-29 | 0 |
| 一种半导体功率器件 | 2020-10-13 | 2 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
半导体热门专利
-
1 边缘发射的激光棒
-
6 皮米显微镜
-
9 一种新型饮水机
-
10 一种新型实验鼠饲养盒
QQ群二维码
意见反馈
意见反馈