刻蚀方法专利检索-半导体电气元件和设备专利检索查询-专利查询网

刻蚀方法

阅读：794发布：2024-02-11

专利汇可以提供刻蚀方法专利检索，专利查询，专利分析的服务。并且本发明提供了一种刻蚀方法，包括：第一步骤：初始化；第二步骤：根据刻蚀工艺加载相对应的工艺程式，并确认所述刻蚀工艺的需求刻蚀速率；第三步骤：获取刻蚀机台的实时刻蚀速率；第四步骤：比较所述需求刻蚀速率与所述实时刻蚀速率的大小；第五步骤：若所述需求刻蚀速率大于所述实时刻蚀速率，调用第一暖机工艺程式并返回执行第三步骤；若所述需求刻蚀速率小于所述实时刻蚀速率，调用第二暖机工艺程式并返回执行第三步骤；若所述需求刻蚀速率等于所述实时刻蚀速率，调用所述刻蚀工艺程式。通过比较所述需求刻蚀速率与所述实时刻蚀速率的大小，刻蚀机台对应执行不同的工序，实现了刻蚀机台的实时刻蚀速率的主动干预和动态调整。，下面是刻蚀方法专利的具体信息内容。

权利要求

1.一种刻蚀方法，其特征在于，包括：
第一步骤：初始化刻蚀机台的刻蚀参数；
第二步骤：根据刻蚀工艺加载相对应的工艺程式，并确认所述刻蚀工艺的需求刻蚀速率，其中，所述工艺程式包括：刻蚀工艺程式、第一暖机工艺程式及第二暖机工艺程式；
第三步骤：获取刻蚀机台的实时刻蚀速率；
第四步骤：比较所述需求刻蚀速率与所述实时刻蚀速率的大小；
第五步骤：若所述需求刻蚀速率大于所述实时刻蚀速率，调用第一暖机工艺程式以执行第一暖机工艺，并返回执行第三步骤；若所述需求刻蚀速率小于所述实时刻蚀速率，调用第二暖机工艺程式以执行第二暖机工艺，并返回执行第三步骤；若所述需求刻蚀速率等于所述实时刻蚀速率，调用所述刻蚀工艺程式以执行刻蚀工艺。
2.根据权利要求1所述的刻蚀方法，其特征在于，在所述第一暖机工艺中，刻蚀控片表面的硅以改变刻蚀腔室内的环境参数和晶圆接触偏压，从而减小所述实时刻蚀速率，其中，刻蚀腔室内的所述环境参数包括：腔体气压和侧壁淀积物成分。
3.根据权利要求1所述的刻蚀方法，其特征在于，在所述第二暖机工艺中，刻蚀控片表面的氮化硅使得生成的聚合物沉积在刻蚀腔室的内壁表面以改变刻蚀腔室中的等离子体密度，从而增大所述实时刻蚀速率。
4.根据权利要求1所述的刻蚀方法，其特征在于，所述刻蚀工艺包括共享源线的闪存器件的隔离结构刻蚀工艺及共享字线的闪存器件的侧墙结构刻蚀工艺。
5.根据权利要求4所述的刻蚀方法，其特征在于，在所述共享源线的闪存器件的隔离结构刻蚀工艺中，刻蚀位于字线与位线之间的氮化硅以形成共享源线的闪存器件的隔离结构。
6.根据权利要求5所述的刻蚀方法，其特征在于，在所述共享源线的闪存器件的隔离结构刻蚀工艺中，所述需求刻蚀速率为
7.根据权利要求5所述的刻蚀方法，其特征在于，所述共享源线的闪存器件的隔离结构在宽度上的关键尺寸为0.12um。
8.根据权利要求4所述的刻蚀方法，其特征在于，在所述共享字线的闪存器件的侧墙结构刻蚀工艺中，刻蚀位于控制栅与字线之间的氧化硅以形成共享字线的闪存器件的侧墙结构。
9.根据权利要求8所述的刻蚀方法，其特征在于，在所述共享字线的闪存器件的侧墙结构刻蚀工艺中，所述需求刻蚀速率为
10.根据权利要求8所述的刻蚀方法，其特征在于，所述共享字线的闪存器件的侧墙结构在宽度上的的关键尺寸为90nm。

说明书全文

刻蚀方法

技术领域

[0001] 本发明涉及半导体制造技术领域，特别涉及一种刻蚀方法。

背景技术

[0002] 刻蚀机台是刻蚀工艺必备的半导体研发及生产设备，其中，刻蚀机台的刻蚀速率是刻蚀工艺的重要参数之一，刻蚀腔室内的温度、刻蚀腔室内壁的聚合物的淀积量、刻蚀腔室内的等离子体的密度及刻蚀腔室内的气体压力等因素都是影响刻蚀机台的刻蚀速率的因素。

[0003] 刻蚀工艺过程中，当刻蚀机台的实时刻蚀速率与刻蚀工艺所需的刻蚀速率有较大偏差时，刻蚀机台通常难以及时主动干预并调整实时刻蚀速率的大小，若刻蚀机台的实时刻蚀速率过快或者过慢，则会导致相应层或者结构的刻蚀厚度过大或过小，从而造成产品缺陷，增大了不良品的产生率。

[0004] 因此，需要一种刻蚀方法能够在刻蚀工艺过程中主动干预并动态调整刻蚀机台的实时刻蚀速率使得其满足刻蚀工艺所需的刻蚀速率的要求。

发明内容

[0005] 本发明的目的在于提供一种刻蚀方法，以解决在刻蚀工艺过程中无法自动干预并动态调整刻蚀机台的实时刻蚀速率的问题。

[0006] 为解决上述技术问题，本发明提供一种刻蚀方法，包括：

[0007] 第一步骤：初始化刻蚀机台的刻蚀参数；

[0008] 第二步骤：根据刻蚀工艺加载相对应的工艺程式，并确认所述刻蚀工艺的需求刻蚀速率，其中，所述工艺程式包括：刻蚀工艺程式、第一暖机工艺程式及第二暖机工艺程式；

[0009] 第三步骤：获取刻蚀机台的实时刻蚀速率；

[0010] 第四步骤：比较所述需求刻蚀速率与所述实时刻蚀速率的大小；

[0011] 第五步骤：若所述需求刻蚀速率大于所述实时刻蚀速率，调用第一暖机工艺程式以执行第一暖机工艺，并返回执行第三步骤；若所述需求刻蚀速率小于所述实时刻蚀速率，调用第二暖机工艺程式以执行第二暖机工艺，并返回执行第三步骤；若所述需求刻蚀速率等于所述实时刻蚀速率，调用所述刻蚀工艺程式以执行刻蚀工艺。

[0012] 可选的，在所述刻蚀方法中，在所述第一暖机工艺中，刻蚀控片表面的硅以改变刻蚀腔室内的环境参数和晶圆接触偏压，从而减小所述实时刻蚀速率，其中，刻蚀腔室内的所述环境参数包括：腔体气压和侧壁淀积物成分。

[0013] 可选的，在所述刻蚀方法中，在所述第二暖机工艺中，刻蚀控片表面的氮化硅使得生成的聚合物沉积在刻蚀腔室的内壁表面以改变刻蚀腔室中的等离子体密度，从而增大所述实时刻蚀速率。

[0014] 可选的，在所述刻蚀方法中，所述刻蚀工艺包括共享源线的闪存器件的隔离结构刻蚀工艺及共享字线的闪存器件的侧墙结构刻蚀工艺。

[0015] 可选的，在所述刻蚀方法中，在所述共享源线的闪存器件的隔离结构刻蚀工艺中，刻蚀位于字线与位线之间的氮化硅以形成共享源线的闪存器件的隔离结构。

[0016] 可选的，在所述刻蚀方法中，在所述共享源线的闪存器件的隔离结构刻蚀工艺中，所述需求刻蚀速率为

[0017] 可选的，在所述刻蚀方法中，所述共享源线的闪存器件的隔离结构在宽度上的关键尺寸为0.12um。

[0018] 可选的，在所述刻蚀方法中，在所述共享字线的闪存器件的侧墙结构刻蚀工艺中，刻蚀位于控制栅与字线之间的氧化硅以形成共享字线的闪存器件的侧墙结构。

[0019] 可选的，在所述刻蚀方法中，在所述共享字线的闪存器件的侧墙结构刻蚀工艺中，所述需求刻蚀速率为

[0020] 可选的，在所述刻蚀方法中，所述共享字线的闪存器件的侧墙结构在宽度上的的关键尺寸为90nm。

[0021] 综上，本发明提供一种刻蚀方法，包括：第一步骤：初始化；第二步骤：根据刻蚀工艺加载相对应的工艺程式，并确认所述刻蚀工艺的需求刻蚀速率，其中，所述工艺程式包括：刻蚀工艺程式、第一暖机工艺程式及第二暖机工艺程式；第三步骤：获取刻蚀机台的实时刻蚀速率；第四步骤：比较所述需求刻蚀速率与所述实时刻蚀速率的大小；第五步骤：若所述需求刻蚀速率大于所述实时刻蚀速率，调用第一暖机工艺程式并返回执行第三步骤；若所述需求刻蚀速率小于所述实时刻蚀速率，调用第二暖机工艺程式并返回执行第三步骤；若所述需求刻蚀速率等于所述实时刻蚀速率，调用所述刻蚀工艺程式。通过比较所述需求刻蚀速率与所述实时刻蚀速率的大小，并对应执行不同的工序，实现了刻蚀机台的实时刻蚀速率的主动干预和动态调整，使得刻蚀机台的实时刻蚀速率满足刻蚀工艺的刻蚀速率需求，避免了刻蚀机台误刻蚀或者刻蚀不充分的情况，提高了刻蚀机台的刻蚀速率的准确性，提高了产品良率。
附图说明

[0022] 图1是本发明实施例一的刻蚀方法流程图；

[0023] 图2是本发明实施例一的现有技术的共享源线的闪存器件的半导体结构示意图；

[0024] 图3是本发明实施例二的现有技术的共享字线的闪存器件的半导体结构示意图；

[0025] 其中，附图标记说明：

[0026] 100-衬底，110-栅氧化层，120-浮栅多晶硅层，130-ONO膜层，140-控制栅多晶硅层，150-第一侧墙，160-第二侧墙，170-源线，180-第三侧墙，190-字线，200-隔离结构，210-隧穿氧化层，300-位线形成区；

[0027] 400-衬底，410-栅氧化层，420-浮栅多晶硅层，430-ONO膜层，440-控制栅多晶硅层，450-浮栅氮化硅结构，460-侧墙结构，471-氧化硅层，472-氮化硅层，480-隧穿氧化层，500-字线。

具体实施方式

[0028] 以下结合附图和具体实施例对本发明提出的刻蚀方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

[0029] 实施例一

[0030] 本发明提供一种刻蚀方法，参考图1和图2，图1是本发明实施例一的刻蚀方法流程图，图2是本发明实施例一的现有技术的共享源线的闪存器件的半导体结构示意图。

[0031] 如图2所示，所述共享源线的闪存器件通常包括：衬底100、位于所述衬底100上的源线170、依次位于所述源线170两侧的衬底100上的栅氧化层110、浮栅多晶硅层120、ONO膜层130及控制栅多晶硅层140、隔离所述源线170与所述控制栅多晶硅层140的第二侧墙160、位于所述控制栅多晶硅层140上且远离所述源线170侧的第一侧墙150、位于所述浮栅多晶硅层120上且位于所述第一侧墙150侧的第三侧墙180、位于所述衬底100上且位于所述第三侧墙180侧的隧穿氧化层210、位于所述隧穿氧化层210上的字线190及位于所述字线190侧的隔离结构200，此外，位于所述隔离结构200远离所述字线190侧的在所述衬底100上还形成有位线形成区300，所述位线形成区300的表面在后续工艺中会形成位线。在共享源线的闪存器件的制造工艺过程中，所述隔离结构200的材质通常是氮化硅，在形成位线与字线190之间的隔离结构200之前，由于形成所述隔离结构200采用的是自对准工艺，所以所述字线190与控制栅多晶硅层120之间的第三侧墙180存在一定的高度差。执行共享源线的闪存器件的隔离结构200刻蚀工艺时，一方面，若刻蚀机台的刻蚀速率过快，则会导致所述位线形成区300所在位置的所述衬底100被过刻蚀从而出现凹坑的问题；另一方面，若机台的实时刻蚀速率过低，则会导致所述字线190的顶部仍然有形成所述隔离结构200的过程中产生的氮化硅残留，从而影响后续的金属化制程。

[0032] 接下来具体介绍执行所述共享源线的闪存器件的隔离结构200的刻蚀工艺中的所述刻蚀方法。

[0033] 第一步骤S10：初始化刻蚀机台的刻蚀参数，具体的，初始化掉电之前加载的所有不相关的刻蚀工艺程式中的具体的刻蚀参数，其中，刻蚀机台的刻蚀参数可以包括但不限于刻蚀速率、刻蚀偏差、选择比、均匀性及刻蚀剖面等等参数，本发明所述的刻蚀方法主要针对刻蚀速率这一刻蚀参数做具体的改善。

[0034] 第二步骤S20：根据刻蚀工艺加载相对应的工艺程式，并确认所述刻蚀工艺的需求刻蚀速率，其中，所述工艺程式包括：刻蚀工艺程式、第一暖机工艺程式及第二暖机工艺程式。具体的，所述刻蚀工艺包括共享源线的闪存器件的隔离结构的刻蚀工艺及共享字线的闪存器件的侧墙结构刻蚀工艺，本实施例执行的是所述共享源线的闪存器件的隔离结构200刻蚀工艺，在本实施例中，所述共享源线的闪存器件的隔离结构200在宽度上的关键尺寸为0.12um。根据所述共享源线的闪存器件的隔离结构200刻蚀工艺加载所述共享源线的闪存器件的隔离结构刻蚀工艺程式，并确认刻蚀隔离结构的需求刻蚀速率，在所述刻蚀机台中输入所述需求刻蚀速率。其中，所述共享源线的闪存器件的隔离结构200刻蚀工艺对应的所述需求刻蚀速率为

[0035] 第三步骤S30：获取刻蚀机台的实时刻蚀速率。

[0036] 第四步骤S40：比较所述需求刻蚀速率与所述实时刻蚀速率的大小。

[0037] 第五步骤S50：若所述需求刻蚀速率大于所述实时刻蚀速率，调用第一暖机工艺程式以执行第一暖机工艺，并返回执行第三步骤；若所述需求刻蚀速率小于所述实时刻蚀速率，调用第二暖机工艺程式以执行第二暖机工艺，并返回执行第三步骤；若所述需求刻蚀速率等于所述实时刻蚀速率，调用所述刻蚀工艺程式以执行刻蚀工艺。具体的，当所述需求刻蚀速率大于所述实时刻蚀速率时，在所述第一暖机工艺中，刻蚀控片表面的硅以改变刻蚀腔室内的环境参数和晶圆接触偏压来减小所述实时刻蚀速率，其中，刻蚀腔室内的所述环境参数包括但不限于腔体气压和侧壁淀积物成分；当所述需求刻蚀速率小于所述实时刻蚀速率时，在所述第二暖机工艺中，刻蚀控片表面的氮化硅使得生成的聚合物沉积在刻蚀腔室的内壁表面以改变刻蚀腔室中的等离子体密度来增加所述实时刻蚀速率。当所述需求刻蚀速率等于所述实时刻蚀速率时，如图2所示，在所述共享源线的闪存器件的隔离结构刻蚀工艺中，刻蚀位于字线190与位线之间的氮化硅以形成共享源线的闪存器件的隔离结构200。

[0038] 通过比较所述需求刻蚀速率与所述实时刻蚀速率的大小，并执行第一暖机工艺以减小所述实时刻蚀速率或者执行第二暖机工艺以增加所述实时刻蚀速率，实现了刻蚀机台的实时刻蚀速率的主动干预和动态调整，使得刻蚀机台的实时刻蚀速率满足刻蚀工艺的刻蚀速率需求，避免了位线形成区300的衬底被误刻蚀或者氮化硅残留刻蚀不充分的情况，提高了刻蚀机台的刻蚀速率的准确性，提高了产品良率。

[0039] 实施例二

[0040] 请参考图3，图3是本发明实施例二的现有技术的共享字线的闪存器件的半导体结构示意图，所述共享字线的闪存器件通常包括：衬底400、位于所述衬底400上的栅氧化层410、位于所述栅氧化层410上的字线500、依次位于所述字线500两侧的栅氧化层410上的浮栅多晶硅层420、ONO膜层430及控制栅多晶硅层440、隔离所述字线500与所述控制栅多晶硅层440的氧化硅层471、氮化硅层472及隧穿氧化层480、位于所述控制栅多晶硅层440上的浮栅氮化硅结构450以及位于所述浮栅氮化硅结构450与所述氧化硅层471之间的侧墙结构
460。在共享字线的闪存器件的制造工艺过程中，通过自对准工艺形成侧墙结构460，由于后续需要执行湿法工艺以去除形成浮栅氮化硅结构450，但是所述侧墙结构460又不能被损坏，所以控制栅多晶硅层440与字线500之间的所述侧墙结构460需要被所述字线500完全覆盖以保护起来，因此执行共享源线的闪存器件的侧墙结构460刻蚀工艺时，所述侧墙结构
460需要一定量的过刻蚀使得所述侧墙结构460的高度略小于所述浮栅氮化硅结构450的高度，但是若是在刻蚀所述侧墙结构460时刻蚀机台的刻蚀速率过快，则会导致在未形成所述字线500时，隧穿氧化层480被过刻蚀从而出现凹坑缺陷的问题。

[0041] 在实施例二中，接下来具体介绍执行所述共享字线的闪存器件的侧墙结构460刻蚀工艺中的所述刻蚀方法。

[0042] 第一步骤S10：初始化刻蚀机台的刻蚀参数，具体的，初始化掉电之前加载的刻蚀工艺程式中的具体的刻蚀参数。

[0043] 第二步骤S20：根据刻蚀工艺加载相对应的工艺程式，并确认所述刻蚀工艺的需求刻蚀速率，其中，所述工艺程式包括：刻蚀工艺程式、第一暖机工艺程式及第二暖机工艺程式。具体的，本实施例执行的是所述共享字线的闪存器件的侧墙结构460刻蚀工艺，在本实施例中，所述共享字线的闪存器件的侧墙结构460在宽度上的关键尺寸为90nm。根据所述共享字线的闪存器件的侧墙结构460刻蚀工艺加载共享字线的闪存器件的侧墙结构460刻蚀工艺程式，并确认刻蚀隔离结构的需求刻蚀速率，在所述刻蚀机台中输入所述需求刻蚀速率。其中，所述共享字线的闪存器件的侧墙结构460刻蚀工艺对应的所述需求刻蚀速率为[0044] 第三步骤S30：获取刻蚀机台的实时刻蚀速率。

[0045] 第四步骤S40：比较所述需求刻蚀速率与所述实时刻蚀速率的大小。

[0046] 第五步骤S50：若所述需求刻蚀速率大于所述实时刻蚀速率，调用第一暖机工艺程式以执行第一暖机工艺，并返回执行第三步骤；若所述需求刻蚀速率小于所述实时刻蚀速率，调用第二暖机工艺程式以执行第二暖机工艺，并返回执行第三步骤；若所述需求刻蚀速率等于所述实时刻蚀速率，调用所述刻蚀工艺程式以执行刻蚀工艺。具体的，在所述第一暖机工艺中，刻蚀控片表面的硅以改变刻蚀腔室内的环境参数和晶圆接触偏压来减小所述实时刻蚀速率，其中，刻蚀腔室内的所述环境参数包括但不限于腔体气压和侧壁淀积物成分；在所述第二暖机工艺中，刻蚀控片表面的氮化硅使得生成的聚合物沉积在刻蚀腔室的内壁表面以改变刻蚀腔室中的等离子体密度来增加所述实时刻蚀速率。在本实施例中，因为所述侧墙结构460需要一定量的过刻蚀使得所述侧墙结构460的高度略小于所述浮栅氮化硅结构450的高度，所以所述需求刻蚀速率容易大于所述实时刻蚀速率，此时调用第一暖机工艺程式以执行第一暖机工艺，刻蚀控片表面的硅以改变刻蚀腔室内的环境参数(例如腔体气压和侧壁淀积物成分等等环境参数)和晶圆接触偏压来减小所述实时刻蚀速率。如图3所示，在共享字线的闪存器件的侧墙结构460刻蚀工艺中，刻蚀位于控制栅多晶硅层440与字线500之间的氧化硅以形成共享字线的闪存器件的侧墙结构460。

[0047] 通过比较所述需求刻蚀速率与所述实时刻蚀速率的大小，并执行第一暖机工艺以减小所述实时刻蚀速率，实现了刻蚀机台的实时刻蚀速率的主动干预和动态调整，使得刻蚀机台的实时刻蚀速率满足刻蚀工艺的刻蚀速率需求，避免了隧穿氧化层480被误刻蚀的情况，提高了刻蚀机台的刻蚀速率的准确性，提高了产品良率。

[0048] 综上，本发明提供一种刻蚀方法，包括：第一步骤：初始化；第二步骤：根据刻蚀工艺加载相对应的工艺程式，并确认所述刻蚀工艺的需求刻蚀速率，其中，所述工艺程式包括：刻蚀工艺程式、第一暖机工艺程式及第二暖机工艺程式；第三步骤：获取刻蚀机台的实时刻蚀速率；第四步骤：比较所述需求刻蚀速率与所述实时刻蚀速率的大小；第五步骤：若所述需求刻蚀速率大于所述实时刻蚀速率，调用第一暖机工艺程式并返回执行第三步骤；若所述需求刻蚀速率小于所述实时刻蚀速率，调用第二暖机工艺程式并返回执行第三步骤；若所述需求刻蚀速率等于所述实时刻蚀速率，调用所述刻蚀工艺程式。通过比较所述需求刻蚀速率与所述实时刻蚀速率的大小，并对应执行不同的工序，实现了刻蚀机台的实时刻蚀速率的主动干预和动态调整，使得刻蚀机台的实时刻蚀速率满足刻蚀工艺的刻蚀速率需求，避免了刻蚀机台误刻蚀或者刻蚀不充分的情况，提高了刻蚀机台的刻蚀速率的准确性，提高了产品良率。

[0049] 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

标题	发布/更新时间	阅读量
以二氢吩嗪为核的空穴传输材料及有机发光二极管	2020-11-20	0
一种具有电荷产生层的交流驱动钙钛矿LED器件	2020-11-30	1
半导体器件及其制造方法	2022-05-06	0
一种图形化集成式高效光催化分解水系统的构筑方法	2020-05-15	2
一种苝二酰亚胺溴取代物及基于其制备炭疽杆菌标识物气相传感薄膜的方法和应用	2021-01-05	1
半导体元件的制造方法	2022-04-24	1
一种具有指纹传感器封装结构的移动终端	2020-11-07	0
一种基于飞腾的3U vpx板卡	2020-07-31	0
一种自带防盗功能的移动式激光刻印机	2020-11-29	0
一种半导体功率器件	2020-10-13	2

刻蚀方法

刻蚀方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：