深硅刻蚀方法、深硅槽结构及半导体器件专利检索-半导体电气元件和设备专利检索查询-专利查询网

深 硅 刻蚀方法、深硅槽结构及 半导体器件

阅读：971发布：2024-02-17

专利汇可以提供深硅刻蚀方法、深硅槽结构及半导体器件专利检索，专利查询，专利分析的服务。并且本发明公开了一种深硅刻蚀方法、深硅槽结极及半导体器件。该方法包括：步骤1、向反应腔室内输入沉积气体，启辉进行沉积；步骤2、开始通入刻蚀气体，以下电极功率P起始进行物理轰击；步骤3、对基片进行化学刻蚀；步骤4、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤3，其中，在循环次数达到初始循环次数之后，将当前沉积时间增大，和/或将当前下电极功率增大；在执行所述步骤3时，保持刻蚀时间不变。本发明通过沉积步中沉积时间的递进以及物理轰击步中下电极功率的递进，能够制造出深度较深、垂直度较高并且底部圆角较小的深硅槽结构，这种深硅槽结构有利于器件加工，能够提高产品良率。，下面是深硅刻蚀方法、深硅槽结构及半导体器件专利的具体信息内容。

权利要求

1.一种深硅刻蚀方法，其特征在于，包括：
步骤1、向反应腔室内输入沉积气体，启辉进行沉积，沉积时间为t起始；
步骤2、停止输入沉积气体，开始通入刻蚀气体，以下电极功率P起始进行物理轰击；
步骤3、持续通入刻蚀气体，对基片进行化学刻蚀，在刻蚀时间t刻蚀后停止通入刻蚀气体；
步骤4、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤3，其中，在循环次数达到初始循环次数之后，在执行所述步骤1时，将当前沉积时间在上一次执行的沉积时间的基础上增大，和/或在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大；在执行所述步骤3时，保持刻蚀时间不变。
2.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述步骤4中，
在循环次数达到初始循环次数之后，在执行所述步骤1时，将当前沉积时间在上一次执行的沉积时间的基础上增大第一预设值，和/或在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大第二预设值。
3.根据权利要求2所述的深硅刻蚀方法，其特征在于，所述第一预设值根据所述沉积时间t起始、预设终止沉积时间t终止以及预设总循环次数n总之间的预设关系式计算获得；
所述第二预设值根据所述下电极功率P起始、预设终止下电极功率P终止以及预设总循环次数n总之间的预设关系式计算获得。
4.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述步骤4中，沉积时间自3.5s逐步增加至6s。
5.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述步骤2中，所述下电极功率P起始不小于100W。
6.根据权利要求5所述的深硅刻蚀方法，其特征在于，所述步骤4中，下电极功率自100W逐步增加至120W。
7.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述步骤2的执行时间不大于2s。
8.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述步骤3中的刻蚀时间t刻蚀在1s～5s之间。
9.一种深硅槽结构，其特征在于，利用如权利要求1-8中任意一项所述的深硅刻蚀方法进行刻蚀。
10.一种半导体器件，其特征在于，包含如权利要求9所述的深硅槽结构。

说明书全文

深硅 刻蚀方法、深硅槽结构及 半导体器件

技术领域

[0001] 本发明涉及半导体集成电路或者分立器件制造领域，具体地，涉及一种深硅刻蚀方法、深硅槽结构及半导体器件。

背景技术

[0002] 在微电子领域，深硅刻蚀是器件加工过程中的一项重要工艺。如在晶体管中刻蚀沟槽栅可以抑制器件的短沟道效应、解决沟道电子散射引起的迁移率降低等问题，又如在晶体管中刻蚀超级结可以有效降低导通电阻和提升器件开关速率，再如在先进封装中刻蚀硅通孔(Through Silicon Vias，TSV)结构可以提升器件性能、降低功耗和减小器件体积。

[0003] 由于深硅刻蚀具有较大的深宽比，传统湿法刻蚀工艺无法实现，必须采用干法刻蚀工艺。干法刻蚀是一种基于低温等离子体进行刻蚀的技术，其过程中同时伴随物理轰击和化学反应。由于化学反应是一种各向同性的刻蚀过程，该工艺的底部形貌将呈现圆弧形，即出现底部圆角。这种底部圆角在器件设计时应予以避免，如TSV工艺中若出现底部圆角则会增加器件导通电阻甚至引起器件开路异常。

[0004] 传统深硅刻蚀(BOSCH)工艺，采用刻蚀停止层的方法，在刻蚀达到终点后继续发生横向刻蚀以减小底部圆角，刻蚀结果如图1a和1b所示。但该方法中的横向刻蚀较难掌控，一旦过刻将产生横向钻蚀的异常形貌，如图1c所示。

[0005] 公开于本发明背景技术部分的信息仅仅旨在加深对本发明的一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

[0006] 为了解决现有技术中的上述技术问题，本发明提出了一种深硅刻蚀方法、深硅槽结构及包含该深硅槽结构的半导体器件，该方法所刻蚀的深硅槽结构具有高垂直度以及高深宽比。

[0007] 根据本发明的一方面，提了一种深硅槽刻蚀方法，包括：

[0008] 步骤1、向反应腔室内输入沉积气体，启辉进行沉积，沉积时间为t起始；

[0009] 步骤2、停止输入沉积气体，开始通入刻蚀气体，以下电极功率P起始进行物理轰击；

[0010] 步骤3、持续通入刻蚀气体，对基片进行化学刻蚀，在刻蚀时间t刻蚀后停止通入刻蚀气体；

[0011] 步骤4、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤3，其中，在循环次数达到初始循环次数之后，在执行所述步骤1时，将当前沉积时间在上一次执行的沉积时间的基础上增大，和/或在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大；在执行所述步骤3时，保持刻蚀时间不变。

[0012] 优选地，在循环次数达到初始循环次数之后，在执行所述步骤1时，将当前沉积时间在上一次执行的沉积时间的基础上增大第一预设值，和/或在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大第二预设值。

[0013] 优选地，所述第一预设值根据所述沉积时间t起始、预设终止沉积时间t终止以及预设总循环次数n总之间的预设关系计算获得；

[0014] 所述第二预设值根据所述下电极功率P起始、预设终止下电极功率P终止以及预设总循环次数n总之间的预设关系式计算获得。

[0015] 优选地，所述步骤1中的沉积时间自3.5s逐步增加至6s。

[0016] 优选地，所述步骤2中的下电极功率P起始不小于100W。

[0017] 优选地，所述步骤2中的下电极功率P起始自100W逐步增加至120W。

[0018] 优选地，所述步骤2的执行时间不大于2s。

[0019] 优选地，所述步骤3中的刻蚀时间t刻蚀在1s～5s之间。

[0020] 根据本发明的另一方面，提出一种深硅槽结构，其利用如上所述的深硅刻蚀方法进行刻蚀。

[0021] 根据本发明的又一方面，提出一种半导体器件，其包含如上所述的深硅槽结构。

[0022] 本发明具有以下有益技术效果：

[0023] 本发明循环执行沉积步、物理轰击步和化学刻蚀步，通过沉积步中沉积时间的递进以及物理轰击步中下电极功率的递进，能够制造出深度较深、垂直度较高并且底部圆角较小的深硅槽结构，这种深硅槽结构有利于器件加工，能够提高产品良率。

[0024] 本发明的方法具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施例中将是显而易见的，或者将在并入本文中的附图和随后的具体实施例中进行详细陈述，这些附图和具体实施例共同用于解释本发明的特定原理。

附图说明

[0025] 通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施例中，相同的参考标号通常代表相同部件。

[0026] 图1a-图1c示出现有技术中采用刻蚀停止层方法所刻蚀的深硅槽的底部样貌；

[0027] 图2示出根据本发明的示例性实施方案的深硅刻蚀方法的流程图；

[0028] 图3a-图3e示出根据本发明的示例性实施方案的深硅刻蚀方法的刻蚀结果；

[0029] 图4示出图3a-图3e的基片区域划分示意图。

具体实施方式

[0030] 下面将参照附图更详细地描述本发明。虽然附图中显示了本发明的优选实施例，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。

[0031] 图2为示出根据本发明的示例性实施方案的深硅刻蚀方法的流程图。如图2所示，该方法包括：

[0032] 步骤1、向反应腔室内输入沉积气体，启辉进行沉积，沉积时间为t起始；

[0033] 步骤2、停止输入沉积气体，开始通入刻蚀气体，以下电极功率P起始进行物理轰击；

[0034] 步骤3、持续通入刻蚀气体，对基片进行化学刻蚀，在刻蚀时间t刻蚀后停止通入刻蚀气体；

[0035] 步骤4、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤3，其中，在循环次数达到初始循环次数之后，在执行所述步骤1时，将当前沉积时间在上一次执行的沉积时间的基础上增大，和/或在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大；在执行所述步骤3时，保持刻蚀时间不变。

[0036] 干法刻蚀的过程中同时伴随着物理轰击和化学反应，该工艺的底部形貌将由于化学反应的各向同性而呈现圆弧形，即出现底部圆角，这种底部圆角在某些器件的设计中应予以避免。

[0037] 为了解决这一问题，本发明在刻蚀机硬件条件不改变的前提下，通过对BOSCH工艺配方的优化，直接减小深硅刻蚀的底部圆角。本发明刻蚀工艺分为三步，具体为沉积步、物理轰击步和化学刻蚀步，根据循环次数，三者交替进行。整个刻蚀工艺过程，化学刻蚀部程式(recipe)保持不变，在循环次数达到设定初始循环次数之后，沉积步和物理轰击步程式作出如下改进：物理轰击步使用较大的下电极功率，优选不小于100W；通过逐步增加物理轰击步的下电极功率，以使更多等离子体能够进入深硅槽底部，以及逐步延长沉积步的沉积时间，以保持侧壁垂直度。

[0038] 具体地，在执行步骤1时，将当前沉积时间在上一次执行的沉积时间的基础上增大第一预设值；和/或在执行步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大第二预设值；并且在执行步骤3时，保持刻蚀时间不变。

[0039] 其中，第一预设值根据沉积时间t起始、预设终止沉积时间t终止以及预设总循环次数n总之间的预设关系式(1)计算获得：

[0040] Δt＝(t终止–t起始)/(n总-n初) (1)。

[0041] 第二预设值根据所述下电极功率P起始、预设终止下电极功率P终止以及预设总循环次数n总之间的预设关系式计算获得：

[0042] ΔP＝(P终止–P起始)/(n总-n初) (2).

[0043] 其中，总循环次数n总包括达到初始循环次数n初前下电极功率与单步沉积时间保持不变的循环次数以及在达到初始循环次数n初后下电极功率以及单步沉积时间逐渐发生变化的循环次数。其中，初始循环次数以及总循环次数可依据所刻蚀深硅槽的具体要求来确定。

[0044] 在本实施例中，步骤1中的沉积时间可以自3.5s逐步增加至6s。也就是说，起始沉积时间可以设定为3.5s，在循环次数达到初始循环次数之后，每次循环沉积时间都增加第一预设值，在工艺结束时刻蚀时间可达到6s。通过这种方式，能够保持所刻蚀的深硅槽的侧壁垂直度。

[0045] 步骤2中进行物理轰击的下电极功率不小于100W，可以自100W逐步增加至120W。也就是说，起始下电极功率P起始可以设定为100W，在循环次数达到初始循环次数之后，每次循环下电极功率都增加第二预设值，在工艺结束时电极功率可达到120W。

[0046] 步骤2的执行时间不大于2s，即进行物理轰击的时间不大于2s，优选为1.2s。

[0047] 步骤3中的刻蚀时间t刻蚀可以在1s～5s之间，即在1s～5s之间停止通入刻蚀气体，优选为3.6s。

[0048] 本实施例的工艺步骤的示例性工艺参数如下表所示。

[0049] 表1

[0050]

[0051] 本发明还提出了一种深硅槽结构，其利用如上所述的深硅刻蚀方法进行刻蚀，以制造出深度较深、垂直度较高并且底部圆角较小的深硅槽结构。

[0052] 优选地，所述深硅槽结构的深度大于100μm，垂直度为90°±2°，底部圆角高度占槽深比小于10％，也即底部圆角距离底平面高度<目标深度*10％。

[0053] 利用根据本发明的示例性实施方案的深硅槽刻蚀方法进行刻蚀的所得到的深硅槽结构如图3a-图3e所示。其中，图3a-图3e分别是将基片划分为上、中、下、左、右五个区域，每个区域的深硅槽形貌。图4示出图3a-图3e的基片区域划分示意图。

[0054] 对图3a-图3e进行数据统计结果如下表所示：

[0055] 表2

[0056]

[0057] 本发明还提出了包含上述深硅槽结构的器件，例如沟槽栅IGBT、沟槽栅MOSFET、沟槽栅JFET和电容器等。根据本发明的深硅槽结构深度较深、垂直度较高并且底部圆角较小，有利于进行器件加工，能够提高产品良率。

[0058] 以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

标题	发布/更新时间	阅读量
以二氢吩嗪为核的空穴传输材料及有机发光二极管	2020-11-20	0
一种具有电荷产生层的交流驱动钙钛矿LED器件	2020-11-30	1
半导体器件及其制造方法	2022-05-06	0
一种图形化集成式高效光催化分解水系统的构筑方法	2020-05-15	2
一种苝二酰亚胺溴取代物及基于其制备炭疽杆菌标识物气相传感薄膜的方法和应用	2021-01-05	1
半导体元件的制造方法	2022-04-24	1
一种具有指纹传感器封装结构的移动终端	2020-11-07	0
一种基于飞腾的3U vpx板卡	2020-07-31	0
一种自带防盗功能的移动式激光刻印机	2020-11-29	0
一种半导体功率器件	2020-10-13	2

深硅刻蚀方法、深硅槽结构及半导体器件