技术领域
[0001] 本
发明属于集成
电路制造技术领域，具体涉及一种半导体器件及其制作方法。
背景技术
[0002] 在集成电路制造业中，自对准
硅化物被广泛应用在源、漏、栅极与金属之间的
接触，
自对准硅化物在大规模和超大规模CMOS逻辑集成电路技术中起着非常重要的作用。
[0003] 如图1所示，相邻的自对准硅化物结构之间形成有沟槽，传统的自对准硅化物形成是先沉积一层钴和氮化
钛，再通过高温反应使得晶体硅和钴反应形成自对准硅化物。紧接着再通入双
氧水和
硫酸去除氮化钛和未反应的钴。但是在去除未反应的钴时，因为硫酸的存在，容易在沟槽
侧壁表面和硅化物表面形成一层薄薄的氧化层，该氧化层还将反应过程中产生颗粒的颗粒A
吸附包裹在沟槽侧壁表面和硅化物表面。
[0004] 自对准硅化物形成之后在沟槽中填充介质层，填充介质层例如采用HDP(高
密度等离子体)沉积工艺，沟槽侧壁表面的颗粒及包裹颗粒的氧化层在HDP沉积介质层过程中会阻挡介质层的沉积，在沟槽中形成空洞，空洞会导致后续本该有介质层绝缘的相邻的接触孔间互连，形成电路的
短路，造成半导体器件良率的降低。
发明内容
[0005] 本发明的目的在于提供一种半导体器件及其制作方法，清洗去除颗粒，避免空洞，提高半导体器件的良率。
[0006] 本发明提供一种半导体器件的制作方法，包括：
[0007] 提供一衬底，所述衬底上形成有结构层，所述结构层中形成有暴露出所述衬底的沟槽；
[0008] 在所述结构层表面和所述沟槽表面依次形成金属层和金属氮化物层，高温
退火使部分所述金属层反应生成金属硅化物层；
[0009] 通入SC1和热硫酸去除所述金属氮化物层和未反应的所述金属层；使用HF清洗所述沟槽；以及，
[0010] 使用SC1清洗所述沟槽。
[0011] 进一步的，所述HF的PH值大于5。
[0012] 进一步的，使用HF清洗所述沟槽的步骤中：所述HF的浓度范围为0.5～3.0％，清洗
温度范围为：10～30℃，清洗时间范围为：60～180s。
[0013] 进一步的，所述退火的温度范围为470℃～500℃。所述退火的时间范围为20s～40s。
[0014] 进一步的，所述沟槽的侧壁形成有第一介质层，位于所述沟槽的侧壁的所述金属层
覆盖所述第一介质层。
[0015] 进一步的，位于所述沟槽的侧壁的所述金属层未反应，位于所述沟槽底部的所述金属层和位于所述结构层上表面的所述金属层反应生成金属硅化物层。
[0016] 进一步的，所述SC1包括体积比为1:1:5的NH4OH:H2O2:H2O混合溶液。
[0017] 进一步的，所述金属层的材质包括：钴、钨、钛、镍中的任意一种。
[0018] 进一步的，所述半导体器件为闪存，所述结构层关于所述沟槽对称分布，所述结构层包括：位于所述衬底上依次分布的隧穿氧化层、
浮栅、第二介质层和控制栅。
[0019] 本发明还提供一种半导体器件，采用上述方法制成。
[0020] 与
现有技术相比，本发明具有如下有益效果：
[0021] 本发明提供的半导体器件及其制作方法中，通入SC1和热硫酸去除所述金属氮化物层和未反应的所述金属层；所述沟槽的侧壁附带产生颗粒，所述颗粒的表面形成有氧化层；使用HF清洗所述沟槽，以去除所述颗粒和所述氧化层；以及，使用SC1清洗所述沟槽，以全部去除所述颗粒，消除所述氧化层包裹所述颗粒附着在所述沟槽侧壁引起的空洞
缺陷，从而提高半导体器件的良率。
附图说明
[0022] 图1为现有的半导体器件沟槽中附着有杂质颗粒的示意图；
[0023] 图2为本发明
实施例的半导体器件的制作方法
流程图；
[0024] 图3至图7为本发明实施例的半导体器件的制作方法各步骤的剖面示意图。
[0025] 其中，附图标记如下：
[0026] 11-衬底；B-结构层；12-隧穿氧化层；13-浮栅；14-第二介质层；15-控制栅；16-第一介质层；17a-金属层；18-金属氮化物层；17b-金属硅化物层；21-颗粒；22-氧化层；31-沟槽。
具体实施方式
[0027] 本发明实施例提供了一种半导体器件及其制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0028] 本发明实施例提供了一种半导体器件的制作方法，如图2所示，包括：
[0029] 提供一衬底，所述衬底上形成有结构层，所述结构层中形成有暴露出所述衬底的沟槽；
[0030] 在所述结构层表面和所述沟槽表面依次形成金属层和金属氮化物层，高温退火使部分所述金属层反应生成金属硅化物层；
[0031] 通入SC1和热硫酸去除所述金属氮化物层和未反应的所述金属层；
[0032] 使用HF清洗所述沟槽；以及，
[0033] 使用SC1清洗所述沟槽。
[0034] 下面结合图3至图7介绍本实施例的半导体器件的制作方法的各步骤。
[0035] 如图3和图4所示，提供一衬底11，所述衬底11上形成有结构层B，所述结构层B中形成有沟槽31。在所述结构层B表面和所述沟槽31表面依次形成金属层17a和金属氮化物层18，金属氮化物层18例如为氮化钛层，所述金属层17a的材质包括：钴、钨、钛、镍中的任意一种。可采用
化学气相沉积(CVD)或者
物理气相沉积(PVD)方法形成金属层17a和金属氮化物层18。进一步的，所述沟槽31的侧壁形成有第一介质层16，所述第一介质层16例如为ONO膜层，即依次层叠的氧化硅层、氮化硅层和氧化硅层的多层结构。位于所述沟槽31的侧壁的所述金属层17a覆盖所述第一介质层16。高温退火使部分所述金属层17a反应生成金属硅化物层17b。具体的，位于所述沟槽31的侧壁的所述金属层17a与所述结构层B之间因有第一介质层16的隔离而未反应，结构层B可包括
多晶硅层用于形成栅极，所述衬底11例如是硅，位于所述沟槽31底部的所述金属层17a和衬底11反应，位于所述结构层B上表面的所述金属层
17a和结构层B上表面(例如多晶硅层)反应，在高温退火反应生成金属硅化物层17b。所述退火的温度范围为470℃～500℃。所述退火的时间范围为20s～40s。
[0036] 金属硅化物简称硅化物，是由金属和硅经过物理-化学反应形成的一种化合态，其
导电性介于金属和硅之间。硅化物是一种
稳定性较强的
金属化合物，并且在硅/难熔金属的分界面具有低的
电阻率。硅化物既能降低栅极电阻，又能降低源漏电阻。低的电阻，
热稳定性好，好的化学稳定性，能与硅形成均匀一致的界面。为了提高半导体器件的性能，需要减小源漏和栅区硅接触的电阻。钛和钴是用于接触的难熔金属。难熔金属和多晶硅反应生成多晶硅化物。掺杂的多晶硅被用作栅
电极，有较高的电阻率，正是这导致了不应有的
信号延迟。多晶硅化物对减小连接多晶硅的
串联电阻是有益的。由于在优化超大规模集成电路的性能方面，需要进一步按比例缩小器件的尺寸，因此在源/漏和金属层之间电接触的面积是很小的。这个小的接触面积将导致接触电阻增加。自对准硅化物技术可提供稳定接触结构、减小源/漏区接触电阻。
[0037] 所述衬底11可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过
外延生长工艺处理后的
晶圆，所述衬底11例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。
[0038] 如图3至图5所示，通入SC1和热硫酸去除所述金属氮化物层18和未反应的所述金属层17a；金属氮化物层18的材质包括：氮化钛、氮化钨、氮化钽中的任意一种。金属氮化物层18起阻挡层的作用，防止所述金属层17a向后续在金属氮化物层18上形成的其他层中扩散，同时提高所述金属层17a与后续在金属氮化物层18上形成的其他层的粘附性。在图5中所示出的区域为沟槽附近的区域，去除了所述金属氮化物层18，在图中未示出的其他区域根据需要保留部分金属氮化物层18。具体的，可先通入SC1例如5～10分钟湿法
刻蚀所述金属氮化物层18和未反应的所述金属层17a，再通入热硫酸去除多余的未反应的金属层17a。所述沟槽31的侧壁附带产生颗粒21，所述颗粒21的表面形成有氧化层22；具体的，热硫酸酸槽中含颗粒，以及去除金属氮化物层18和未反应的所述金属层17a的过程中容易产生颗粒(例如氧化物颗粒)；这些氧化物颗粒可以在H2SO4的作用下容易吸附在沟槽31表面，并在高温加热后形成一层表面氧化层。所述沟槽31的侧壁表面和所述金属硅化物层17b的表面形成氧化层22，所述氧化层22将所述颗粒吸附包裹在沟槽侧壁表面和金属硅化物层17b表面(未示出)。大部分氧化物颗粒被薄薄的氧化层包裹附着在沟槽侧壁。所述SC1(Standard Cleaning1)包括体积比为1:1:5的NH4OH:H2O2:H2O混合溶液。通入所述SC1和所述热硫酸去除所述金属氮化物层和未反应的所述金属层的时间范围为:4～8分钟。
[0039] 如图5和图6所示，使用HF清洗所述沟槽表面和所述金属硅化物层17b表面，以至少去除所述氧化层22。所述HF的PH值大于5，使用HF清洗所述沟槽的步骤中：所述HF(
氢氟酸)的浓度例如为0.5～3.0％，温度例如为10～30℃，洗净时间例如是60～180s。
[0040] 如图6和图7所示，使用SC1清洗所述沟槽表面和所述金属硅化物层17b表面，以完全去除颗粒21。
[0041] 进一步的，如图3所示，所述半导体器件可为闪存，所述结构层B关于所述沟槽31对称分布，所述结构层B包括：在所述衬底11上依次分布的隧穿氧化层12、浮栅13、第二介质层14和控制栅15。所述第二介质层14例如为ONO膜层，即依次层叠的氧化硅层、氮化硅层和氧化硅层的多层结构。所述衬底100可以为硅、锗或者锗化硅。
[0042] 本发明还提供一种半导体器件，采用上述方法制备而成。
[0043] 综上所述，本发明提供的半导体器件的制作方法中，使用HF清洗所述沟槽，以去除所述颗粒和所述氧化层；使用SC1清洗所述沟槽，以全部完全去除所述颗粒，消除所述氧化层包裹所述颗粒附着在所述沟槽侧壁引起的空洞缺陷，从而提高半导体器件的良率。
[0044] 本
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0045] 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于
权利要求书的保护范围。
