技术领域
[0001] 本
发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法及TFT基板。
背景技术
[0002] 在显示技术领域，
液晶显示器(Liquid Crystal Display，LCD)与
有机发光二极管显示器(Organic Light Emitting Diode，OLED)等平板显示器已经逐步取代CRT显示器，广泛的应用于液晶电视、手机、
个人数字助理、数字相机、计算机屏幕或
笔记本电脑屏幕等。
[0003]
显示面板是LCD、OLED的重要组成部分。不论是LCD的显示面板，还是OLED的显示面板，通常都具有一
薄膜晶体管(Thin Film Transistor，TFT)基板。以LCD的显示面板为例，其主要是由一TFT基板、一彩色滤光片基板(Color Filter，CF)、以及配置于两基板间的液晶层(Liquid Crystal Layer)所构成，其工作原理是通过在TFT基板与CF基板上施加驱动
电压来控制液晶层中液晶分子的旋转，将
背光模组的光线折射出来产生画面。
[0004] 目前，现有的TFT基板按结构类型主要分为：共平面(Coplanar)型、具有蚀刻阻挡层(Etch Stop Layer，ESL)型、背
沟道蚀刻(Back Channel Etch，BCE)型等多种类型。
[0005] 铟镓锌
氧化物(Indium Gallium Zinc Oxide，IGZO)由于具有高迁移率、适用于大面积生产、易于由非晶
硅(a-Si)制程转换等优势，成为目前
薄膜晶体管技术领域内的研究热点。但IGZO-TFT中的IGZO有源层对于工艺和环境非常敏感，因此IGZO-TFT通常采用ESL型结构，通过
刻蚀阻挡层ESL并增加一道光罩(Mask)对IGZO有源层进行保护，然而这样就不利于TFT制程成本的降低；同时由于源漏极(SD)与刻蚀阻挡层ESL之间的堆叠，使得TFT器件的沟道尺寸较大，从而造成TFT的
导电性能下降。
[0006] 请参阅图1，现有的ESL型TFT基板包括基板100、依次设于基板100上的栅极200、栅极绝缘层300、氧化物
半导体层400、蚀刻阻挡层500、源极610、及漏极620，其中，所述源极610和漏极620分别通过第一过孔510和第二过孔520与氧化物半导体层400相
接触。
[0007] 图1所示的ESL型TFT基板采用蚀刻阻挡层500来避免沟道损伤，但是由于增加了一道蚀刻阻挡层500，也使得TFT的沟道长度随之增加。在大尺寸OLED显示面板中，通常使用IGZO/IGSO(铟镓硒氧化物)这类的氧化物半导体材料作为沟道衬底，因为其拥有较高的
电子迁移率，适用于大尺寸生产。为了获得更高的分辨
力，更大的
开口率，以及更低功耗，要求面板在较低的驱动开启电压下获得更大的OLED驱动
电流。一般通过缩短TFT沟道长度可以得到更高的漏极电流(Ids)，但是考虑到现实制程能力，TFT沟道长度的缩短严格受限，无法显著改善电流驱
动能力，因此通过工艺制程缩短TFT通道长度来改善大尺寸OLED面板的电流驱动能力无法满足现实需要，亟待改进。
发明内容
[0008] 本发明的目的在于提供一种TFT基板的制作方法，采用双栅极结构，通过氮化硅层中氢
原子的扩散掺杂，在原有沟道区形成TFT沟道
串联结构，降低两侧沟道阻抗，等效缩短原沟道长度，实现双TFT结构，节约成本，实际使用中可有效节约空间，优化
空间布局。
[0009] 本发明的目的还在于提供一种TFT基板，采用双栅极结构，通过氮化硅层中氢原子的扩散掺杂，在原有沟道区形成TFT沟道串联结构，降低两侧沟道阻抗，等效缩短原沟道长度，实现双TFT结构，节约成本，实际使用中可有效节约空间，优化空间布局。
[0010] 为实现上述目的，本发明提供一种TFT基板的制作方法，包括以下步骤：
[0011] 步骤S1、提供一衬底基板，在所述衬底基板上形成相间隔的第一栅极和第二栅极，在所述第一栅极、第二栅极及衬底基板上沉积形成栅极绝缘层，在所述栅极绝缘层上沉积并
图案化形成对应于所述第一栅极和第二栅极上方的有源层；
[0012] 步骤S2、在所述有源层与栅极绝缘层上沉积形成蚀刻阻挡层，所述蚀刻阻挡层包括氮化硅层，当沉积所述蚀刻阻挡层的氮化硅层时，该氮化硅层中的氢原子会扩散至所述有源层中，从而降低所述有源层的阻抗；
[0013] 步骤S3、在所述蚀刻阻挡层上沉积并图案化形成源极和漏极。
[0014] 所述步骤S2中采用等离子
化学气相沉积法沉积形成所述蚀刻阻挡层的氮化硅层。
[0015] 所述步骤S1中采用电
镀激溅的方法沉积形成所述有源层，所述有源层的材料为为金属氧化物半导体材料。
[0016] 所述步骤S1还包括对所述有源层的两侧区域进行等离子掺杂处理，而使得该两侧区域的导电性增强，形成位于两端的源极接触区和漏极接触区，该源极接触区和漏极接触区之间的区域形成为沟道区；
[0017] 所述步骤S2还包括对所述蚀刻阻挡层进行图案化处理，所述蚀刻阻挡层在对应所述有源层的源极接触区和漏极接触区上方分别形成第一过孔、第二过孔；
[0018] 所述步骤S3中，所述源极和漏极分别通过第一过孔和第二过孔与源极接触区和漏极接触区相接触。
[0019] 所述蚀刻阻挡层还包括位于所述氮化硅层与有源层之间的氧化硅层。
[0020] 所述TFT基板在使用时，所述第一栅极和第二栅极上的电压分别独立控制。
[0021] 本发明还提供一种TFT基板，包括：衬底基板、设于所述衬底基板上的相间隔的第一栅极和第二栅极、设于所述第一栅极、第二栅极及衬底基板上的栅极绝缘层、设于所述栅极绝缘层上且对应于所述第一栅极和第二栅极上方的有源层、设于所述有源层上的蚀刻阻挡层以及设于所述蚀刻阻挡层上的源极和漏极；
[0022] 其中，所述蚀刻阻挡层包括氮化硅层，该氮化硅层中的氢原子会扩散至所述有源层中，从而降低所述有源层的阻抗。
[0023] 所述有源层的材料为金属氧化物半导体；
[0024] 所述有源层的两侧区域分别为经由等离子掺杂处理而导电性增强的源极接触区和漏极接触区，所述有源层上源极接触区和漏极接触区之间的区域为沟道区；
[0025] 所述蚀刻阻挡层对应所述有源层的源极接触区和漏极接触区分别设有第一过孔、第二过孔，所述的源极和漏极分别通过第一过孔和第二过孔与源极接触区和漏极接触区相接触。
[0026] 所述蚀刻阻挡层还包括位于所述氮化硅层与有源层之间的氧化硅层。
[0027] 所述TFT基板在使用时，所述第一栅极和第二栅极上的电压分别独立控制。
[0028] 本发明的有益效果：本发明的TFT基板的制作方法，在衬底基板上形成相间隔的第一栅极和第二栅极，采用第一栅极与第二栅极组成双栅极结构，然后依次制作栅极绝缘层、有源层、蚀刻阻挡层及源漏极，其中蚀刻阻挡层包括氮化硅层，当沉积形成该氮化硅层时，该氮化硅层中的氢原子会扩散至有源层中，在有源层中形成掺杂，氢原子作为供体提供大量电子，使得低阻抗沟道区的电子迁移率增加，阻抗进一步降低，从而在原有沟道区形成TFT沟道串联结构，降低了两侧沟道阻抗，等效缩短了沟道长度，提高了电子迁移率，降低功耗，在无需改变黄光制程设备的情况下，通过离子扩散掺杂，实现了双TFT结构，节约成本，实际使用中可有效节约空间，优化空间布局。本发明的TFT基板，采用双栅极结构，通过氮化硅层中氢原子的扩散掺杂，在原有沟道区形成了TFT沟道串联结构，降低了两侧沟道阻抗，等效缩短了沟道长度，提高了电子迁移率，降低功耗，能够在无需改变黄光制程设备的情况下，通过离子扩散掺杂实现双TFT结构，节约成本，实际使用中可有效节约空间，优化空间布局。
[0029] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与
附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
[0030] 下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0031] 附图中，
[0032] 图1为现有一种ESL型TFT基板的结构示意图；
[0033] 图2为本发明TFT基板的制作方法的流程示意图；
[0034] 图3为本发明TFT基板的制作方法的步骤S1的示意图；
[0035] 图4为本发明TFT基板的制作方法的步骤S2的示意图；
[0036] 图5为本发明TFT基板的制作方法的步骤S3的示意图暨本发明的TFT基板的结构示意图；
[0037] 图6为本发明TFT基板的俯视示意图；
具体实施方式
[0039] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选
实施例及其附图进行详细描述。
[0040] 请参阅图1，本发明首先提供一种TFT基板的制作方法，包括如下步骤：
[0041] 步骤S1、如图2所示，提供一衬底基板10，在所述衬底基板10上形成相间隔的第一栅极21和第二栅极22，在所述第一栅极21、第二栅极22及衬底基板10上沉积形成栅极绝缘层30，在所述栅极绝缘层30上沉积并图案化形成对应于所述第一栅极21和第二栅极22上方的有源层40，对所述有源层40的两侧区域进行等离子掺杂处理，而使得该两侧区域的导电性增强，形成位于两端的源极接触区41和漏极接触区42，该源极接触区41和漏极接触区42之间的区域形成为沟道区43。
[0042] 具体地，所述第一栅极21和第二栅极22的材料为金属材料，例如钼、
铝、
铜、
钛中的一种或多种的
合金。
[0043] 具体地，所述步骤S1中，图案化形成第一栅极21、第二栅极22和有源层40的过程均具体包括：光阻涂布步骤、曝光步骤、显影步骤、蚀刻步骤、及光阻去除步骤；其中，对于所述第一栅极21和第二栅极22的蚀刻步骤为湿法蚀刻步骤，对于有源层40的蚀刻步骤为干法蚀刻步骤。
[0044] 具体地，所述步骤S1中所形成的有源层40的材料为铟镓锌氧化物，也可以为铟镓硒氧化物等金属氧化物半导体材料。
[0045] 具体的，所述栅极绝缘层30的材料包括氧化硅(SiOx)与氮化硅(SiNx)中的一种或两者的组合。优选的，所述栅极绝缘层30的材料为氧化硅。
[0046] 具体的，所述步骤S1中，采用化学气相沉积(Chemical Vapor Deposition，CVD)的方式沉积得到所述栅极绝缘层30。
[0047] 具体地所述步骤S1中采用
电镀激溅的方法沉积形成所述有源层40。
[0048] 具体地，所述步骤S1中，对所述有源层40的两侧区域进行N型等离子掺杂处理，即该源极接触区41和漏极接触区42均为经由N型等离子掺杂处理而导体化的n+IGZO区域。
[0049] 步骤S2、如图3所示，在所述有源层40与栅极绝缘层30上沉积形成蚀刻阻挡层50，所述蚀刻阻挡层50包括氮化硅层51，当沉积所述蚀刻阻挡层50的氮化硅层51时，该氮化硅层51中的氢原子会扩散至所述有源层40中，从而降低所述有源层40的阻抗。
[0050] 具体地，所述步骤S2中，采用等
离子化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)沉积形成所述蚀刻阻挡层50的氮化硅层51，此过程中，氮化硅层51中的氢原子会扩散至所述有源层40中，氢原子作为供体提供大量电子，使得低阻抗的原有沟道区43的电子迁移率增加，阻抗进一步降低，从而在原有沟道区43形成了TFT沟道串联结构，相当于降低了两侧的分别对应第一栅极21和第二栅极22的沟道阻抗，等效缩短了沟道长度。
[0051] 具体地，所述步骤S2还包括对所述蚀刻阻挡层50进行图案化处理，所述蚀刻阻挡层50在对应所述有源层40的源极接触区41和漏极接触区42上方分别形成第一过孔501、第二过孔502。
[0052] 具体地，所述蚀刻阻挡层50还包括位于所述氮化硅层51与有源层40之间的氧化硅层52。
[0053] 步骤S3、如图4所示，在所述蚀刻阻挡层50上沉积并图案化形成源极61和漏极62，所述源极61和漏极62分别通过第一过孔501和第二过孔502与源极接触区41和漏极接触区42相接触。
[0054] 本发明的TFT基板的制作方法，首先在衬底基板10上形成相间隔的第一栅极21和第二栅极22，采用第一栅极21与第二栅极22组成双栅极结构，然后依次制作栅极绝缘层30、有源层40、蚀刻阻挡层50及源漏极61/62，其中蚀刻阻挡层50包括氮化硅层51，当沉积形成该氮化硅层51时，该氮化硅层51中的氢原子会扩散至有源层40中，在有源层40中形成掺杂，氢原子作为供体提供大量电子，使得低阻抗的原有沟道区43的电子迁移率增加，阻抗进一步降低，从而在原有沟道区43形成TFT沟道串联结构，降低了两侧沟道阻抗，如图6所示，等效缩短了沟道长度，其中L为原有沟道长度，d为增加双TFT结构后的等效通道长度，提高了电子迁移率，降低功耗，在无需改变黄光制程设备的情况下，如图7所示的电路图，通过离子扩散掺杂，实现了双TFT结构，节约成本，同时两侧通道的第一栅极电压Vg1、第二栅极电压Vg2独立控制，即双TFT结构独立控制，实际使用中可有效节约空间，优化空间布局。
[0055] 请参阅图5，基于上述的TFT基板的制作方法，本发明还提供一种TFT基板，包括：衬底基板10、设于所述衬底基板10上的相间隔的第一栅极21和第二栅极22、设于所述第一栅极21、第二栅极22及衬底基板10上的栅极绝缘层30、设于所述栅极绝缘层30上且对应于所述第一栅极21和第二栅极22上方的有源层40、设于所述有源层40上的蚀刻阻挡层50以及设于所述蚀刻阻挡层50上的源极61和漏极62；
[0056] 其中，所述有源层40的材料为金属氧化物半导体；所述有源层40的两侧区域分别为经由等离子掺杂处理而导电性增强的源极接触区41和漏极接触区42，所述有源层40上源极接触区41和漏极接触区42之间的区域为沟道区43；
[0057] 所述蚀刻阻挡层50对应所述有源层40的源极接触区41和漏极接触区42分别设有第一过孔501、第二过孔502，所述的源极61和漏极62分别通过第一过孔501和第二过孔502与源极接触区41和漏极接触区42相接触；
[0058] 所述蚀刻阻挡层50包括氮化硅层51，该氮化硅层51中的氢原子会扩散至所述有源层40中，氢原子作为供体提供大量电子，使得低阻抗的原有沟道区43的电子迁移率增加，阻抗进一步降低，如图6所示，从而在原有沟道区43形成了TFT沟道串联结构，相当于降低了两侧的分别对应第一栅极21和第二栅极22的沟道阻抗，等效缩短了沟道长度，图6中L为原有沟道长度，d为增加双TFT结构后的等效通道长度。
[0059] 具体地，所述有源层40的材料为金属氧化物半导体，优选为IGZO。
[0060] 具体地，所述蚀刻阻挡层50还包括位于所述氮化硅层51与有源层40之间的氧化硅层52。
[0061] 具体地，所述有源层40的源极接触区41和漏极接触区42均经由N型等离子掺杂处理，即该源极接触区41和漏极接触区42均为经由N型等离子掺杂处理而导体化的n+IGZO区域。
[0062] 具体地，所述第一栅极21、第二栅极22、源极61和漏极62的材料均为金属材料，例如钼、铝、铜、钛中的一种或多种的合金。
[0063] 本发明的TFT基板，采用第一栅极21与第二栅极22组成双栅极结构，并在蚀刻阻挡层50中设置氮化硅层51，当沉积形成该氮化硅层51时，该氮化硅层51中的氢原子会扩散至有源层40中，在有源层40中形成掺杂，氢原子作为供体提供大量电子，使得低阻抗的原有沟道区43的电子迁移率增加，阻抗进一步降低，从而在原有沟道区43形成了TFT沟道串联结构，降低了两侧沟道阻抗，等效缩短了沟道长度，d为增加双TFT结构后的等效通道长度，提高了电子迁移率，降低功耗，在无需改变黄光制程设备的情况下，通过离子扩散掺杂，实现了双TFT结构，节约成本，同时两侧通道的第一栅极电压Vg1、第二栅极电压Vg2独立控制，即双TFT结构独立控制，实际使用中可有效节约空间，优化空间布局。以下表一为本发明TFT基板的双通道控制开启/关闭控制逻辑表。
[0064] 表一
[0065]
[0066] 综上所述，本发明的TFT基板的制作方法，在衬底基板上形成相间隔的第一栅极和第二栅极，采用第一栅极与第二栅极组成双栅极结构，然后依次制作栅极绝缘层、有源层、蚀刻阻挡层及源漏极，其中蚀刻阻挡层包括氮化硅层，当沉积形成该氮化硅层时，该氮化硅层中的氢原子会扩散至有源层中，在有源层中形成掺杂，氢原子作为供体提供大量电子，使得低阻抗沟道区的电子迁移率增加，阻抗进一步降低，从而在原有沟道区形成TFT沟道串联结构，降低了两侧沟道阻抗，等效缩短了沟道长度，提高了电子迁移率，降低功耗，在无需改变黄光制程设备的情况下，通过离子扩散掺杂，实现了双TFT结构，节约成本，实际使用中可有效节约空间，优化空间布局。本发明的TFT基板，采用双栅极结构，通过氮化硅层中氢原子的扩散掺杂，在原有沟道区形成了TFT沟道串联结构，降低了两侧沟道阻抗，等效缩短了沟道长度，提高了电子迁移率，降低功耗，能够在无需改变黄光制程设备的情况下，通过离子扩散掺杂实现双TFT结构，节约成本，实际使用中可有效节约空间，优化空间布局。
[0067] 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和
变形，而所有这些改变和变形都应属于本发明
权利要求的保护范围。
