技术领域
[0001] 本
发明属于电源电路技术领域，具体涉及一种基于带隙基准电压的检测电路及带隙基准电压电路。
背景技术
[0002] 电源管理集成电路中最经典的电压基准电路就是带隙基准电压源。带隙基准电压源的原理是利用双极型晶体管(BJT)的基极发射极
PN结电压VBE负
温度系数和等效热电压VT
正温度系数的相互抵消实现零温漂电压基准。传统的带隙基准电压源VBG一般由VBE+kVT二部分组成，VBE是负温度系数约为-2mV/℃，而VT是正温度系数约0.086mV/℃，VBE约0.7V，加上k倍(k＞1)的等效热电压VT，VT又与比例BJT管的基极发射极PN结电压的差ΔVBE相关，故输出基准电压也可表达为VBE+k1ΔVBE，k1为比例常数，传统的带隙基准电压源VBG的值约1.2V，它是一种稳定可靠的不随温度变化的基准电压。在实际电路设计中常把带隙电压基准再通过
电阻网络分压或倍压得到各种不同的基准电压。
[0003] 大多数电源管理芯片，都要使用到带隙基准电压，而带隙基准电压通常会被用来判断输入电压VDD是否达到最低输入电压，进而决定是否使芯片的其他功能开启。然而能否准确判断输入电压是否达到最低输入电压的前提条件是带隙基准电压已经输出正确，这就需要首先判断带隙基准电压输出正确后才能使能VDD电压的判断。而判断带隙基准电压是否正确时没有任何参考电压可使用，所以通常判断带隙基准电压是否正确的做法都很粗糙，不能确保带隙基准一定正确后才输出指示
信号BG_OK。另外，在低输入电压应用条件下，需要尽量在带隙基准电压输出正确附近即输出BG_OK信号，如图1中A
位置，而要避免在图1中B位置才输出BG_OK信号，因为在B位置VDD的电压有可能已经超过规格书定义的最低输入电压，这时VDD最低输入电压的判断不准确也毫无意义，并且，如果输入电压刚好为最低输入电压，则不能输出BG_OK信号，芯片将无法起动。
[0004] 因此，针对上述技术问题，有必要提供一种基于带隙基准电压的检测电路及带隙基准电压电路。
发明内容
[0005] 本发明的目的在于提供一种基于带隙基准电压的检测电路及带隙基准电压电路，以在带隙基准电压输出正确附近输出高电平的逻辑电平信号。
[0006] 为了实现上述目的，本发明一
实施例提供的技术方案如下：
[0007] 一种基于带隙基准电压的检测电路，所述检测电路包括：
[0008] 第二MOS管，与带隙基准电压产生电路中
电源电压VDD和带隙基准电压VBG之间的第一MOS管构成第一
电流镜，用于复制第一MOS管中的电流；
[0009] 第一检测电阻，与所述第二MOS管
串联设置；
[0010] 第三MOS管及第四MOS管，所述第三MOS管与第二MOS管并联设置，且第三MOS管和第四MOS管构成第二
电流镜；
[0011] 第二检测电阻，与所述第四MOS管串联设置。
[0012] 一实施例中，所述检测电路包括：
[0013] 第一状态，带隙基准电压VBG建立过程中，第二MOS管复制第一MOS管中的电流至第一检测电阻中，第一检测电阻上的电压随着第一MOS管中电流增大而升高，第三MOS管中电流为0，第二检测电阻上的电压为0；
[0014] 第二状态，带隙基准电压VBG建立完成后，第二MOS管复制第一MOS管中的电流至第一检测电阻中，第一MOS管中电流保持不变，第三MOS管中电流随着电源电压VDD的升高而增大，第二检测电阻上的电压逐渐增大。
[0015] 一实施例中，所述检测电路还包括第四MOS管和第二检测电阻相连的
施密特触发器，用于对信号进行整形并输出逻辑电平信号；
[0016] 第一状态下，施密特触发器输出的逻辑电平信号为低电平；
[0017] 第二状态下，当第二检测电阻上的电压未超过施密特触发器的翻转
阈值电压时，施密特触发器输出的逻辑电平信号为低电平；当第二检测电阻上的电压超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号为高电平。
[0018] 一实施例中，所述检测电路中第二MOS管、第三MOS管及第四MOS管均为PMOS管。
[0019] 一实施例中，所述第二MOS管与第一MOS管共栅连接，第三MOS管和第四MOS管共栅连接，第二MOS管、第三MOS管及第四MOS管的源极与电源电压VDD相连，第二MOS管及第三MOS管的漏极与第一检测电阻相连，第四MOS管的漏极与第二检测电阻相连，第一检测电阻及第二检测电阻与基准电位相连。
[0020] 一实施例中，所述施密特触发器的输入端与第四MOS管的漏极及第二检测电阻相连。
[0021] 本发明一实施例提供的技术方案如下：
[0022] 一种带隙基准电压电路，所述带隙基准电压电路包括：
[0023] 带隙基准电压产生电路，用于产生带隙基准电压VBG；
[0024]
启动电路，用于实现带隙基准电压产生电路的启动；
[0025] 检测电路，所述检测电路为上述的检测电路，用于输出逻辑电平信号。
[0026] 一实施例中，所述带隙基准电压产生电路包括：
[0027] 双极型晶体管单元，包括同类型比例的第一双极型晶体管及第二双极型晶体管；
[0028] 匹配电阻单元，包括与第一双极型晶体管相连的第一匹配电阻、与第二双极型晶体管相连的第二匹配电阻和第三匹配电阻；
[0029]
运算放大器，输入端分别连接于第一匹配电阻和第一双极型晶体管之间、及第二匹配电阻和第三匹配电阻之间；
[0030] 第一MOS管，第一MOS管为PMOS管，栅极与
运算放大器的输出端相连，源极与电源电压VDD相连，漏极与第一匹配电阻和第三匹配电阻相连，第一MOS管的漏极产生带隙基准电压VBG。
[0031] 一实施例中，所述启动电路包括第五MOS管、第六MOS管及第六电阻，其中：
[0032] 第五MOS管为NMOS管，漏极与第一MOS管的栅极相连，源极与基准电位相连；
[0033] 第六MOS管为NMOS管，栅极接带隙基准电压VBG，源极与基准电位相连，漏极接第六电阻后与电源电压VDD相连，第六MOS管的漏极与第五MOS管的栅极相连。
[0034] 一实施例中，所述启动电路包括第七MOS管、第八MOS管、第七电阻及
反相器，其中：
[0035] 第七MOS管的栅极与第一MOS管的栅极相连，源极与电源电压VDD相连，漏极接第七电阻后与基准电位相连；
[0036] 第八MOS管的栅极接反相器后与第七MOS管的漏极和第七电阻相连，漏极与第一MOS管的栅极相连，源极与基准电位相连。
[0037] 与
现有技术相比，本发明具有以下优点：
[0038] 本发明通过检测电路的设置，带隙基准电压电路中无需引入参考电压即可判断带隙基准电压是否输出正确，在带隙基准电压VBG输出正确后输出高电平的逻辑电平信号BG_OK，能够适用于低电源电压的情况。
附图说明
[0039] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0040] 图1为现有技术中带隙基准电压VBG与逻辑电平信号BG_OK的时序图；
[0041] 图2为本发明中带隙基准电压电路的模
块示意图；
[0042] 图3为本发明一实施例中带隙基准电压产生电路与启动电路的电路原理图；
[0043] 图4为本发明另一实施例中带隙基准电压产生电路与启动电路的电路原理图；
[0044] 图5为本发明一实施例中带隙基准电压电路的电路原理图。
具体实施方式
[0045] 以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0046] 本发明公开了一种基于带隙基准电压的检测电路，该检测电路包括：
[0047] 第二MOS管，与带隙基准电压产生电路中电源电压VDD和带隙基准电压VBG之间的第一MOS管构成第一电流镜，用于复制第一MOS管中的电流；
[0048] 第一检测电阻，与第二MOS管串联设置；
[0049] 第三MOS管及第四MOS管，第三MOS管与第二MOS管并联设置，且第三MOS管和第四MOS管构成第二电流镜；
[0050] 第二检测电阻，与第四MOS管串联设置。
[0051] 本发明还公开了一种带隙基准电压电路，包括：
[0052] 带隙基准电压产生电路，用于产生带隙基准电压VBG；
[0053] 启动电路，用于实现带隙基准电压产生电路的启动；
[0054] 检测电路，检测电路为上述的检测电路，用于输出逻辑电平信号。
[0055] 以下结合具体实施例对本发明作进一步说明。
[0056] 参图2所示，本发明中的带隙基准电压电路，包括：
[0057] 带隙基准电压产生电路10，用于产生带隙基准电压VBG；
[0058] 启动电路20，用于实现带隙基准电压产生电路的启动；
[0059] 检测电路30，检测电路为
权利要求1～6中任一项的检测电路，用于输出逻辑电平信号。
[0060] 以下结合对本实施例中的带隙基准电压产生电路10、启动电路20及检测电路30进行详细说明。
[0061] 参图3、图4及图5所示，本实施例中的带隙基准电压产生电路10包括：
[0062] 双极型晶体管单元，包括同类型比例的第一双极型晶体管Q1及第二双极型晶体管Q2，其中，Q1和Q2以NPN型
三极管为例进行说明，在其他实施例中也可以采用PNP型三极管；
[0063] 匹配电阻单元，包括与第一双极型晶体管Q1相连的第一匹配电阻R1、与第二双极型晶体管Q2相连的第二匹配电阻R2和第三匹配电阻R3；
[0064] 运算放大器A，其输入端分别连接于第一匹配电阻R1和第一双极型晶体管Q1之间、及第二匹配电阻R2和第三匹配电阻R3之间；
[0065] 第一MOS管M1，第一MOS管M1为PMOS管，其栅极与运算放大器A的输出端相连，源极与电源电压VDD相连，漏极与第一匹配电阻R1和第三匹配电阻R3相连，第一MOS管M3的漏极产生带隙基准电压VBG。
[0066] 带隙基准电压产生电路10产生带隙基准电压VBG的原理已属现有技术，本发明中不再进行赘述。
[0067] 参图3所示，本发明一实施例中的启动电路21包括第五MOS管M5、第六MOS管M6及第六电阻R6，其中：
[0068] 第五MOS管M5为NMOS管，漏极与第一MOS管M1的栅极相连，源极与基准电位相连；
[0069] 第六MOS管M6为NMOS管，栅极接带隙基准电压VBG，源极与基准电位相连，漏极接第六电阻R6后与电源电压VDD相连，第六MOS管M6的漏极与第五MOS管M5的栅极相连。
[0070] 本实施例中启动电路21的输出端接反相器I1，通过反相器I1实现
输出信号的翻转，优选地，在反相器I1之前还可以接入施密特触发器，以进行信号的整形及翻转阈值电压的控制。
[0071] 本实施例中启动电路的工作原理具体如下：
[0072] 在带隙基准电压产生电路未启动时，VBG电压很低，M6处于关闭状态，M6与R6结点电压等于VDD，从而使M5处于开启状态，进而将M1的栅极电压拉低，从而使M1导通，VBG电压升高，运放A的正负输入端形成初始电压，使得运放的输出能够控制M1的栅极电压，当VBG电压升高到略大于M6的开启阈值电压时，M6与R6的结点电压降为0，M5随之关断，启动电路不再对带隙基准电压产生电路产生影响，带隙基准电压产生电路由运放等器件构成的环路控制并产生稳定的基准电压VBG。
[0073] 在本实施例中，当VBG电压略大于M6的开启阈值电压时，BG_OK就输出了
高电平信号，而M6的开启阈值电压远小于VBG电压，因此BG_OK信号比理想情况提前输出了高电平信号。
[0074] 参图4所示，本发明另一实施例中的启动电路22包括启动电路包括第七MOS管M7、第八MOS管M8、第七电阻R7及反相器I2，其中：
[0075] 第七MOS管M7的栅极与第一MOS管M1的栅极相连，源极与电源电压VDD相连，漏极接第七电阻R7后与基准电位相连；
[0076] 第八MOS管M8的栅极接反相器I2后与第七MOS管M7的漏极和第七电阻R7相连，漏极与第一MOS管M1的栅极相连，源极与基准电位相连。
[0077] 本实施例中启动电路22的输出端接施密特触发器，以进行信号的整形及翻转阈值电压的控制。
[0078] 本实施例中启动电路的工作原理具体如下：
[0079] 在带隙基准电压产生电路未启动时，M1处于关闭状态，M7镜像M1的电流，所以M7的电流为0，M7与R7结点电压也为0，经反向器I2反相后，M8的栅极电压为高电平，从而处于导通状态，进而将M1、M7的栅极电压拉低，使M1、M7导通，M7与R7结点电压变为高电平，M8的栅极电压变为低电平，M8关断，启动电路不再对带隙基准电压产生电路产生影响，带隙基准电压产生电路由运放等器件构成的环路控制并产生稳定的基准电压VBG。
[0080] 在本实施例中，当M1、M7的栅极电压拉低并产生了电流，BG_OK就输出了高电平信号，为保证正常工作时起动电路不对带隙基准电压产生电路产生影响，往往在M1的电流比BG输出稳定时的电流小很多时，就使M7与R7的结点电压变高以关闭M8，所以BG_OK信号比理想情况提前输出了高电平信号。
[0081] 参图5所示，本实施例中基于带隙基准电压的检测电路，具体包括：
[0082] 第二MOS管M2，与带隙基准电压产生电路中电源电压VDD和带隙基准电压VBG之间的第一MOS管M1构成第一电流镜，用于复制第一MOS管M1中的电流；
[0083] 第一检测电阻R4，与第二MOS管M2串联设置；
[0084] 第三MOS管M3及第四MOS管M4，第三MOS管M3与第二MOS管M2并联设置，且第三MOS管M3和第四MOS管M4构成第二电流镜；
[0085] 第二检测电阻R5，与第四MOS管M4串联设置。
[0086] 本实施例检测电路中的第二MOS管M2、第三MOS管M3及第四MOS管M4均为PMOS管，其中：
[0087] 第二MOS管M2与第一MOS管M1共栅连接，第三MOS管M3和第四MOS管M4共栅连接，第二MOS管M2、第三MOS管M3及第四MOS管M4的源极与电源电压VDD相连，第二MOS管M2及第三MOS管M3的漏极与第一检测电阻R4相连，第四MOS管M4的漏极与第二检测电阻R5相连，第一检测电阻R4及第二检测电阻R5与基准电位相连。
[0088] 优选地，本实施例检测电路30的输出端还连接有施密特触发器，施密特触发器的输入端与第四MOS管M4的漏极及第二检测电阻R5相连。
[0089] 本实施例中的检测电路包括两种状态：
[0090] 第一状态(带隙基准电压建立状态)，带隙基准电压VBG建立过程中，随着VDD和VBG电压的升高，第一MOS管M1中的电流逐渐增大，第二MOS管M2复制第一MOS管M1中的电流至第一检测电阻R4中，第一检测电阻R4上的电压VST随着第一MOS管M1中电流增大而升高，第三MOS管M3中电流为0，第二检测电阻R5上的电压为0，故施密特触发器输出的逻辑电平信号BG_OK为低电平(0)；
[0091] 第二状态(带隙基准电压建立完成后的状态)，带隙基准电压VBG建立完成后，第二MOS管M2复制第一MOS管M1中的电流至第一检测电阻R4中，随着VDD的继续升高，第一MOS管M1中电流保持不变，第三MOS管M3中电流随着电源电压VDD的升高而增大，第二检测电阻R6上的电压逐渐增大。当第二检测电阻R6上的电压未超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号BG_OK为低电平(0)；当第二检测电阻R5上的电压超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号BG_OK为高电平(1)。
[0092] 对比图3、图4与图5中的技术方案可以发现，图3、图4中无检测电路，通常在带隙基准电压输出很低时就输出高电平的逻辑电平信号BG_OK，而加入检测电路后无需参考电压即可在带隙基准电压输出正确后输出高电平的逻辑电平信号BG_OK。
[0093] 上技术方案可以看出，本发明具有以下有益效果：
[0094] 本发明通过检测电路的设置，带隙基准电压电路中无需引入参考电压即可判断带隙基准电压是否输出正确，在带隙基准电压VBG输出正确后输出高电平的逻辑电平信号BG_OK，能够适用于低电源电压的情况。
[0095] 对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0096] 此外，应当理解，虽然本
说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
