유기발광다이오드 표시장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 유기발광다이오드 표시장치의 제조 방법에 관한 것으로서, 특히, 마스크 수를 줄여 공정단계를 줄인 유기발광다이오드 표시장치 및 그 제조 방법에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 전계발광소자(Electroluminescence Device) 등이 있다.

이중, 전계발광소자는 발광층의 재료에 따라 무기발광다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며 특히, 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

도 1a 내지 도 1i은 종래의 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시된 단면도들이다.

종래의 유기발광다이오드 표시장치의 제조 방법은 도 1에 도시된 바와 같이, 9개의 마스크를 사용하는 공정으로 구성되어 있다. 즉, 종래의 유기발광다이오드 표시장치의 제조 방법은, 9개의 마스크를 사용하여 유기발광다이오드 표시장치의 패널을 제조하고 있으며, 특히, 각 레이어(Layer) 당 한 개의 마스크(Mask)를 사용하여 백플레인(Backplane : B/P)를 만들고 있고, 따라서, 종래의 유기발광다이오드 표시장치의 제조 방법은, 총 42개의 서브 스텝(sub-step)으로 구성되어 있다.

이를 구체적으로 살펴보면 우선, 도 1a에 도시된 바와 같이, 유리기판(10)과 버퍼(20) 위에 액티브(Active)(21)를 증착한 후 탈수소를 결정화한다. 이때, 제1마스크인 액티브 마스크(Active Mask)(미도시)를 이용하여 액티브(Active)를 형성한다.

다음으로, 도 1b에 도시된 바와 같이, 제2마스크인 스토리지 마스크(Storage Mask)(미도시)를 이용하여 포토레지스트(PR)(22)를 형성한 후, 스토리지 도핑(Storage doping)을 하여 캐패시턴스(cap.)를 형성한다.

다음으로, 도 1c에 도시된 바와 같이, 게이트절연막(GI)(30)을 증착한 후, 제3마스크(미도시)를 이용하여 게이트(Gate)(31)를 형성한다.

다음으로, 도 1d에 도시된 바와 같이, 층간 절연막(ILD)(40)을 증착하고, 수소화를 한 후, 제4마스크(미도시)를 이용하여 소스/드레인 컨택홀(S/D Contact Hole)(41)을 형성한다.

다음으로, 도 1e에 도시된 바와 같이, 제5마스크(미도시)를 이용하여 소스/드레인(S/D)(42)을 형성한다.

다음으로, 도 1f에 도시된 바와 같이, 보호막(PAS)(50)을 증착하고, 수소화를 한 후, 제6마스크(미도시)를 이용하여 픽셀 컨택홀(PXL Contact Hole)(51)을 형성한다.

다음으로, 도 1g에 도시된 바와 같이, 제7마스크(미도시)를 이용하여 픽셀전극(PXL ITO)(60)을 형성한다.

다음으로, 도 1h에 도시된 바와 같이, 뱅크(Bank)(70)를 증착한 후, 제8마스크(미도시)를 이용하여 픽셀전극(60)을 노출시킨다.

마지막으로, 도 1i에 도시된 바와 같이, 제9마스크(미도시)를 이용하여 스페이서(Spacer)(80)를 형성함으로써, 유기발광다이오드 표시장치의 패널이 제조된다.

한편, 상기한 바와 같은 종래의 유기발광다이오드 표시장치의 제조 방법은, 많은 공정수(9회의 포토 공정)로 인해, 택타임(tact time)이 길어질뿐만 아니라, 비용(cost)도 많이 소모되어, 제품 경쟁력이 떨어지고 있다는 문제점이 있다.

즉, 종래의 방법에 의해, 액티브 매트릭스 유기발광다이오드 하부 발광(AMOLED Bottom Emission) 방식의 유기발광다이오드 표시장치를 제조하기 위해서는 상기한 바와 같이, 9 마스크(Mask) 공정이 요구되고 있으며, 따라서, 포토(Photo) 공정 수가 많이 요구되고 있다는 문제점이 발생하고 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 스토리지 마스크를 제거하여 포토 공정 수를 줄일 수 있는, 유기발광다이오드 표시 장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기발광다이오드 표시장치 제조 방법은, 제1마스크를 이용하여 버퍼층에 복수의 액티브를 형성하는 단계; 상기 복수의 액티브가 형성된 버퍼층 상단에, 절연막과 투명전극금속과 게이트금속을 적층한 후, 제2마스크를 이용하여 상기 투명전극금속과 상기 게이트금속을 에칭하여 복수의 게이트를 형성하는 단계; 상기 복수의 게이트 상단을 층간 절연막으로 도포한 후, 제3마스크를 이용하여, 스토리지캐패시터부와 픽셀전극부의 게이트를 노출시키며, 소스가 연결될 소스컨택홀 및 드레인이 연결될 드레인컨택홀을 형성하는 단계; 제4마스크를 이용하여, 상기 층간 절연막 상에 소스와 드레인을 형성하고, 상기 스토리지캐패시터부를 도핑하는 단계; 및 제5마스크를 이용하여 상기 소스와 드레인 상단에 뱅크와 스페이서를 형성시키는 단계를 포함한다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기발광다이오드 표시장치는, 제 1 항 내지 제 12 항 중 어느 한 항에 기재되어 있는 상기 유기발광다이오드 표시장치의 제조 방법에 의해 제조되는 패널; 상기 패널에 스캔펄스를 공급하는 게이트 드라이버; 상기 패널에 화소신호를 공급하는 데이터 드라이버; 및 상기 게이트 드라이버를 제어하는 게이트 제어신호와, 상기 데이터 드라이버를 제어하는 데이터 제어신호를 출력하는 타이밍 컨트롤러를 포함한다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 또 다른 유기발광다이오드 표시장치는, 복수의 액티브가 형성된 버퍼층의 상단에 적층되는 절연막; 상기 절연막에 적층되는 투명전극금속과 게이트금속을 에칭하여 형성되는 복수의 게이트; 상기 복수의 게이트 상단에 도포되는 층간 절연막; 상기 층간 절연막 상에 형성되는 소스와 드레인; 상기 소스와 드레인이 형성된 상기 층간 절연막 상에 형성되는 뱅크와 스페이서; 상기 투명전극금속으로 형성된 투명전극이, 노출되어 있는 픽셀전극부; 및 상기 투명전극금속으로 형성된 투명전극이, 상기 절연막을 사이에 두고 상기 액티브 상단에 노출되어 있는 스토리지캐패시터부를 포함한다.

상술한 해결 수단에 따라 본 발명은, 스토리지 마스크를 제거하여 포토 공정 수를 줄임으로써, 제조 과정이 단순화되고, 간결해진다는 효과를 제공한다.

즉, 본 발명은 종래의 9마스크 공정을 5마스크 공정으로 줄임으로써, 공정을 단순화시킬 수 있으며, 따라서, 종래의 42 서브 스텝을 29 서브 스텝으로 간결화시켜, 양산에 유리할 뿐만 아니라, 공정 단순화를 통해 제조 비용을 줄일수 있다는 효과를 제공한다.

도 1a 내지 도 1i은 종래의 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시된 단면도.
도 2는 본 발명에 따른 유기발광다이오드 표시장치의 일실시예 구성도.
도 3a 내지 도 3e는 본 발명에 따른 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시된 다양한 단면도.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.

도 2는 본 발명에 따른 유기발광다이오드 표시장치의 일실시예 구성도이다.

즉, 본 발명에 따른 유기발광다이오드 표시장치는 도 2에 도시된 바와 같이, 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 출력함과 아울러, 디지털 비디오 데이터(RGB)(이하, 간단히 '영상신호'라 함)를 샘플링한 후에 재정렬하여 출력하는 타이밍 컨트롤러(910), 게이트 제어신호에 응답하여 패널(940)의 각 게이트라인(GL1?GLn)에 스캔펄스를 공급하는 게이트 드라이버(920), 데이터 제어신호에 응답하여 패널의 각 데이터라인(DL1?DLm)에 화소신호를 공급하는 데이터 드라이버(930) 및 스캔펄스와 화소신호에 의해 구동되는 픽셀들이 매트릭스 형태로 구비되어 화상을 표시하는 패널(940)을 포함하여 구성된다. 이외에도, 유기발광다이오드 표시장치에는 상기 구성요소들에 필요한 전원을 공급하기 위한 전원공급부(미도시)가 포함되어 있다.

우선, 타이밍 컨트롤러(910)는 시스템(미도시)으로부터 공급되는 수직/수평 동기신호(V, H)와 클럭신호(CLK)를 이용하여 게이트 드라이버(920)를 제어하기 위한 게이트 제어신호와 데이터 드라이버(930)를 제어하기 위한 데이터 제어신호를 출력한다. 또한, 타이밍 컨트롤러는 상기 시스템으로부터 입력되는 영상신호를 샘플링한 후에 이를 재정렬하여 데이터 드라이버(930)에 공급한다.

다음으로, 게이트 드라이버(920)는 타이밍 컨트롤러로부터 입력되는 게이트 제어신호에 응답하여 게이트라인(GL1?GLn)에 스캔펄스(게이트 펄스 또는 게이트 온신호)를 순차적으로 공급하고, 이에 의해 패널(940) 상의 해당 수평라인의 박막트랜지스터(TFT)들이 턴온된다.

다음으로, 데이터 드라이버(930)는 타이밍 컨트롤러로부터 입력되는 데이터 제어신호에 응답하여 영상신호(RGB)를 계조값에 대응하는 아날로그의 화소신호(데이터신호 또는 데이터전압)로 변환하며, 이렇게 변환된 화소신호가 패널(940)상의 데이터라인(DL1?DLm)에 공급된다.

다음으로, 패널(940)에는 복수의 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 복수의 픽셀이 형성되어 있다.

각 픽셀에는 도 2에 도시된 바와 같이, 게이트라인(GL), 데이터라인(DL), 고전위공급전압(VDD)을 공급하기 위한 고전위라인 및 저전위공급전압(VSS)을 공급하기 위한 저전위라인이 배치될 수 있다.

또한, 각 픽셀에는 고전위라인과 저전위라인 사이에 유기발광다이오드(OLED)가 연결되어 있다. 즉, 본 발명에 따라 제조되는 유기발광다이오드 표시장치의 패널의 하나의 픽셀에는, 도 2에 도시된 바와 같은 유기발광다이오드(OLED)가 포함되어 있다.

이러한 유기발광다이오드는 애노드전극, 캐소드전극 및 양 전극들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비한다.

유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다.

애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

또한, 각 픽셀에는 게이트라인(GL), 데이터라인(DL) 및 제1노드 사이에 전기적으로 연결된 스위칭 트랜지스터(T1)가 포함될 수 있다. 또한, 상기 픽셀에는 제1노드, 고전위공급전압라인 및 제2노드 사이에 전기적으로 연결된 구동 트랜지스터(T2)가 포함될 수 있다. 또한, 제1노드와 고전위공급전압라인(VDD)(또는 저전위공급전압라인(VSS)) 사이에는 스토리지캐패시터(Cst)가 형성될 수 있다.

또한, 상기한 바와 같은 패널 구조를 가지고 있는 유기발광다이오드 표시장치는, 발광층을 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 본 발명은 상부 발광방식을 이용하고 있는 패널의 제조 방법에도 적용될 수 있으나, 특히, 하부 발광식을 이용하고 있는 패널의 제조에 적용되는 것이 바람직하다.

상기와 같은 패널(940)의 구성 중, 각 픽셀에서 유기발광다이오드(OLED)를 제외한 부분을 특히, 회로부 또는 어레이 소자(이하, 간단히 '회로부'라 함)라 한다.

한편, 본 발명은 유기발광다이오드 표시장치 중 회로부와 유기발광다이오드로 구성되어 있는 패널(940)을 제조하는 방법에 관한 것으로서, 특히, 회로부를 제조하는 방법에 관한 것이다.

즉, 유기발광다이오드 표시장치를 제조하는 방법들 중에는, 패널의 회로부를 기판 상에 형성한 후, 별도의 공정 라인을 통해 회로부 상에 유기발광다이오드를 형성하는 방법이 있다. 본 발명은 상기와 같은 제조 방법 중 특히, 기판 상에 회로부를 형성하는 방법에 관한 것이다.

부연하여 설명하면, 본 발명은 회로부와 유기전계발광 다이오드를 각각 별도의 기판 상에 형성한 뒤, 컨택스페이서(contact spacer)를 통해 이 두 기판이 서로 전기적으로 연결되도록 합착하여, 각 기판 제조 시 발생하는 불량을 독립적으로 관리할 수 있는 듀얼패널 타입 유기발광다이오드 표시장치의 제조 방법에 있어서, 특히, 회로부를 제조하는 방법에 관한 것이다.

따라서, 이하에서는, 본 발명에 따른 유기발광다이오드 표시장치의 제조 방법인, 회로부를 기판 상에 형성하는 방법이 도면을 참조하여 상세히 설명된다.

도 3a 내지 도 3e는 본 발명에 따른 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시된 다양한 단면도들이다.

본 발명에 따른 유기발광다이오드 표시장치의 제조 방법은 상기한 바와 같이, 회로부와 유기전계발광 다이오드를 각각 별도의 공정을 통해 형성하는 듀얼 패널 타입에서, 특히, 회로부를 제조하는 방법에 관한 것으로서, 특히, 마스크의 수를 5개로 줄일 수 있다는 특징을 가지고 있다.

또한, 본 발명은 상부 발광방식(top emission type)을 이용하고 있는 패널의 제조 방법에도 적용될 수 있으나, 특히, 하부 발광식(bottom emission type)을 이용하고 있는 패널의 제조에 적용되는 것이 바람직하다.

따라서, 이하에서는 본 발명의 일예로서, 하부 발광식으로 구동되는 유기발광다이오드 표시장치의 패널을 제조하는 방법이, 도면을 참조하여 상세히 설명된다. 한편, 도 3a 내지 도 3e에는 마스크가 도시되어 있지 않으나, 이하에서 설명되는 마스크들은 각 공정에서 포토 공정을 위해 이용되는 것들이다.

우선, 본 발명은 도 3a에 도시된 바와 같이, 유리기판(100) 상에 버퍼층(200)을 형성한 후, 제1마스크를 이용하여 복수의 액티브(210)를 형성한다. 여기서, 복수의 액티브(ACT)는 다결정질 실리콘이 될 수 있다. 이러한 액티브로 이용되는 다결정질 실리콘은, 버퍼층이 형성된 기판 상에 비정질 실리콘층을 형성시킨 후, 비정질 실리콘을 다양한 결정화 방법에 의해 소정 온도에서 결정화시킴으로써 형성될 수 있다. 이때, 비정질 실리콘층을 결정화하는 방법으로서 ELA 결정화 방법이 이용될 수 있다.

여기서, 엑시머 레이저 어닐링(ELA : Excimer Laser Anneal) 결정화 방법이란, 레이저 빔(Laser Beam)을 박막(예를 들어, a-Si)에 조사하여 박막을 녹일때, 박막 일부를 녹이지 않고 남겨두어 결정화 진행 시 시드(Seed)로 작용되게 하는 방법으로서, 결정의 모양은 시드(Seed)의 위치 및 밀도에 따라서 다양한 형태가 될 수 있다.

다음으로, 도 3b에 도시된 바와 같이, 복수의 액티브(210) 위에 절연막(300), 투명전극금속 및 게이트금속을 도포한 후, 제2마스크를 이용하여 투명전극(310)과 게이트(320)를 형성한다. 이때, 스토리지캐패시터와 픽셀전극이 형성되는 부분(각각, 스토리지캐패시터부(A)와 픽셀전극부(B)라 함)에도 투명전극(310) 및 게이트(320)와 동일한 물질들이 형성된다. 즉, 픽셀전극부(B)에 형성되는 투명전극(310)은 이하에서 설명될 공정들을 통해 픽셀전극부(B) 상에서 노출되는 것으로서, 유기발광다이오드의 애노드(또는 캐소드)와 연결되는 픽셀전극의 기능을 수행하게 된다.

여기서, 게이트(Gate)(320)는, 게이트금속과 투명전극금속을 절연막(300) 상에 적층한 후, 우선 게이트금속을 에칭하고, 다음으로 투명전극(PXL ITO)을 추가 에칭(Etch)하며, 이후, 스트립(strip) 과정을 수행함으로써 형성된다. 한편, 게이트를 마스크로 하여 P+ 도핑(doping)을 수행함으로써 액티브(210)의 소스/드레인 영역이 도핑된다. 즉, 게이트를 마스크로 하는 P+ 도핑에 의해, 회로부에서 박막트랜지스터(TFT)로 기능할 액티브(210)의 소스/드레인 영역이 도핑된다.

이때, 스토리지캐패시터부(A)와 픽셀전극부(B)에 형성되어 있는 액티브의 폭은 도 3b에 도시된 바와 같이, 그 상단에 형성되어 있는 게이트(320)의 폭과 큰 차이가 없기 때문에, 게이트를 마스크로 하여 도핑이 이루어질 수 없다.

다음으로, 도 3c에 도시된 바와 같이, 게이트 상단을 층간 절연막(ILD : Inter Layer Dielectric)(400)으로 도포한 후, 제3마스크를 이용하여, 스토리지캐패시터부(A)와 픽셀전극부(B)를 노출시키는 한편, 소스가 연결될 소스컨택홀 및 드레인이 연결될 드레인컨택홀(410)을 형성한다.

여기서 소스컨택홀과 드레인컨택홀은, 복수의 액티브 중 트랜지스터로 구동될 액티브의 소스영역과 드레인영역을 노출시킨다. 즉, 상기 설명에서, 액티브 중 트랜지스터로 기능할 액티브는 게이트를 마스크로 하여 소스/드레인 영역으로 도핑되는바, 소스컨택홀 및 드레인컨택홀은, 복수의 액티브들 중 소스/드레인 영역으로 도핑되는 부분들을 층간 절연막 상에 노출시키는 기능을 수행한다.

다음으로, 도 3d에 도시된 바와 같이, 제4마스크를 이용하여, 소스(Source)와 드레인(Drain)(500)을 형성한다. 여기서, 소스와 드레인은, 소스/드레인을 형성할 금속 및 픽셀전극부(B)와 스토리지캐패시터부(B)의 게이트(Gate Metal)를 동시에 에칭(Etch)하는 과정에 의해 형성된다. 즉, 소스와 드레인을 형성할 금속(이하, 간단히 '소스/드레인 금속'이라 함)을 층간 절연막(400) 상에 도포한 후, 제4마스크를 이용하여, 소스/드레인 금속을 에칭하여 소스와 드레인(500)을 형성한다. 한편, 소스/드레인 금속이 에칭되는 것과 함께, 픽셀전극부(B)와 스토리지캐패시터부(B)의 게이트(320)도 함께 에칭되어 제거된다. 따라서, 스토리지캐패시터부(A)와 픽셀전극부(B)에는 투명전극(310)이 노출된다. 여기서, 픽셀전극부(B)에 노출된 투명전극(310)은 상기한 바와 같이, 유기발광다이오드와 연결되어 픽셀전극으로 기능한다.

다음으로, 스토리지캐패시터부(A)의 액티브(210)를 도펀트를 이용하여 도핑시킴으로써, 스토리지캐패시터를 형성한다. 즉, 스토리지캐패시터부(A)에 대한 P+ 도핑(doping) 공정이 수행된다. 이때, 별도의 마스크는 요구되지 않는다. 즉, 상기 에칭 과정을 통해 픽셀전극부(B)의 게이트(320)는 모두 에칭되고, 도 3d와 같이 투명전극(310)만이 노출되어 있는 상태이기 때문에, 투명전극으로 노출되어 있는 스토리지캐패시터부(A)에 도펀트를 주입하면, 도펀트는 투명전극(310) 및 절연막(300)을 통과하여 액티브(210)에 주입되며, 따라서, 액티브가 금속도체로 특성이 변화된다.

이때, 별도의 마스크가 이용되는 것이 아니기 때문에, 도펀트는 스토리지캐패시터부(A) 뿐만 아니라, 도 3d에 도시된 기판의 전 영역에 주입되지만, 도펀트가 투명전극(310)과 절연막(300)을 통과할 수 있도록, 도펀트를 주입하는 에너지를 제어함으로써, 스토리지캐패시터부(A)의 액티브(210)에만 도펀트가 주입되도록 할 수 있으며, 이로 인해, 액티브가 금속도체로 특성이 변화된다. 따라서, 스토리지캐패시터부(A)에서 도체로 변화된 액티브(210)와 투명전극(310)이 스토리지캐패시터를 형성하게 된다.

마지막으로, 도 3e에 도시된 바와 같이, 제5마스크를 이용하여 뱅크(Bank)(600)와 스페이서(Spacer)(700)를 형성함으로써, 회로부기판의 제조를 완료한다. 이때, 뱅크와 스페이서는 제5마스크인 하프톤 마스크(Halftone mask)를 이용하여 한 번의 포토 공정을 통해 도시에 형성될 수 있다. 즉, 하프톤 마스크(Halftone mask)를 이용한 패턴 형성 방법은, 슬릿을 통과하는 빛에는 회절 현상이 발생한다는 회절 원리를 이용하는 것으로서, 본 발명은 이러한 하프톤 마스크를 이용함으로써, 하나의 마스크로 두 가지 형태의 패턴(pattern) 즉, 뱅크와 스페이서를 형성하고 있다는 특징을 가지고 있다.

여기서, 뱅크(600)는 소스/드레인과, 그 상단에 적층되는 유기발광다이오드(미도시)를 절연 및 분리시키는 기능을 수행한다. 또한, 스페이서(700)는 뱅크 상단에 유기발광다이오드를 형성시, 마스크를 뱅크(600)와 이격시키기 위한 기능을 수행한다.

이후의 공정은, 유기발광다이오드가 형성된 유기발광다이오드 기판을 상기 과정에 따라 제조된 회로부 기판과 전기적으로 연결되도록 합착시키거나 또는 유기발광다이오드를 상기 회로부 기판에 형성하는 공정으로서, 이와 같은 공정은 본 발명의 범위를 벗어나는 것으로서, 일반적인 과정에 의해 수행되는 것임으로 그에 대한 상세한 설명은 생략된다.

즉, 상기한 바와 같은 본 발명은, 저온 다결정 실리콘(LTPS : Low Temperature Poly Silicon) 기술을 적용한 유기발광다이오드(OLED)의 백패널(B/P)의 제조 방법에 관한 것으로서, 종래의 9마스크(Mask)의 공정에 이루어지던 방법을, 5마스크 공정으로 줄일 수 있다는 특징을 가지고 있다.

여기서, LTPS(Low Temperature Poly Silicon) 기술이란, 레이저기술을 이용하여 600도 이하의 낮은 온도에서 박막트랜지스터(TFT)를 유리기판 위에 형성하는 기술을 말한다. 이러한 LTPS계 TFT를 적용하면 무엇보다도, 우수한 전기적 특성을 통한 고속구동 구현이 가능하다는 장점을 가지게 된다. 따라서, 본 발명은 상기한 바와 같이, 액티브 상에 소스영역과 드레인영역 형성 시, 및 스토리지캐패시터부(B)의 스토리지캐패시터 형성 시, LTPS 기술을 이용하고 있다.

한편, 이하에서는, 상기한 바와 같은 본 발명을 종래 기술과 비교해 봄으로써, 본 발명의 특징을 보다 구체적으로 설명하도록 하겠다.

즉, 본 발명은 상기한 바와 같이 종래의 9마스크로 제조되던 패널을 5마스크로 제조하기 위해, 우선, 도 3d를 통해 설명된 바와 같이, 다른 공정을 통해 기 노출되어 있는 스토리지캐패시터부(A)에 도펀트를 도핑시켜 스토리지커패시터를 형성시킴으로써, 종래에 스토리지캐패시터 형성을 위해 제2마스크로 이용되던 스토리지캐패시터(STG)용 마스크를 제거하였다.

또한, 본 발명은 도 3b를 통해 설명된 바와 같이, 픽셀전극으로 이용되는 투명전극(310)을 게이트(320)의 하단부에 형성시켜, 종래에 소스/드레인과 픽셀전극 사이에 형성되어 있던 보호막(PAS)을 제거시킴으로써, 보호막(PAS) 상에 컨택홀을 형성하기 위해 이용되었던, 제6마스크를 제거하였다.

또한, 본 발명은 도 3b를 통해 설명된 바와 같이, 픽셀전극(PXL)으로 이용될 투명전극(310)과 게이트(310)를 동시형성함으로써 1개의 마스크를 줄이고 있다.

또한, 본 발명은 도 3e를 통해 설명된 바와 같이, 뱅크와 스페이서(Bank/Spacer)를 하프톤 마스크를 이용하여 동시형성함으로써, 1개의 마스크를 줄이고 있다.

즉, 본 발명은 첫째, 종래에 이용되었던 스토리지캐패시터 도핑을 위한 스토리지 마스크를 제거함으로써 1마스크(Mask) 공정을 저감하고 있고, 둘째, 보호막을 제거함으로써 보호막 상에 컨택홀을 형성하기 위한 1마스크(Mask) 공정을 저감(ILD에 포함)하고 있고, 셋째, 게이트(320) 하부에 픽셀전극(PXL ITO)용 투명전극(310)을 함께 증착함으로써, 픽셀전극 형성을 위한 1마스크(Mask) 공정을 저감하고 있으며, 넷째, 뱅크와 스페이서(Bank/Spacer)를 하프톤 마스크를 이용하여 동시형성함으로써, 1마스크 공정을 저감하고 있다는 특징을 가지고 있다.

따라서, 본 발명은 종래의 유기발광다이오드 표시장치의 제조 방법과 비교해 볼 때, 총 4개의 마스크를 줄이고 있다는 특징을 가지고 있다.

한편, 상기한 바와 같은 마스크의 수를 줄인 것 이외의 본 발명의 또 다른 특징들은 다음과 같다.

즉, 본 발명은 도 3e를 통해 설명되었던, 뱅크(Bank)(600) 및 스페이서(Spacer)(700)를 형성하기 위한 공정 외엔, 하프톤 마스크(HTM) 공정을 사용하지 않음으로써, 제조 공정이 용이하다는 특징을 가지고 있다.

또한, 본 발명은 소스/드레인(500) 패턴 형성시, 스토리지캐패시터부(A)에 노출되어 있는 게이트(310)를 소스/드레인금속과 함께 식각하여 스토리지캐패시터부(A)의 투명전극(320)을 노출(Open) 시킨 후, 스토리지 도핑(Storage Doping)을 수행하여, 스토리지캐패시터부(A)에 형성된 액티브(ACT)(210)와 투명전극(PXL ITO)(310) 사이의 절연막(GI)(300)을 스토리지캐패시터(Capacitor)로 사용하고 있다는 특징을 가지고 있다.

즉, 본 발명은 트랜지스터로 기능할 액티브(210)의 소스/드레인(S/D)영역 도핑(Doping)과, 스토리지캐패시터부(A)의 액티브 도핑을 분리하여 수행하고 있다는 특징을 가지고 있으며, 이때, 액티브의 소스/드레인(S/D)영역 도핑은 게이트(320) 패턴 형성 직후에 수행되며, 스토리지캐패시터부(A)의 액티브 도핑은 소스/드레인(500) 형성 후 수행되고 있다는 특징을 가지고 있다.

또한, 본 발명은 픽셀전극부(B)에서도 스토리지캐패시터부(A)와 동일하게, 게이트를 소스/드레인금속과 함께 식각함으로써, 픽셀전극으로 이용될 투명전극을 외부로 노출시키고 있다는 특징을 가지고 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 : 유리기판 200 : 버퍼층
300 : 절연막 400 : 층간 절연막(ILD)
500 : 소스/드레인 600 : 뱅크
700 : 스페이서