技术领域
[0001] 本
发明涉及驱动电路领域，特别涉及具有元件变异补偿的驱动电路及其操 作方法。
背景技术
[0002]
显示面板的现有闸极驱动电路使用N型
薄膜电晶体(thin film transistor,TFT)。为了持续关闭在扫描线(闸极线)上
像素的薄膜电晶体， 闸极驱动电路需要把扫描线的
电压(薄膜电晶体的闸极电压)保持在低电位。 在现有闸极驱动电路中，提供低电位的下拉(pull-down)电路需持续开启， 造成薄膜电晶体的持续
偏压。因在持续高电压偏压的操作条件下，薄膜电晶体 可能产生特性漂移的现象(例如特性衰退及/或临界电压的漂移)。薄膜电晶体 的特性衰退会使其工作寿命缩短，而电晶体临界电压(threshold voltage, Vth)的漂移将影响闸极驱动电路的可靠度。
发明内容
[0003] 本发明
实施例提供一种驱动电路及其操作方法，其可以补偿元件的临界电 压变异。
[0004] 本发明的一实施例提供一种驱动电路，包括上拉
开关单元、
隔离开关与下 拉开关单元。上拉开关单元的第一端耦接至第一电压。上拉开关单元的第二端 耦接至驱动电路的输出端。隔离开关的第一端耦接至上拉开关单元的第二端。 下拉开关单元的第一端耦接至隔离开关的第二端。下拉开关单元的第二端耦接 至第二电压。当驱动电路在初始化模式进行操作时，该隔离开关为截止，上述 下拉开关单元可以取样下拉开关单元的临界电压而获得下拉临界电压值。当驱 动电路在正常模式进行操作时，上述的隔离开关为导通，下拉开关单元使用该 截止电压值补偿该下拉开关单元的输入电压。
[0005] 在本发明的一实施例中，上述下拉开关单元包括下拉开关以及下拉开关补 偿电路。下拉开关的第一端耦接至隔离开关的第二端。下拉开关的第二端耦接 至第二电压。下拉开关补偿电路耦接在该下拉开关单元的控制端与该下拉开关 的控制端之间。当驱动电路在初始化模式进行操作时，该下拉开关补偿电路取 样该下拉开关的临界电压而获得下拉临界电压值。当驱动电路在正常模式进行 操作时，该下拉开关补偿电路使用该下拉临界电压值补偿该下拉开关的输入电 压。
[0006] 在本发明的一实施例中，上述的下拉开关补偿电路包括电容、第一开关、 第二开关以及第三开关。电容的第一端与第二端分别耦接在该下拉开关单元的 控制端与该下拉开关的控制端。第一开关的第一端与第二端分别耦接在第三电 压与该电容的第二端。第二开关的第一端与第二端分别耦接在该电容的第二端 与该下拉开关的第一端。第三开关的第一端与第二端分别耦接在该电容的第一 端与该下拉开关的第二端。
[0007] 在本发明的一实施例中，上述的下拉开关补偿电路包括电容、第一开关、 第二开关以及第三开关。电容的第一端与第二端分别耦接在该下拉开关单元的 控制端与该下拉开关的控制端。第一开关的第一端与第二端分别耦接在第三电 压与该电容的第二端。第二开关的第一端与第二端分别耦接在该电容的第二端 与该下拉开关的第一端。第三开关的第一端与第二端分别耦接在该电容的第一 端与第四电压。在本发明的一实施例中，上述的第三电压为第一系统电压，而 第四电压为第二系统电压。
[0008] 在本发明的一实施例中，上述的驱动电路更包括隔离开关补偿电路。隔离 开关补偿电路耦接在该隔离开关的控制端。当驱动电路操作在初始化模式时， 隔离开关补偿电路取样该隔离开关的临界电压而获得隔离临界电压值。当驱动 电路操作在正常模式时，隔离开关补偿电路使用该隔离临界电压值补偿该隔离 开关的输入电压。
[0009] 在本发明的一实施例中，上述的隔离开关补偿电路包括电容、第一开关、 第二开关以及第三开关。电容的第一端与第二端分别耦接在控制电压与该隔离 开关的控制端。第一开关的第一端与第二端分别耦接在参考电压与该电容的第 二端。第二开关的第一端与第二端分别耦接在该电容的第二端与该隔离开关的 第一端。第三开关的第一端与第二端分别耦接在该电容的第一端与该隔离开关 的第二端。
[0010] 在本发明的一实施例中，上述的隔离开关补偿电路包括第一电容、第二电 容、第一开关、第二开关、第三开关以及第四开关。第一电容的第一端耦接在 控制电压。第二电容的第一端与第二端分别耦接在该第一电容的第二端与该隔 离开关的控制端。第一开关的第一端与第二端分别耦接在参考电压与该第二电 容的第二端。第二开关的第一端与第二端分别耦接在该第二电容的第二端与该 隔离开关的第一端。第三开关的第一端与第二端分别耦接在该第二电容的第一 端与该隔离开关的第二端。第四开关的第一端与第二端分别耦接在该第一电容 的第一端与第二端。
[0011] 在本发明的一实施例中，上述的隔离开关补偿电路包括第一电容、第二电 容、第一开关、第二开关以及第三开关。第一电容的第一端耦接在控制电压。 第二电容的第一端与第二端分别耦接在该第一电容的第二端与该隔离开关的 控制端。第一开关的第一端与第二端分别耦接在参考电压与该第二电容的第二 端。第二开关的第一端与第二端分别耦接在该第二电容的第一端与该隔离开关 的第二端。第三开关的第一端与第二端分别耦接在该第一电容的第一端与第二 端。
[0012] 在本发明的一实施例中，上述的驱动电路还包括输出下拉开关。输出下拉 开关的第一端耦接至该驱动电路的输出端。输出下拉开关的第二端耦接至该第 二电压。
[0013] 在本发明的一实施例中，上述的驱动电路还包括控制单元。控制单元的输 入端耦接至该驱动电路的输入端。控制单元的第一输出端与第二输出端分别耦 接至该上拉开关单元的控制端与该下拉开关单元的控制端。
[0014] 在本发明的一实施例中，上述的控制单元包括第一电晶体、第二电晶体、 第三电晶体以及第四电晶体。第一电晶体的第一端耦接至第一电压。第一电晶 体的第二端耦接至该上拉开关单元的控制端。第一电晶体的控制端耦接至该驱 动电路的输入端。第二电晶体的第一端耦接至该第一电晶体的第二端。第二电 晶体的第二端耦接至该第二电压。第二电晶体的控制端耦接至该下拉开关单元 的控制端。第三电晶体的第一端耦接至该第一电压。第三电晶体的第二端耦接 至该第二电晶体的控制端。第四电晶体的第一端耦接至该第三电晶体的第二 端。第四电晶体的第二端耦接至该第二电压。第四电晶体的控制端耦接至该驱 动电路的输入端。
[0015] 本发明的一实施例提供一种驱动电路的操作方法。其中，该驱动电路包括 上拉开关单元、隔离开关与下拉开关单元。上拉开关单元的第一端与第二端分 别耦接至第一电压与该驱动电路的输出端，其中该第一电压为第一系统电压。 隔离开关的第一端耦接至该上拉开关单元的第二端。下拉开关单元的第一端与 第二端分别耦接至该隔离开关的第二端与第二电压，其中该第二电压为第二系 统电压。所述操作方法包括：当该驱动电路在初始化模式进行操作时，截止该 隔离开关；当该驱动电路在该初始化模式进行操作时，取样该下拉开关单元的 临界电压而获得下拉临界电压值；当该驱动电路在一正常模式进行操作时，导 通该隔离开关；以及当该驱动电路在该正常模式进行操作时，使用该下拉临界 电压值补偿该下拉开关单元的输入电压。
[0016] 在本发明的一实施例中，上述下拉开关单元包括一下拉开关。下拉开关的 第一端耦接至该隔离开关的第二端。下拉开关的第二端耦接至该第二电压。所 述操作方法包括：当该驱动电路在该初始化模式进行操作时，取样该下拉开关 的临界电压而获得该下拉临界电压值；以及当该驱动电路在该正常模式进行操 作时，使用该下拉临界电压值补偿该下拉开关的输入电压。
[0017] 在本发明的一实施例中，上述下拉开关单元还包括电容。电容的第一端与 第二端分别耦接在该下拉开关单元的控制端与该下拉开关的控制端。所述取样 该下拉开关的该临界电压的步骤包括：在该初始化模式的充电期间，使该电容 的第一端与第二端分别耦接该下拉开关的第二端与第三电压；以及在该初始化 模式的放电期间，使该电容的第一端耦接该下拉开关的第二端，以及使该电容 的第二端耦接该下拉开关的第一端与控制端。
[0018] 在本发明的一实施例中，上述下拉开关单元还包括电容。电容的第一端与 第二端分别耦接在该下拉开关单元的控制端与该下拉开关的控制端。所述取样 该下拉开关的该临界电压的步骤包括：在该初始化模式的充电期间，使该电容 的第二端与第一端分别耦接第三电压与第四电压；以及在该初始化模式的放电 期间，使该电容的第一端耦接该第四电压，以及使该电容的第二端耦接该下拉 开关的第一端与控制端。
[0019] 在本发明的一实施例中，上述的操作方法还包括：当该驱动电路在该初始 化模式进行操作时，取样该隔离开关的临界电压而获得隔离临界电压值；以及 当该驱动电路在该正常模式进行操作时，使用该隔离临界电压值补偿该隔离开 关的输入电压。
[0020] 在本发明的一实施例中，上述的驱动电路还包括电容。电容的第一端与第 二端分别耦接在控制电压与该隔离开关的控制端。所述取样该隔离开关的该临 界电压的步骤包括：在该初始化模式的充电期间，使该电容的第二端与第一端 分别耦接第一参考电压与第二参考电压；以及在该初始化模式的放电期间，使 该电容的第一端耦接该隔离开关的第二端，以及使该电容的第二端耦接该隔离 开关的第一端与控制端。
[0021] 在本发明的一实施例中，上述的驱动电路还包括电容。电容的第一端与第 二端分别耦接在控制电压与该隔离开关的控制端。所述取样该隔离开关的该临 界电压的步骤包括：在该初始化模式的充电期间，使该电容的第二端与第一端 分别耦接第一参考电压与第二参考电压；以及在该初始化模式的放电期间，使 该电容的第一端耦接该隔离开关的第二端，以及使该电容的第二端耦接该第一 参考电压与该隔离开关的控制端。
[0022] 在本发明的一实施例中，上述的操作方法还包括：当该驱动电路在该初始 化模式进行操作时，下拉该驱动电路的输出端的电压至该第二电压。
[0023] 基在上述，本发明实施例所述驱动电路及其操作方法可以利用下拉开关单 元取样其内部的下拉开关的临界电压。当驱动电路在正常模式进行操作时，下 拉开关单元可以依据经取样的临界电压去补偿下拉开关单元的输入电压。因 此，本发明实施例所述驱动电路及其操作方法可以补偿元件的临界电压变异。
[0024] 为让本发明能更明显易懂，下文特举实施例，并配合所
附图式作详细说明 如下。
附图说明
[0025] 图1A是依照本发明一实施例说明一种驱动电路的电路方
块示意图。
[0026] 图1B是依照本发明一实施例说明一种驱动电路的操作方法流程示意图。
[0027] 图2是依照本发明一实施例说明图1A所示驱动电路的电路示意图。
[0028] 图3是依照本发明一实施例说明图2所示控制
信号的时序示意图。
[0029] 图4是依照本发明另一实施例说明图1A所示驱动电路的电路示意图。
[0030] 图5是依照本发明另一实施例说明一种驱动电路的电路方块示意图。
[0031] 图6是依照本发明一实施例说明图5所示驱动电路的电路示意图。
[0032] 图7是依照本发明一实施例说明图6所示
控制信号的时序示意图。
[0033] 图8是依照本发明另一实施例说明图5所示驱动电路的电路示意图。
[0034] 图9是依照本发明一实施例说明图8所示控制信号的时序示意图。
[0035] 图10是依照本发明又一实施例说明图5所示驱动电路的电路示意图。
[0036] 其中附图标记为：
[0037] 100：驱动电路
[0038] 110：上拉开关单元
[0039] 120：隔离开关
[0040] 130：下拉开关单元
[0041] 131：下拉开关
[0042] 132、133：下拉开关补偿电路
[0043] 139：控制端
[0044] 140：控制单元
[0045] 141：第一电晶体
[0046] 142：第二电晶体
[0047] 143：第三电晶体
[0048] 144：第四电晶体
[0049] 211：电容
[0050] 221：第一开关
[0051] 222：第二开关
[0052] 223、224：第三开关
[0053] 450：输出下拉开关
[0054] 500：驱动电路
[0055] 560：隔离开关补偿电路
[0056] 561：电容、第二电容
[0057] 562：第一开关
[0058] 563：第二开关
[0059] 564：第三开关
[0060] 565：电容、第一电容
[0061] 566：第四开关
[0062] P1：充电期间
[0063] P2：放电期间
[0064] P3：充电期间
[0065] P4：放电期间
[0066] PI：初始化模式
[0067] PI1：第一期间
[0068] PI2：第二期间
[0069] S110～S150：步骤
[0070] V0：控制电压
[0071] V1：第一电压
[0072] V2：第二电压
[0073] V3：控制电压
[0074] V4：电压
[0075] V5～V11：控制信号
[0076] Vc1、Vc2：电压
[0077] Vdd：系统电压
[0078] -Vdd：负系统电压
[0079] Vin：输入端
[0080] Vout：输出端
[0081] Vtt：电压
[0082] Vss：接地电压
具体实施方式
[0083] 在本案
说明书全文(包括
权利要求书)中所使用的「耦接」一词可指任何直 接或间接的连接手段。举例来说，若文中描述第一装置耦接在第二装置，则应 该被解释成该第一装置可以直接连接在该第二装置，或者该第一装置可以透过 其他装置或某种连接手段而间
接地连接至该第二装置。另外，凡可能之处，在 图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同 实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关 说明。
[0084] 驱动电路可以依据
输入信号的准位而产生对应的
输出信号来驱动负载电 路。在驱动电路的输出长时间维持在相同准位的情况下，其内部电晶体需要持 续被偏压。以推挽输出电路为例，在驱动电路的推挽输出信号维持在低逻辑准 位的情况下，驱动电路内推挽输出电路的下拉(pull-down)电晶体(例如N 型电晶体)的偏压电压需要持续在高逻辑电位。提供低输出电位的下拉电晶体 因为持续被施加高电压，造成其电晶体特性可能产生漂移的现象(例如特性衰 退及/或临界电压的漂移)。
[0085] 再举例来说，显示面板的闸极驱动电路可以使用N型薄膜电晶体(thin film transistor,TFT)。为了持续关闭在扫描线(闸极线)上像素的薄膜电 晶体，闸极驱动电路需要把扫描线的电压(薄膜电晶体的闸极电压)保持在低 电位。在现有闸极驱动电路中，提供低电位的下拉(pull-down)电路需持续 开启，造成薄膜电晶体的持续偏压。在持续高电压偏压的操作条件下，薄膜电 晶体可能产生特性漂移的现象(例如特性衰退及/或临界电压的漂移)。薄膜电 晶体的特性衰退会使其工作寿命缩短，而电晶体临界电压(threshold voltage, Vth)的漂移将影响闸极驱动电路的可靠度。
[0086] 要解决这个问题，一些实施例将利用多组下拉电路/元件分担下拉功能， 以降低下拉电路/元件的占空比(duty cycle)。然而，随着操作时间拉长，这 些下拉电路/元件仍会产生临界电压漂移的现象。再者，在驱动电路的制作过 程中可能会发生制程漂移现象。制程漂移会改变电晶体的特性，例如使电晶体 的临界电压发生变异。如何提高驱动电路的可靠度，并有效弥补元件间临界电 压变异造成的影响，是个必须解决的问题。
[0087] 下述诸实施例将说明具有元件变异补偿的驱动电路及其操作方法。驱动电 路可以直接补偿元件特性，达到补偿下拉开关(例如薄膜电晶体或是其他开关 元件)的临界电压变异。此驱动电路可以具有临界电压补偿功能，以提高可靠 度与精确性。
[0088] 图1A是依照本发明一实施例说明一种驱动电路100的电路方块示意图。 驱动电路100包括上拉(pull-up)开关单元110、隔离开关120、下拉开关单 元130以及控制单元140。
上拉开关单元110的第一端耦接至第一电压V1。上 拉开关单元110的第二端耦接至驱动电路100的输出端Vout。隔离开关120 的第一端耦接至上拉开关单元110的第二端。下拉开关单元130的第一端耦接 至隔离开关120的第二端。下拉开关单元130的第二端耦接至第二电压V2。 上述第一电压V1与第二电压V2可以是任何准位的电压，其中第一电压V1大 在第二电压V2。举例来说(但不受限在此)，第一电压V1可以是第一系统电 压(例如系统电压Vdd或是其他电压)，该第二电压V2可以是第二系统电压(例 接地电压Vss或是其他电压)。在另一实施例中，第一电压V1可以是时脉信号 (clock signal)，而第二电压V2可以是第二系统电压(例接地电压Vss或是 其他电压)。在其他实施例中，此第二系统电压(第二电压V2)可能是任何大 在0V的固定电压、接地电压或负电压。
[0089] 隔离开关120受控在控制电压V3。当驱动电路100在正常模式进行操作 时，隔离开关120为导通。当驱动电路100在初始化模式进行操作时，隔离开 关120为截止。
[0090] 控制单元140是任何输入级电路，例如差动输入对(differential input pair)电路、移位暂存器(shift register)、多工器(multiplexor)或是其 他输入级。控制单元140的输入端耦接至驱动电路100的输入端Vin。控制单 元140的第一输出端与第二输出端分别耦接至上拉开关单元110的控制端与下 拉开关单元130的控制端139。在正常模式中，隔离开关120为导通。依据输 入端Vin的准位，控制单元140可以对应控制上拉开关单元110与下拉开关单 元130，使其以推挽(Push-pull)方式共同产生输出端Vout的信号。
[0091] 当驱动电路100在初始化模式进行操作时，而下拉开关单元130取样下拉 开关单元130的临界电压(threshold voltage,Vth)而获得下拉临界电压值。 驱动电路100可以利用下拉开关单元130取样其内部的下拉开关的临界电压。 因此，当驱动电路100在正常模式进行操作时，而下拉开关单元130可以使用 该下拉临界电压值去补偿下拉开关单元130的输入电压。
[0092] 在此说明驱动电路100的操作方法。图1B是依照本发明一实施例说明一 种驱动电路的操作方法流程示意图。步骤S110可以判断驱动电路100的操作 模式。图1A与图1B可以相互参照。当步骤S110判断驱动电路100操作在初 始化模式时，截止隔离开关120(步骤S120)，并且取样该具补偿功能的下拉 开关单元130的临界电压而获得第一临界电压值(步骤S130)。当步骤S110 判断驱动电路100在正常模式进行操作时，导通隔离开关120(步骤S140)， 以及使用该第一临界电压值补偿该具补偿功能的下拉开关单元130的输入电 压(步骤S150)。
[0093] 图2是依照本发明一实施例说明图1A所示驱动电路100的电路示意图。 在图2所示实施例中，控制单元140包括第一电晶体141、第二电晶体142、 第三电晶体143以及第四电晶体144。第一电晶体141的第一端耦接至第三电 压(第一系统电压，例如系统电压Vdd或其他固定电压)。第一电晶体141的 第二端耦接至上拉开关单元110的控制端。第一电晶体141的控制端耦接至驱 动电路100的输入端Vin。第二电晶体142的第一端耦接至第一电晶体141的 第二端。第二电晶体142的第二端耦接至第二电压(第二系统电压，例如接地 电压Vss或其他固定电压)。第二电晶体142的控制端耦接至下拉开关单元130 的控制端139。第三电晶体143的第一端耦接至第三电压(例如系统电压Vdd)。 第三电晶体143的第二端耦接至第二电晶体142的控制端与下拉开关单元130 的控制端139。第三电晶体143的控制端受控在电压V4。电压V4可以是时脉 信号(clock signal)或固定准位的偏压电压。第四电晶体
144的第一端耦接 至第三电晶体143的第二端。第四电晶体144的第二端耦接至第二电压(例如 接地电压Vss)。第四电晶体144的控制端耦接至驱动电路100的输入端Vin。
[0094] 在图2所示实施例中，下拉开关单元130包括下拉开关131以及下拉开关 补偿电路132。下拉开关131的第一端耦接至隔离开关120的第二端。下拉开 关131的第二端耦接至第二电压(第二系统电压，例如接地电压Vss或其他固 定电压)。下拉开关补偿电路132耦接在下拉开关单元130的控制端139与下 拉开关131的控制端之间。当驱动电路100在初始化模式进行操作(例如图3 所示初始化模式PI)时，下拉开关补偿电路132可以取样下拉开关131的临 界电压(threshold voltage,Vth)而获得下拉临界电压值。当驱动电路100 在正常模式进行操作(例如图3所示正常模式PN)时，下拉开关补偿电路132 使用该下拉临界电压值补偿下拉开关131的输入电压。
[0095] 在图2所示实施例中，下拉开关补偿电路132包括电容211、第一开关221、 第二开关222以及第三开关223。电容211的第一端与第二端分别耦接在下拉 开关单元130的控制端139与下拉开关131的控制端。第一开关221的第一端 与第二端分别耦接在第三电压(例如系统电压Vdd)与电容211的第二端。第 二开关222的第一端与第二端分别耦接在电容211的第二端与下拉开关131 的第一端。第三开关223的第一端与第二端分别耦接在电容211的第一端与下 拉开关131的第二端。
[0096] 图3是依照本发明一实施例说明图2所示控制信号的时序示意图。图3 所示初始化模式PI可以在正常模式PN之前进行。在其他实施例中，初始化模 式PI可在每个讯框(Frame)的Vin启动之前进行。请参照图2与图3，当驱 动电路100在初始化模式PI进行操作时，控制电压V3使隔离开关120截止。 在初始化模式PI的充电期间P1，控制信号V5与V7分别使第一开关221与第 三开关223导通，以及控制信号V6使第二开关222截止。因此在充电期间P1， 导通的第一开关221与第三开关223可以使电容211的第一端与第二端分别耦 接下拉开关131的第二端与第三电压(例如系统电压Vdd)。此时，系统电压 Vdd与下拉开关131的第二端的电位差被储存在电容211。
[0097] 在初始化模式PI的放电期间P2，控制信号V6与V7分别使第二开关222 与第三开关223导通，以及控制信号V5使第一开关221截止。因此在放电期 间P2，导通的第三开关223可以使电容211的第一端耦接下拉开关131的第 二端，以及导通的第二开关222可以使该电容
211的第二端耦接下拉开关131 的第一端。此时，下拉开关131被接成二极体形式的电晶体(diode-connected transistor)，使得电容211放电。电容211的电荷经由第二开关222与下拉 开关131放电至接地电压Vss，直到下拉开关131的闸极-源极电压约等于在 下拉开关
131的临界电压(threshold voltage,Vth)。因此，下拉开关131 的临界电压可以被储存在电容211。也就是说，若下拉开关单元130的控制端 139的电压为Vp2，下拉开关131的控制端的电压为Vc1，下拉开关131的临界 电压为Vth1，则电容211的两端压差为Vc1-Vp2＝Vth1。
[0098] 当驱动电路100在正常模式PN进行操作时，控制电压V3使隔离开关120 为导通。此时，下拉开关131的汲极
电流Id＝K(Vc1-Vth1)2＝K[(Vp2+Vth1)-Vth1]2＝K(Vp2)2，其中K为常数。因此，图2所示驱动电路100可以改善/消除下拉 开关131的下拉临界电压值Vth1的变异影响。也就是说，图2所示下拉开关补 偿电路132可以在初始化模式PI取样下拉开关131的下拉临界电压值Vth1，然 后在正常模式PN时使用下拉临界电压值Vth1去补偿下拉开关单元130的输入 电压(下拉开关131的控制端电压Vc1)。
[0099] 图1A所示驱动电路100的实施方式不应受限在图2所示方式。例如，图4是依照本发明另一实施例说明图1A所示驱动电路100的电路示意图。图4 所示实施例可以参照图2与图3的相关说明而通过类推获得。在图4所示实施 例中，驱动电路100还包括输出下拉开关
450。输出下拉开关450的第一端耦 接至驱动电路100的输出端Vout。输出下拉开关450的第二端耦接至第二电 压(第二系统电压，例如接地电压Vss或是其他固定电压)。输出下拉开关450 受控在控制电压V0。当驱动电路100在初始化模式PI进行操作时，输出下拉 开关450为导通，以将驱动电路100的输出端Vout的电压下拉至第二电压(例 如接地电压Vss)。因此，在初始化模式PI中输出下拉开关450可以确保驱动 电路100的输出端Vout的电压保持在低逻辑准位。当驱动电路100在正常模 式PN进行操作时，输出下拉开关450为截止，以避免影响驱动电路100的正 常操作。
[0100] 在图4所示实施例中，下拉开关单元130包括下拉开关131以及下拉开关 补偿电路133。下拉开关补偿电路133包括电容211、第一开关221、第二开 关222以及第三开关224。电容211的第一端与第二端分别耦接在下拉开关单 元130的控制端139与下拉开关131的控制端。第一开关221的第一端与第二 端分别耦接在第三电压(第一系统电压，例如系统电压Vdd或是其他固定电压) 与电容211的第二端。第二开关222的第一端与第二端分别耦接在电容211 的第二端与下拉开关131的第一端。第三开关224的第一端与第二端分别耦接 在电容211的第一端与第四电压(第二系统电压，例如接地电压Vss或是其他 固定电压)。
[0101] 当驱动电路100在初始化模式PI进行操作时，控制电压V3使隔离开关 120截止。在初始化模式PI的充电期间P1，控制信号V5与V7分别使第一开 关221与第三开关224导通，以及控制信号V6使第二开关222截止。因此在 充电期间P1，导通的第一开关221与第三开关224可以使电容211的第二端 与第一端分别耦接第三电压(例如系统电压Vdd)与第四电压(例如接地电压 Vss)。此时，系统电压Vdd与接地电压Vss的电位差被储存在电容211。
[0102] 在初始化模式PI的放电期间P2，控制信号V6与V7分别使第二开关222 与第三开关224导通，以及控制信号V5使第一开关221截止。因此在放电期 间P2，导通的第三开关224可以使电容211的第一端耦接第四电压(例如接 地电压Vss)，以及导通的第二开关222可以使电容211的第二端耦接下拉开 关131的第一端。此时，下拉开关131被接成二极体形式的电晶体，使得电容 211放电。因此，下拉开关131的临界电压可以被储存在电容211。也就是说， 电容211的两端压差为Vc1-Vp2＝Vth1。
[0103] 当驱动电路100在正常模式PN进行操作时，控制电压V3使隔离开关120 为导通。此时，下拉开关131的汲极电流Id＝K(Vc1-Vth1)2＝K[(Vp2+Vth1)-Vth1]2＝K(Vp2)2，其中K为常数。因此，图4所示驱动电路100可以改善/消除下拉 开关131的下拉临界电压值Vth1的变异影响。
[0104] 图5是依照本发明另一实施例说明一种驱动电路500的电路方块示意图。 驱动电路500包括上拉开关单元110、隔离开关120、下拉开关单元130、控 制单元140以及隔离开关补偿电路560。图5所示上拉开关单元110、隔离开 关120、下拉开关单元130与控制单元140可以参照图1A至图4的相关说明 而通过类推获得，故不再赘述。
[0105] 在图5所示实施例中，隔离开关补偿电路560耦接在隔离开关120的控制 端。当驱动电路500在初始化模式进行操作时，隔离开关补偿电路560可以取 样隔离开关120的临界电压而获得隔离临界电压值Vth2。当驱动电路500在正 常模式进行操作时，隔离开关补偿电路560可以使用该隔离临界电压值Vth2补 偿隔离开关120的输入电压。因此，当驱动电路500在正常模式进行操作时， 除了下拉开关单元130可以使用下拉临界电压值Vth1去补偿下拉开关单元130 的输入电压之外，隔离开关补偿电路560也可以使用隔离临界电压值Vth2去补 偿隔离开关120的输入电压。
[0106] 图6是依照本发明一实施例说明图5所示驱动电路500的电路示意图。图 6所示驱动电路500包括上拉开关单元110、隔离开关120、下拉开关单元130、 控制单元140、输出下拉开关450以及隔离开关补偿电路560。下拉开关单元 130与控制单元140可以参照图2至图3的相关说明而通过类推获得，而图6 所示输出下拉开关450可以参照图4的相关说明而通过类推获得，故不再赘述。 在图6所示实施例中，下拉开关单元130包括下拉开关131以及下拉开关补偿 电路132。在另一实施例中，图6所示下拉开关补偿电路132可能被置换为图 4所示下拉开关补偿电路133。
[0107] 在图6所示实施例中，隔离开关补偿电路560包括电容561、第一开关562、 第二开关563以及第三开关564。电容561的第一端与第二端分别耦接在控制 电压V3与隔离开关120的控制端。第一开关562的第一端与第二端分别耦接 在第一参考电压(第二系统电压，例如接地电压Vss或其他固定电压)与电容 561的第二端。第二开关563的第一端与第二端分别耦接在电容561的第二端 与隔离开关120的第一端。第三开关564的第一端与第二端分别耦接在电容 561的第一端与隔离开关120的第二端。
[0108] 图7是依照本发明一实施例说明图6所示控制信号的时序示意图。图7 所示初始化模式PI可以在正常模式PN之前进行。在其他实施例中，初始化模 式PI可在每个讯框(Frame)的Vin启动之前进行。图7所示实施例可以参照 图3的相关说明而通过类推获得。请参照图6与图7，当驱动电路500在初始 化模式PI的第一期间PI1进行操作时，隔离开关补偿电路560可以取样隔离 开关120的临界电压而获得隔离临界电压值Vth2。当驱动电路500在初始化模 式PI的第二期间PI2进行操作时，下拉开关补偿电路132可以取样下拉开关 131的临界电压而获得下拉临界电压值Vth1。当驱动电路500在正常模式PN进 行操作时，下拉开关补偿电路132可以使用下拉临界电压值Vth1补偿下拉开关 131的输入电压，而隔离开关补偿电路560可以使用隔离临界电压值Vth2补偿 隔离开关120的输入电压。关在初始化模式PI的第二期间PI2的操作细节与 正常模式PN的操作细节，请参照图2至图4所述初始化模式PI与正常模式 PN的相关说明而通过类推获得，故不再赘述。
[0109] 请参照图6与图7，在初始化模式PI的第一期间PI1的充电期间P3，控 制信号V8与V10分别使第一开关562与第三开关564导通，以及控制信号V9 使第二开关563截止。因此在充电期间P3，导通的第一开关562与第三开关 564可以使电容561的第二端与第一端分别耦接第一参考电压(第二系统电压， 例如接地电压Vss或是其他固定电压)与第二参考电压(例如由控制电压V3 所提供的负系统电压，-Vdd)。此时，接地电压Vss与负系统电压-Vdd的电位 差被储存在电容561。
[0110] 在初始化模式PI的第一期间PI1的放电期间P4，控制信号V9与V10分 别使第二开关563与第三开关564导通，以及控制信号V8使第一开关562截 止。因此在放电期间P4，导通的第三开关564可以使电容561的第一端耦接 隔离开关120的第二端，以及导通的第二开关563可以使电容561的第二端耦 接隔离开关120的第一端。此时，隔离开关120被接成二极体形式的电晶体(diode-connected transistor)，使得电容561放电。电容561的电荷经由第 二开关563与隔离开关120放电至负系统电压-Vdd，直到隔离开关120的闸极 -源极电压约等于在隔离开关120的临界电压Vth2。因此，隔离开关120的隔离 临界电压值Vth2可以被储存在电容561。也就是说，若下拉开关131的控制端 的电压为Vc2，则电容561的两端压差为Vc2-V3＝Vth2。
[0111] 当驱动电路500在正常模式PN进行操作时，控制电压V3使隔离开关120 为导通。隔离开关120的汲极电流Id＝K(Vc2-Vth2)2＝K[(V3+Vth2)-Vth2]2＝K(V3)2， 其中K为常数。因此，图6所示驱动电路500可以改善/消除隔离开关120的 隔离临界电压值Vth2的变异影响。此外，下拉开关131的汲极电流Id＝K(Vc1-Vth1)2＝K[(Vp2+Vth1)-Vth1]2＝K(Vp2)2，其中K为常数。因此，图6所示驱动电路100 可以改善/消除下拉开关131的下拉临界电压值Vth1的变异影响。也就是说， 图2所示隔离开关补偿电路560与下拉开关补偿电路132可以在初始化模式 PI分别取样隔离开关120的隔离临界电压值Vth2与下拉开关131的下拉临界电 压值Vth1，然后在正常模式PN时使用隔离临界电压值Vth2与下拉临界电压值Vth1去分别补偿隔离开关120的输入电压与下拉开关单元130的输入电压。
[0112] 图5所示驱动电路500的实施方式不应受限在图6所示方式。例如，图8 是依照本发明另一实施例说明图5所示驱动电路500的电路示意图。图8所示 实施例可以参照图6与图7的相关说明而通过类推获得。在图8所示实施例中， 隔离开关补偿电路560包括第一电容565、第二电容561、第一开关562、第 二开关563、第三开关564以及第四开关566。第一电容
565的第一端耦接在 控制电压V3。第二电容561的第一端与第二端分别耦接在第一电容565的第 二端与隔离开关120的控制端。第一开关562的第一端与第二端分别耦接在参 考电压(第二系统电压，例如接地电压Vss或是其他固定电压)与第二电容 561的第二端。第二开关
563的第一端与第二端分别耦接在第二电容561的第 二端与隔离开关120的第一端。第三开关564的第一端与第二端分别耦接在第 二电容561的第一端与隔离开关120的第二端。第四开关566的第一端与第二 端分别耦接在第一电容565的第一端与第二端。
[0113] 图9是依照本发明一实施例说明图8所示控制信号的时序示意图。图9 所示实施例可以参照图7的相关说明而通过类推获得，故不再赘述。请参照图 8与图9，在初始化模式PI的第一期间PI1的充电期间P3，控制信号V11使 第四开关566截止。在初始化模式PI的第一期间PI1的放电期间P4，控制信 号V11使第四开关566导通。因此由控制电压V3所提供的负系统电压-Vdd可 以被传送至第二电容561的第一端。在充电期间P3，第二电容561的第二端 与第一端分别耦接第一参考电压(第二系统电压，例如接地电压Vss或是其他 固定电压)与第二参考电压(例如负系统电压-Vdd)。在放电期间P4，第二电 容561的第一端耦接隔离开关120的第二端，以及第二电容561的第二端耦接 隔离开关120的第一端(此时为第二系统电压，例如大在0V的固定电压、接 地电压Vss或负的固定电压)与隔离开关120的控制端。放电期间P4结束后， 第二电容561的两端压差为Vc2-V3＝Vth2。当驱动电路500在正常模式PN进行操 作时，隔离开关120的汲极电流Id＝K(Vc2-Vth2)2＝K[(V3+Vth2)-Vth2]2＝K(V3)2， 其中K为常数。因此，图8所示驱动电路500可以改善/消除隔离开关120的 隔离临界电压值Vth2的变异影响。
[0114] 图10是依照本发明又一实施例说明图5所示驱动电路500的电路示意图。 在图10所示实施例中，隔离开关补偿电路560包括第一电容565、第二电容 561、第一开关562、第三开关564以及第四开关566。图10所示实施例可以 参照图8与图9的相关说明而通过类推获得，故不再赘述。不同于图8所示实 施例之处，在于图10所示实施例省略了图8所示第二开关563。
[0115] 请参照图9与图10，在先前操作中，第四开关566曾经将第一电容565 的两端
短路，使得第一电容565的两端电压差为0。在初始化模式PI的第一 期间PI1的充电期间P3，控制信号V11使第四开关566截止，控制信号V8与 V10使第一开关562与第三开关564导通，而控制电压V3被下拉至负系统电 压-Vdd。负系统电压-Vdd会经由第一电容565而施加在第二电容561的第一 端。接地电压Vss会经由第一开关562而施加在第二电容561的第二端。因此， 第二电容561会被充电，使得第一电容565的两端电压差约等于Vdd。此时， 因为隔离开关120的闸源极电压(闸极与源极的电压差)大于隔离开关120 的隔离临界电压值Vth2，使得隔离开关120为导通。因为第三开关564、隔离 开关120与输出下拉开关450为导通，使得第二电容561发生放电而降低了第 二电容561的两端电压差，也就是降低隔离开关120的闸源极电压。当隔离开 关120的闸源极电压不大于隔离临界电压值Vth2时，隔离开关120为截止，使 得第二电容561停止放电。至此，隔离开关120的隔离临界电压值Vth2便被取 样/保存至第二电容561中。
[0116] 在初始化模式PI的第一期间PI1的放电期间P4，控制信号V8与V10使 第一开关562与第三开关564截止，以便将隔离临界电压值Vth2保存在第二电 容561中。控制信号V11使第四开关566导通，因此可以将第一电容565的两 端电压差重置为0。放电期间P4结束后，第二电容561的两端压差为Vth2。当 驱动电路500在正常模式PN进行操作时，隔离开关120的汲极2 2 2
电流Id＝ K(Vc2-Vth2) ＝K[(V3+Vth2)-Vth2]＝K(V3) ，其中K为常数。因此，图10所示驱 动电路500可以改善/消除隔离开关120的隔离临界电压值Vth2的变异影响。
[0117] 综上所述，上述诸实施例所述驱动电路及其操作方法可以利用下拉开关单 元130取样其内部的下拉开关131的临界电压。当驱动电路在正常模式进行操 作时，下拉开关单元130可以依据经取样的临界电压去补偿下拉开关单元130 的输入电压。因此，本发明实施例所述驱动电路及其操作方法可以补偿元件的 临界电压变异。
[0118] 本发明还可有其他多种实施例，在不脱离本发明的精神和范围内，任何本 领域的技术人员，可以在本发明的
基础上做一些完善和更改，故本发明的保护 范围当视权利要求书所界定的范围为准。
