半导体器件
阅读：738发布：2023-03-25
专利汇可以提供半导体器件专利检索，专利查询，专利分析的服务。并且本实用新型涉及 半导体 技术领域，提出一种半导体器件，该半导体器件可以包括衬底、金属栅极、多晶 硅 栅极和绝缘层；衬底上设置有栅极沟槽；金属栅极填充于栅极沟槽，且所述金属栅极的高度小于所述栅极沟槽的深度，金属栅极靠近栅极沟槽开口方向的一侧具有凸起； 多晶硅 栅极填充于栅极沟槽，多晶硅栅极设于凸起与栅极沟槽的内壁之间，且所述多晶硅栅极不凸出于栅极沟槽；绝缘层设于多晶硅栅极远离金属栅极的一侧，且与金属栅极和多晶硅栅极将栅极沟槽完全填充。在栅极具有较低 电阻 的同时，减小了栅极与源极、漏极重叠区域的漏 电流 ，以提高半导体器件的性能。(ESM)同样的 发明 创造已同日 申请 发明 专利，下面是半导体器件专利的具体信息内容。
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底上设置有栅极沟槽；
金属栅极，填充于所述栅极沟槽内，且所述金属栅极的高度小于所述栅极沟槽的深度，所述金属栅极靠近所述栅极沟槽开口方向的一侧具有凸起；
多晶硅栅极，填充于所述栅极沟槽内，所述多晶硅栅极设于所述凸起与所述栅极沟槽的内壁之间，且所述多晶硅栅极不凸出于所述栅极沟槽；
绝缘层，设于所述多晶硅栅极远离所述金属栅极的一侧，且与所述金属栅极和多晶硅栅极将所述栅极沟槽完全填充。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
栅介质层，设于所述栅极沟槽的内壁，所述金属栅极、多晶硅栅极以及绝缘层与所述栅介质层接触。
3.根据权利要求1所述的半导体器件，其特征在于，设置于凸起两侧的多晶硅栅极的宽度是所述凸起所在位置的栅极沟槽宽度的1/2～1/4。
4.根据权利要求1所述的半导体器件，其特征在于，所述多晶硅栅极完全包覆所述凸起。
5.根据权利要求1所述的半导体器件，其特征在于，所述多晶硅栅极设置于所述凸起与所述栅极沟槽内壁之间，所述凸起贯穿所述多晶硅栅极且不凸出于所述多晶硅栅极。
半导体器件
技术领域
[0001] 本实用新型涉及半导体技术领域，尤其涉及一种半导体器件。
背景技术
[0003] 现有的动态随机存取存储器的字线多采用金属材料形成,即存储晶体管栅极多为金属栅极，相对于多晶硅栅极，金属栅极具备低电阻特性，且对于通道开关控制能力较好，但是，当通道处于关闭状态时,金属栅极会造成栅极与源极、漏极重叠区域的漏电流(如栅诱导漏极泄漏电流，GIDL, Gate Induced Drain Leakage)较大，这会导致存储电容的电荷泄露，甚至造成DRAM的数据存取错误等问题。
[0004] 因此，有必要设计一种新的半导体器件。
[0006] 本实用新型的目的在于克服上述现有技术半导体器件当通道处于关闭状态时,金属栅极会造成栅极与源极、漏极重叠区域的漏电流，会影响存储单元的效能及可靠度，甚至造成DRAM的数据存取错误等问题的不足，提供一种，能够兼容金属栅极和多晶硅栅极的优点，在保证栅极具有低电阻值的情况下，还能够降低栅极与源极、漏极重叠区域的漏电流，以提高器件效能及可靠度的半导体器件。
[0007] 本实用新型的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本实用新型的实践而习得。
[0008] 根据本实用新型的一个方面，一种半导体器件，包括：
[0009] 衬底，所述衬底上设置有栅极沟槽；
[0010] 金属栅极，填充于所述栅极沟槽内，且所述金属栅极的高度小于所述栅极沟槽的深度，所述金属栅极靠近所述栅极沟槽开口方向的一侧具有凸起；
[0011] 多晶硅栅极，填充于所述栅极沟槽内，所述多晶硅栅极设于所述凸起与所述栅极沟槽的内壁之间，且所述多晶硅栅极不凸出于所述栅极沟槽；
[0012] 绝缘层，设于所述多晶硅栅极远离所述金属栅极的一侧，且与所述金属栅极和多晶硅栅极将所述栅极沟槽完全填充。
[0013] 在本公开的一种示例性实施例中，所述半导体器件还包括：
[0014] 栅介质层，设于所述栅极沟槽的内壁，所述金属栅极、多晶硅栅极以及绝缘层与所述栅介质层接触。
[0015] 在本公开的一种示例性实施例中，设置于凸起两侧的多晶硅栅极的宽度是所述凸起所在位置的栅极沟槽宽度的1/2～1/4。
[0016] 在本公开的一种示例性实施例中，所述多晶硅栅极完全包覆所述凸起。
[0017] 在本公开的一种示例性实施例中，所述多晶硅栅极设置于所述凸起与所述栅极沟槽内壁之间，所述凸起贯穿所述多晶硅栅极且不凸出于所述多晶硅栅极。
[0018] 根据本公开的一个方面，提供一种半导体器件的制造方法，包括：
[0019] 提供一衬底，在所述衬底上形成栅极沟槽；
[0020] 在所述栅极沟槽内形成高度小于所述栅极沟槽的深度的金属栅极，所述金属栅极靠近所述栅极沟槽开口方向的一侧具有凸起；
[0021] 在所述凸起与所述栅极沟槽的内壁之间形成多晶硅栅极，所述多晶硅栅极不凸出于所述栅极沟槽；
[0022] 在所述多晶硅栅极远离所述金属栅极的一侧形成绝缘层，所述绝缘层与所述金属栅极和多晶硅栅极将所述栅极沟槽完全填充。
[0023] 在本公开的一种示例性实施例中，在衬底上形成栅极沟槽包括：
[0024] 在衬底的一侧完成掺杂，将衬底分为掺杂区与非掺杂区；
[0025] 沿所述掺杂区向非掺杂区的方向形成多个所述栅极沟槽，所述栅极沟槽的开口方向朝向所述掺杂区。
[0026] 在本公开的一种示例性实施例中，在所述栅极沟槽内形成高度小于所述栅极沟槽的深度的金属栅极，所述金属栅极靠近所述栅极沟槽开口方向的一侧具有凸起，包括：
[0027] 在所述栅极沟槽中填充金属栅极，所述金属栅极的高度小于所述栅极沟槽的深度的金属栅极，且所述金属栅极靠近所述栅极沟槽开口方向的一侧为平面；
[0028] 通过干法蚀刻或湿法蚀刻在所述金属栅极靠近所述栅极沟槽开口方向的一侧形成凸起。
[0029] 在本公开的一种示例性实施例中，通过干法蚀刻或湿法蚀刻在所述金属栅极靠近所述栅极沟槽开口方向的一侧形成凸起，包括：
[0030] 在所述金属栅极靠近所述栅极沟槽开口方向的一侧沉积牺牲层，所述牺牲层为环状结构，且所述牺牲层的外周面完全贴合于所述栅极沟槽的内壁；
[0031] 在所述牺牲层的内周面构成的内部空间沉积多晶硅阻挡层；
[0032] 去除所述牺牲层，以所述多晶硅阻挡层为隔离层在所述金属栅极上蚀刻形成凸起；
[0033] 去除所述多晶硅阻挡层。
[0034] 在本公开的一种示例性实施例中，在栅极沟槽内形成不凸出于所述栅极沟槽的金属栅极之前还包括：
[0035] 在所述栅极沟槽内表面形成栅介质层。
[0036] 在本公开的一种示例性实施例中，在所述凸起与所述栅极沟槽的内壁之间形成多晶硅栅极，所述多晶硅栅极不凸出于所述栅极沟槽，包括：
[0037] 在所述凸起与所述栅极沟槽内壁之间形成多晶硅栅极，且多晶硅栅极完全覆盖所述凸起。
[0038] 在本公开的一种示例性实施例中，在所述凸起与所述栅极沟槽的内壁之间形成多晶硅栅极，所述多晶硅栅极不凸出于所述栅极沟槽，包括：
[0039] 在所述凸起与所述栅极沟槽内壁之间形成多晶硅栅极，所述凸起贯穿所述多晶硅栅极且不凸出于所述多晶硅栅极。
[0040] 由上述技术方案可知，本实用新型具备以下优点和积极效果中的至少之一：
[0041] 本实用新型半导体器件，在衬底上设置有栅极沟槽，首先在栅极沟槽内填充金属栅极，金属栅极不凸出于栅极沟槽，且在金属栅极靠近所述栅极沟槽开口方向的一侧具有凸起，然后在凸起与栅极沟槽的内壁之间填充有多晶硅栅极，在多晶硅栅极远离金属栅极的一侧设置有绝缘层，绝缘层与金属栅极、多晶硅栅极将栅极沟槽完全填充；相较于现有技术，首先，本实用新型首先通过在金属栅极上形成多晶硅栅极，改善了复合栅极(金属栅极和多晶硅栅极)与源极、漏极重叠区域的电场分布，能够兼容金属栅极和多晶硅栅极的优点，在保证栅极具有低电阻值的情况下，还能够减小栅极与源极、漏极重叠区域的栅诱导漏极泄漏电流。其次，本实用新型中在金属栅极靠近所述栅极沟槽开口方向的一侧具有凸起，然后在凸起与栅极沟槽的内壁之间填充有多晶硅栅极，金属栅极的电阻小于对多晶硅电阻，设置有凸起，并在凸起周围设置多晶硅栅极，一方面，能够保证晶体管栅极的金属栅极的含量足够多，即晶体管栅极具有较低电阻，另一方面减小了晶体管栅极与源极、漏极重叠区域的栅诱导漏极泄漏电流，再一方面，也能够减小金属栅极的寄生电阻和寄生电容，以提高半导体器件的性能。附图说明
[0042] 通过参照附图详细描述其示例实施方式，本实用新型的上述和其它特征及优点将变得更加明显。
[0043] 图1是相关技术中半导体器件的结构示意图；
[0044] 图2是本实用新型一种示例实施方式中的半导体器件的结构示意图；
[0045] 图3是本实用新型半导体制造方法的流程图；
[0046] 图4本实用新型半导体制作方法中形成金属栅极的结构示意图；
[0047] 图5是本实用新型在金属栅极上形成牺牲层以及多晶硅的结构示意图；
[0049] 图7是本实用新型在金属栅极上形成凸起后的结构示意图；
[0050] 图8是本实用新型在金属栅极上形成多晶硅栅极的结构示意图；
[0051] 图9是本实用新型另一种示例实施方式的半导体器件的结构示意图。
[0052] 图中主要元件附图标记说明如下：
[0053] 1、衬底；11、源极；12、漏极；2、金属栅极；21、凸起；
[0054] 3、多晶硅栅极；4、绝缘层；5、栅介质层；6、多晶硅阻挡层；
[0055] 7、牺牲层；8、栅极沟槽；A、重叠区域。
具体实施方式
[0056] 现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本实用新型将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
[0057] 相关技术中，动态随机存取存储器(DRAM)由许多重复的存储单元 (cell)组成，每一个存储单元主要由一个晶体管与一个由晶体管所操控的电容器所构成，且存储单元会排列成阵列形式。为提高动态随机存取存储器 (DRAM)的集成度并加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，动态随机存取存储器(DRAM)中的晶体管通道区长度的设计有持续缩短的趋势，但如此一来晶体管会产生严重的短通道效应(short channel effect)以及导通电流(on current)下降等问题。已知的一种解决方法是将动态随机存取存储器(DRAM)中的水平方向的晶体管结构改为垂直方向的掩埋沟道阵列晶体管(Buried Channel Array Transistor，BCAT)的结构，这种具有掩埋沟道阵列晶体管(BCAT)的动态随机存取存储器(DRAM)的结构。
[0058] 参照图1所示，相关技术中的半导体器件包括半导体衬底1、金属栅极2和覆盖于金属栅极2之上的绝缘层4，绝缘层4设置在衬底1的栅极沟槽8内，并通过栅介质层5与半导体衬底1绝缘隔离，栅极两侧的半导体衬底1中分别形成源极11和漏极12，但是当通道处于关闭状态时,金属栅极2会造成栅极与源极11、漏极12的重叠区域A的漏电流(如栅诱导漏极泄漏电流，GIDL,Gate Induced Drain Leakage)较大，这会导致存储电容的电荷泄露，甚至造成DRAM的数据存取错误等问题。
[0059] 基于上述缺点，本实用新型首先提供一种半导体器件，参照图2所示，该半导体器件可以包括衬底1、金属栅极2、多晶硅栅极3、绝缘层4、源极11和漏极12；衬底1上设置有栅极沟槽8；金属栅极2填充于栅极沟槽8，且所述金属栅极2的高度小于所述栅极沟槽8的深度，金属栅极2靠近栅极沟槽8开口方向的一侧具有凸起21；多晶硅栅极3填充于栅极沟槽8，多晶硅栅极3设于金属栅极凸起21与栅极沟槽8的内壁之间，且多晶硅栅极不凸出于栅极沟槽8；绝缘层4设于多晶硅栅极3 远离金属栅极2的一侧，且与金属栅极2和多晶硅栅极3将栅极沟槽8 完全填充。
[0060] 相较于现有技术，首先，本实用新型首先通过在金属栅极2上形成多晶硅栅极3，改善了复合栅极(金属栅极2和多晶硅栅极3)与源极11、漏极12重叠区域A的电场分布，能够兼容金属栅极2和多晶硅栅极3的优点，在保证晶体管栅极具有低电阻值的情况下，还能够减小栅极与源极 11、漏极12的重叠区域A的栅诱导漏极泄漏电流。其次，本实用新型中在金属栅极2靠近所述栅极沟槽8开口方向的一侧具有凸起21，然后在凸起21与栅极沟槽8的内壁之间填充有多晶硅栅极3，金属栅极2的电阻小于对多晶硅栅极3的电阻，设置有凸起21，并在凸起21周围设置多晶硅栅极3，一方面，能够保证晶体管栅极的金属栅极2的含量足够多，即晶体管栅极具有较低电阻；另一方面，减小了晶体管栅极与源极11、漏极 12的重叠区域A的栅诱导漏极泄漏电流，再一方面，也能够减小金属栅极2的寄生电阻和寄生电容，以提高半导体器件的性能。
[0061] 衬底1可以是长方体结构，衬底1可以是绝缘体上硅 (silicon-on-insulator，SOI)，也可以是体硅(bulk silicon)、锗、锗硅、砷化镓或者绝缘体上锗等，只要能够承载半导体集成电路组成元件的底材即可，在本示例实施方式中不做具体限定。
[0062] 衬底1可以包括掺杂区和非掺杂区，掺杂区的厚度小于非掺杂区的厚度，掺杂区可以是N+掺杂，在沿掺杂区向非掺杂区的方向上设置有多个栅极沟槽8，栅极沟槽8的数量可以是两个也可以三个、四个或者更多个。栅极沟槽8的形状可以是圆角U形、直角U形或上宽下窄的梯形，栅极沟槽8贯穿掺杂区，由于掩埋沟道阵列晶体管(BCAT)的电学特性可以根据从半导体衬底1的上表面到其埋入式栅极的底表面的深度而改变，因此，调整栅极沟槽8的深度，可以达到要求的掩埋沟道阵列晶体管(BCAT)的电学特性，从而提高最终形成的半导体器件的电学性能和可靠性。
[0063] 在本示例实施方式中，栅极沟槽8的数量为两个，两个栅极沟槽8并排设置，同时在衬底1掺杂区形成源极11和漏极12。
[0064] 在衬底1的栅极沟槽8内可以设置有栅介质层5，栅介质层5设置于栅极沟槽8的内表面，栅介质层5的材质可以是二氧化硅，也可以是高K 介质(介电常数K大于7)的其他材料，例如，Ta2O5、TiO2、TiN、Al2O3、 Pr2O3、La2O3、LaAlO3、HfO2、ZrO2或其它组分的金属氧化物等，在此不做具体限定。
[0065] 在栅介质层5表面还可以形成有一层金属阻挡层，可以防止金属栅极 2的离子扩散，污染栅介质层5，提高器件性能。
[0066] 金属栅极2设置于栅极沟槽8内，金属栅极2的高度小于所述栅极沟槽8的深度，在金属栅极2靠近栅极沟槽8开口方向的位置具有一个凸起21，凸起21的形状可以是长方体形状，凸起21不与栅极沟槽8的内壁接触，金属栅极2的其他部位与设于栅极沟槽8内表面的栅介质层5接触。金属栅极2的材料可以是金属铝、金属钛、金属钨等。
[0067] 多晶硅栅极3设置在金属栅极2的凸起21与栅极沟槽8内壁之间，在一种示例实施方式中，参照图2所示，凸起21贯穿上述多晶硅栅极3 但不凸出于多晶硅栅极3，即多晶硅栅极3的顶表面低于衬底1的上表面，所述衬底1的上边面为掺杂区远离非掺杂区一侧的表面，也就是说，金属栅极2以及多晶硅栅极3没有将栅极沟槽8填充完全，且在平行于栅极沟槽8的开口方向上，多晶硅栅极3的上表面与凸起21的上表面位于同一平面，在能够保证晶体管栅极(包括金属栅极2和多晶硅栅极3)较小的电阻的同时，能够有效的减小晶体管栅极与源极11、漏极12重叠区域A 的栅诱导漏极泄漏电流。
[0068] 在另一种示例实施方式中，参照图9所示，多晶硅栅极3完全覆盖金属栅极2的凸起21，在这一实施例中，晶体管栅极(包括金属栅极2和多晶硅栅极3)的电阻会稍微增大，但是栅诱导漏极泄漏电流会进一步减小。
[0069] 设置于凸起21两侧的多晶硅栅极3的宽度是所述凸起21所在位置的栅极沟槽8宽度的1/2～1/4，凸起21在栅极沟槽8开口方向上的高度约为金属栅极2总高度的1/4～1/3。
[0070] 进一步的，本实用新型还提供一种半导体器件的制造方法，参照图3 所示，该半导体器件的制造方法可以包括一下步骤：
[0071] 步骤S110，提供一衬底1，在所述衬底1上形成栅极沟槽8。
[0072] 步骤S120，在所述栅极沟槽8内形成高度小于所述栅极沟槽8的深度的金属栅极2，所述金属栅极2靠近所述栅极沟槽8开口方向的一侧具有凸起21。
[0073] 步骤S130，在所述凸起21与所述栅极沟槽8的内壁之间形成多晶硅栅极3，所述多晶硅栅极3不凸出于所述栅极沟槽8。
[0074] 步骤S140，在所述多晶硅栅极3远离所述金属栅极2的一侧形成绝缘层4，所述绝缘层4与所述金属栅极2和多晶硅栅极3将所述栅极沟槽8完全填充。
[0075] 相较于现有技术，首先，本实用新型首先通过在金属栅极2上形成多晶硅栅极3，改善了晶体管栅极与源极11、漏极12的重叠区域A的电场分布，能够兼容金属栅极2和多晶硅栅极3的优点，在保证晶体管栅极具有低电阻值的情况下，还能够减小栅极与源极11、漏极12的重叠区域A 的栅诱导漏极泄漏电流；其次，本实用新型中在金属栅极2靠近所述栅极沟槽8开口方向的一侧具有凸起21，然后在凸起21与栅极沟槽8的内壁之间填充有多晶硅栅极
3，金属栅极2的电阻小于对多晶硅栅极3的电阻，设置有凸起21，并在凸起21周围设置多晶硅栅极3，一方面，能够保证在栅极的金属栅极2的含量足够，即晶体管栅极具有较低电阻的；另一方面，减小了晶体管栅极与源极11、漏极12的重叠区域A的栅诱导漏极泄漏电流，再一方面，也能够减小金属栅极2的寄生电阻和寄生电容，以提高半导体器件的性能。
3，金属栅极2的电阻小于对多晶硅栅极3的电阻，设置有凸起21，并在凸起21周围设置多晶硅栅极3，一方面，能够保证在栅极的金属栅极2的含量足够，即晶体管栅极具有较低电阻的；另一方面，减小了晶体管栅极与源极11、漏极12的重叠区域A的栅诱导漏极泄漏电流，再一方面，也能够减小金属栅极2的寄生电阻和寄生电容，以提高半导体器件的性能。
[0076] 下面对上述步骤进行详细描述。
[0077] 在步骤S110中，提供一衬底，在所述衬底1上形成栅极沟槽8。
[0078] 衬底1可以是长方体结构，衬底1可以是硅衬底、绝缘体上硅 (silicon-on-insulator，SOI)，也可以是体硅(bulk silicon)、锗、锗硅、砷化镓或者绝缘体上锗等，只要能够承载半导体集成电路组成员件的底材即可，在本示例实施方式中不做具体限定。
[0079] 参考图4，衬底1可以包括掺杂区和非掺杂区，掺杂区的厚度小于非掺杂区的厚度，掺杂区可以是N+掺杂。在沿掺杂区向非掺杂区的方向上设置有多个栅极沟槽8，栅极沟槽8的数量可以是两个也可以三个、四个或者更多个。栅极沟槽8的形状可以是圆角U形、直角U形或上宽下窄的梯形，栅极沟槽8贯穿掺杂区，由于掩埋沟道阵列晶体管(BCAT)的电学特性可以根据从半导体衬底1的上表面到其埋入式栅极的底表面的深度而改变，因此，调整栅极沟槽8的深度，可以达到要求的掩埋沟道阵列晶体管(BCAT)的电学特性，从而提高最终形成的半导体器件的电学性能和可靠性。
[0080] 在衬底1上形成栅极沟槽8之前，还包括在衬底1上形成有源区，以及STI(shallow trench isolation，浅沟道隔离)，在有源区形成栅极沟槽8。
[0081] 在本示例实施方式中，栅极沟槽8的数量为两个，两个栅极沟槽8并排设置，同时衬底1掺杂区形成源极11和漏极12。
[0082] 在衬底1的栅极沟槽8内可以设置有栅介质层5，栅介质层5设置于栅极沟槽8的内表面，栅介质层5的材质可以是二氧化硅，也可以是高K 介质(介电常数K大于7)的其他材料，例如，Ta2O5、TiO2、TiN、Al2O3、 Pr2O3、La2O3、LaAlO3、HfO2、ZrO2或其它组分的金属氧化物等，在此不做具体限定。
[0083] 在栅介质层5表面还可以形成有一层金属阻挡层，可以防止金属栅极 2的离子扩散，污染栅介质层5，提高器件性能。
[0084] 在步骤S120中，在所述栅极沟槽8内形成高度小于所述栅极沟槽8 的深度的金属栅极2，所述金属栅极2靠近所述栅极沟槽8开口方向的一侧具有凸起21。
[0085] 首先，参照图4所示，在栅极沟槽8中填充金属栅极2，金属栅极2 的高度小于所述栅极沟槽8的深度，且金属栅极2靠近栅极沟槽8开口方向的一侧为平面。
[0086] 然后，参照图5所示，在金属栅极2靠近栅极沟槽8开口方向的一侧沉积牺牲层7，牺牲层7为环状结构，且牺牲层7的外周面完全贴合于栅极沟槽8的内壁，在牺牲层7的内周面构成的内部空间沉积多晶硅阻挡层6。
[0087] 其次，参照图6和图7所示，可以通过刻蚀去除牺牲层7，以多晶硅阻挡层6为隔离层在金属栅极2上蚀刻形成凸起21；去除多晶硅，凸起21在栅极沟槽8开口方向上的高度约为金属栅极2总高度的1/4～1/3。
[0088] 金属栅极2设置于栅极沟槽8内，金属栅极2的高度小于所述栅极沟槽8的深度，在金属栅极2靠近栅极沟槽8开口方向的位置具有一个凸起21，凸起21的形状可以是长方体形状，也可以是其他棱柱结构，例如五棱柱，凸起21不与栅极沟槽8的内壁接触，金属栅极2的其他部位与设于栅极沟槽8内表面的栅介质层5接触。
[0089] 在步骤S130中，在所述凸起21与所述栅极沟槽8的内壁之间形成多晶硅栅极3，所述多晶硅栅极3不凸出于所述栅极沟槽8。
[0090] 多晶硅栅极3设置在金属栅极2的凸起21与栅极沟槽8内壁之间，在一种示例实施方式中，参照图2所示，凸起21贯穿上述多晶硅栅极3 但不凸出于多晶硅栅极3，即多晶硅栅极3的顶表面低于衬底1的上表面，所述衬底1的上边面为掺杂区远离非掺杂区一侧的表面，也就是说，金属栅极2以及多晶硅栅极3没有将栅极沟槽8填充完全，且在平行于栅极沟槽8的开口方向上，多晶硅栅极3的上表面与凸起2的上表面位于同一平面，在能够保证晶体管栅极具有较小的电阻的同时，有效的减小栅极与源极11、漏极12的重叠区域A的栅诱导漏极泄漏电流。
[0091] 在另一种示例实施方式中，参照图8所示，多晶硅栅极3完全覆盖金属栅极2的凸起21。在这一实施例中，晶体管栅极(包括金属栅极2和多晶硅栅极3)的电阻会稍微增大，但是栅诱导漏极泄漏电流会进一步减小。金属栅极2的电阻小于对多晶硅栅极3的电阻，设置有凸起21，并在凸起 21周围设置多晶硅栅极3，一方面能够保证在晶体管栅极的金属栅极2的含量足够的情况下，即栅极具有较低电阻的同时，减小了栅极与源极11、漏极12的重叠区域A的栅诱导漏极泄漏电流，另一方面也能够减小金属栅极2的寄生电阻和寄生电容，以提高半导体器件的性能。
[0092] 设置于凸起21两侧的多晶硅栅极3的宽度是所述凸起21所在位置的栅极沟槽8宽度的1/2～1/4，凸起21在栅极沟槽8开口方向上的高度约为金属栅极2总高度的1/4～1/3。
[0093] 在步骤S140中，在所述多晶硅栅极3远离所述金属栅极2的一侧形成绝缘层4，所述绝缘层4与所述金属栅极2和多晶硅栅极3将所述栅极沟槽8完全填充。
[0094] 参照图9所示，在多晶硅栅极3远离金属栅极2的一侧形成绝缘层4，绝缘层4与金属栅极2和多晶硅栅极3将栅极沟槽8完全填充，绝缘层 4的材料可以氮化硅，也可以是其他绝缘的氮化物或氧化物，在此不做具体限定。
[0095] 上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本实用新型的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本实用新型的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本实用新型的各方面。
[0096] 虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“前”“后”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
[0097] 本说明书中，用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于确定转子位置传感器的测量偏移的方法和装置 | 2020-05-08 | 603 |
| 电动助力转向装置 | 2020-05-08 | 942 |
| 磁阻随机存取存储器 | 2020-05-08 | 407 |
| 使用形状记忆材料的电流中断设备 | 2020-05-08 | 937 |
| 一种智能LED灯调光系统 | 2020-05-08 | 889 |
| 一种电器故障提示的电机控制方法 | 2020-05-11 | 21 |
| 使用电容耦合电压互感器中的电阻分压器的高保真度电压测量 | 2020-05-08 | 434 |
| 带有空心轴马达的旋转单元 | 2020-05-08 | 223 |
| 高精度环形振荡电路及微控制系统 | 2020-05-08 | 955 |
| 开关元件控制电路以及功率模块 | 2020-05-08 | 702 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈