[0002] 下面描述的示例性
实施例总地涉及感测由
开关电压调节器提供的
电流。
[0003] 使用高端处理器的
服务器群在功率和冷却资源方面具有大的需求。服务器系统控制设施监测功耗，并在动态模式下，在不同的性能状态之间切换处理器以节省功率。处理器功耗是通过测量处理器电流来确定的。
[0004] 电压调节器(VR)设计包含一种简单电流感测技术，这项技术利用VR电感器
串联寄生
电阻(RL)。通过VR的电感器的电流实际上等于处理器电流(当处理器电流恒定时)，并且这种技术在静态模式期间提供可接受的准确度。然而，在动态模式下，监测电感器电流而不是实际处理器电流不提供可接受的结果，因为在处理器电流值快速变化并横跨一宽范围时，通过VR电感器的电流由于对电感器电流
信号的LC滤波影响而缓慢地变化。结果，在动态模式下，通过VR电感器电流表征实际处理器电流的技术不管在时序还是电流大小监测方面都会产生误差。
[0005] DC-DC电压调节器一般用来将DC输入电压转换成或者更高或者更低的DC
输出电压。一种类型的电压调节器是
开关调节器，这种开关调节器由于其小尺寸和效率性而常常被选择使用。开关调节器一般包括一个或多个开关，它们能快速断开和接通以在电感器(例如独立的电感器或
变压器)和输入电压源之间以调节输出电压的方式传递
能量。
[0006] 作为示例，参见图1，一种类型的开关调节器是降压开关调节器10，它接收输入DC电压(被称为V输入)并将V输入电压转换成较低的调节输出电压(被称为V输出)，该输出电压出现在输出
端子11。为此，调节器10可包括开关20(例如金属
氧化物
半导体场效应晶体管(MOSFET))，该开关20可以如下所述地调节V输出电压的方式运作(经由被称为VSW的开关
控制信号)。
[0007] 特别地另见图2和图3，开关20断开和闭合以控制电感器14的供能/解除供能循环19(每个循环具有被称为TS的持续时间)。在每个循环19中，调节器10在导通间隔(被称为T开)期间
断言(例如拉高)VSW信号以闭合开关20并将能量从输入电压源9传递至电感器14。在T开间隔期间，电感器14的电流(被称为IL)具有正斜率。在循环19的断开间隔(被称为T关)期间，调节器10解除断言(例如拉低)VSW电压以断开开关20并使输入电压源9与电感器14隔离。
在此时，IL电流的电平不突然停止，而相反，
二极管18开始导通以将能量从电感器14传递至耦合至输出端子11的大体积电容器16和负载(未示出)。在T关间隔期间，IL电流具有负斜率，并且调节器10可闭合开关21以
旁路二极管18，从而减小本应由二极管18耗散的功率量。大体积电容器16充当被负载消耗的储
能源，并且额外的能量在每个T开间隔期间从电感器14被传递至大体积电容器16。
[0008] 对于降压开关调节器，T开间隔与TS(即T开和T关间隔之和)间隔之比被称为调节器的占空比，并通常主宰V输出电压与V输入电压之比。由此，为了增加V输出电压，可增加调节器的占空比，而为了减小V输出电压，可减小占空比。
[0009] 作为一个例子，调节器10可包括
控制器15(见图1)，该控制器15通过使用电流模式控制技术来调节V输出电压。如此，控制器15可包括误差
放大器23，它放大基准电压(被称为VREF)和与V输出电压成比例的电压(被称为VP(见图1))之间的差以产生误差电压(被称为VCNTRL)，该误差电压被用来控制V输出电压和IL电感器电流的电平。
[0010] 控制器15使用VCNTRL电压和指示IL电感器电流的电压(被称为VCS)来产生VSW开关控制信号，从而控制开关20。更具体地，另外参见图5，控制器15可包括用于将VCNTRL和VCS电压进行比较的比较器26。VCS电压是由
差分放大器24提供的，该差分放大器24感测与电感器14串联耦合的电流感测
电阻器29两侧的电压差(被称为VR)。
[0011] 比较器26的输出端子可耦合至开关
电路27，该开关电路27产生VSW开关控制信号。作为一种类型的电流模式控制的一个例子，开关电路27可使T关时间间隔保持恒定，并使用VCS电压的正斜率来控制T开时间间隔的持续时间。由此，当VCS达到VCNTRL电压时，T开时间间隔结束，并在恒定T关间隔届满时开始。
[0012] 由于前面描述的配置，当V输出电压增加时，VCNTRL电压减小并使调节器10的占空比减小以抵消V输出的增加。相反，当V输出电压减小时，VCNTRL电压增加并使占空比增加以抵消V输出的减小。当IL电流的平均值或DC分量增加时，VCS电压的DC分量增加并使占空比减小以抵消IL电流的增加。相反，当IL电流的DC分量减小时，VCS电压的DC分量减小并使占空比增加以抵消IL电流的减小。开关
频率(即1/TS)一般控制V输出电压的AC波纹分量(被称为V波纹(见图4))的大小，因为较高的开关频率一般使V波纹电压的大小减小。
[0013] 高端处理器电流的准确监测提供关于功耗的精确信息，这允许最佳的服务器系统控制并导致最佳的
数据中心性能。电流感测电路越快和越准确，则处理器和服务器平台表现越好。
[0014] 为了监测CPU电流(功率)，本电压调节器(VR)设计包含简单电流感测技术，这种技术利用VR电感器串联寄生电阻R L。当处理器电流恒定时，流过电感器的电流Is实际上等于CPU电流并且该技术提供可接受的准确度。然而，在动态模式下，感测电感器电流而不是实际CPU电流具有一个主要的
缺陷：当CPU电流值快速地改变并跨过大的范围时，流过电感器的电流由于对电流信号的LC滤波效应而缓慢地改变。结果，在动态模式下，这种技术不管在时间还是在电流大小监测方面都会产生误差。
[0016] 图1是
现有技术的开关电压调节器的示意图。
[0017] 图2、图3、图4和图5是示出图1调节器的操作的
波形图。
[0018] 图6是示例性实施例中利用的电压调节系统的示意图。
[0019] 图7是示例实施例的示意图。
[0020] 图8是指示将示例性实施例的输出与动态模式下的实际处理器电流相比较的曲线图。
[0021] 图9是包括电压调节器的系统的方
框图。
[0022] 图10是示例实施例的方框图。
具体实施方式
[0023] 现在对本发明的各实施例进行详细描述。在附图中示出这些实施例的示例。尽管本发明是结合这些实施例描述的，然而要理解不旨在将本发明局限于任何实施例。相反，其旨在
覆盖落在本发明的精神和范围内的所有替代、改型和等效物，如所附
权利要求书中定义的那样。在以下描述中，阐述了许多具体细节以提供对诸实施例的透彻理解。然而，本发明没有这些具体细节中的一些或全部也可实施。在其它实例中，公知的过程操作不被详细描述以不至于不必要地模糊本发明。此外，术语“示例性实施例”在
说明书多个
位置的每次出现不一定表示相同的示例性实施例。
[0024] 参见图6，示例性实施例中利用的电压调节系统100的一个实施例包括降压开关调节器，它将输入电压(被称为V输入)转换成输出电压(被称为V输出)。调节器接收V输入输入电压并调节出现在(系统100的)输出端子107处的V输出电压。V输入电压可由电压调节器提供，该电压调节器接收例如AC壁式电压，并产生由低通
滤波器(由电感器114和电容器116构成)滤波的DC电压以形成V输入输入电压。大体积电容器109耦合在输出端子107和地之间。如下所述，系统100也包括
脉宽调制(PWM)控制器104，该PWM控制器104使用电流模式技术以控制开关调节器102的操作。
[0025] 在该例子中，开关调节器102包括开关108(例如金属氧化物半导体场效应晶体管(MOSFET))，该开关108耦合在输入电压线118的正端子(它提供V输入输入电压)以及(开关调节器102的)电感器106的端子123。电感器106的另一端子耦合至输出端子107。
[0026] 开关108的闭合使能量从输入电压线118传出并被存储在电感器106中以对电感器106供能，并且开关108的断开使被存储的能量从电感器106被传递至输出端子107，该传递使电感器106解除供能。如此，当开关108断开时，二极管112(其
阳极耦合至地并且其
阴极耦合至端子123)导通和/或开关110(其经由被称为V2的开关控制信号(对于级1021)或被称为V4的开关控制信号(对于级1022)受到控制)闭合以将端子123耦合至地以允许能量流至输出端子107。
[0027] 图7示出带开关的电压调节器的示例性实施例，该带开关的电压调节器输出CPU电流监测信号，该信号指示从图6所示的电压调节器电路的电感器和振荡回路电容器流出的电流之和。图7中与图6中的类似要素相同或相似的要素用相同的附图标记表示。
[0028] 在图7中，PWM控制器104包括V1和V2输出端口。第一MOS开关Q1具有耦合至第一
节点700的栅极端子、耦合至第二节点702的漏极端子以及耦合至第三节点704的源极端子。第一节点700耦合至控制器105的V1输出而第二节点702耦合至输入电压VCC。第二MOS开关Q2具有耦合至第四节点706的栅极端子、耦合至第三节点704的漏极端子以及耦合至第五节点708的源极端子。第四节点707耦合至控制器105的V2输出而第五节点708耦合至地。
[0029] 电感器L1具有耦合至第六节点710的第一端子和耦合至第七节点712的第二端子，而大体积电容器C1具有耦合至第七节点712的第一端子以及耦合至第八节点714的第二端子。第六节点710耦合至第三节点704而第八节点714耦合至地。作为电压调节器的负载的处理器716具有耦合至第七节点712的第一端子和耦合至第九节点718的第二端子。第九节点718耦合至地。
[0030] 监测流过L1的电流的电感器电流监测电路719包括电阻器R1、电容器C3、L1电流放大器720以及电压分压电阻器R3、R4。R1具有耦合至第六节点710的第一端子和耦合至第十节点722的第二端子。C2具有耦合至第七节点712的第一端子和耦合至第十端子722的第二端子。L1电流放大器720具有耦合至第十节点722的正输入、耦合至第七节点712的负输入以及耦合至第十一节点724的输出。R3具有耦合至第十一节点724的第一端子以及耦合至第十二节点726的第二端子。R4具有耦合至第十二节点726的第一端子以及耦合至第十三节点728的第二端子。第十三节点耦合至地。
[0031] 监测流过C1的电流的电容器电流监测电路729包括电容器C3、电阻器R2、C1电流放大器730和电压分压电阻器R5、R6。C3具有耦合至第七节点712的第一端子和耦合至第十四节点732的第二端子。R2具有耦合至第十四节点732的第一端子和耦合至第十五节点734的第二端子。C1电流放大器730包括耦合至第十四节点732的负输入、耦合至第十五节点734的正输入以及耦合至第十六节点736的输出端子。R5具有耦合至第十六节点736的第一端子和耦合至第十七节点740的第二端子。R6具有耦合至第十七节点738的第一端子以及耦合至第十八节点740的第二端子。第十八节点740耦合至地。
[0032] 电流求和电路741将通过电感器电流监测电路719和电容器电流监测电路729测得的电流相加，电流求和电路741包括：R7，其具有耦合至第十二节点726的第一端子和耦合至第十九节点742的第二端子；R8，其具有耦合至第十七节点738的第一端子和耦合至第十九节点742的第二端子；以及
求和放大器，其具有耦合至第十九节点742的加输入、耦合至第二十端子的减输入以及耦合至第二十一节点748的输出。R9具有耦合至第二十节点746的第一端子以及耦合至地的第二端子，而R10具有耦合至第二十节点的第一端子和耦合至第二十一节点748的第二端子。第二十一节点748耦合至V输出引脚750。
[0033] 现在将描述传统电感器电流监测电路(例如电感器电流监测719)的一个例子的操作。如业内已知的，例如电感器L1的电感器被建模为包括电感器等效的串联电阻(RL)。包括R1和C2的串联电路被耦合至第六和第七节点710、712。该串联电路的时间常数等于R1*C2。如果选择R1和C2的值以使R1*C2的值等于电感器本身时间常数L1/RL的值，则C2两侧的电压代表与流过电感器L1的电流成比例的信号(它与RL两侧的电压降成比例)。
[0034] C2两侧的电压降是通过L1电流放大器720测得的，并且指示电压降振幅的信号在L1电流放大器720的输出端子处被输出。
[0035] 现在将描述电容器电流监测电路729的一个例子的操作。如业内已知的，例如电容器C1的电容器被建模为包括电容器等效的串联电阻(RC)。包括C3和R2的串联电路被耦合至第七和第十五节点712、734。该串联电路的时间常数等于R2*C3。如下面论述的那样，如果选择R2、C3的值以使R2*C3的值被选择成等于电容器本身时间常数C1*RC的值，则R3两侧的电压代表与流过电容器C1的电流成比例的信号。
[0036] 如果电容器C1两侧的电压在s域中被表示为VC(s)，则电容器电流IC1(s)在s域中被表示为：
[0037] 方程(1)：
[0038] 在输出电容器C1和C3、R2的串联电容感测电路两侧的电压-VC(s)是相同的，因为它们两者均连接至第六和第七节点710、712。因此，R2两侧的电压在s域中被表示为：
[0039] 方程(2)：
[0040] 因此，如果R2*C3等于C1*RC，则从方程(1)、(2)得出，R2两侧的电压直接与通过电压调节器输出电容器C1的电流成比例，即VR(s)＝IC1(s)*RC。
[0041] R2两侧的电压降是通过C1电流放大器730测得的，并且指示电压降振幅的信号在C1电流放大器730的输出端子处被输出。
[0042] 在该示例性实施例中，C1电流放大器720和L1电流放大器的输出通过求和放大器744相加。由R3、R4和R5、R6构成的电压
分压器被用来将放大信号带到相同的标度(scale)，因为在一般情形下，C1和L1的等效串联电阻是不等的。替代地，可通过与串联电阻值成反比例地(即GC/GL＝RL/RC)设定电流信号放大器720、730的增益来取得相同结果，其中GC和GL分别是C1电流放大器730的增益和L1电流放大器720的增益。电压分压器的输出通过缓冲电阻器R7、R8耦合至求和放大器744。
[0043] 被提供给处理器716的电流I输出的值根据基尔霍夫定律等于流过L1和C1的电流的值之和。因此，通过求和放大器744输出的信号值代表直接与I输出成比例的电压。
[0044] 图8是描述使用具有下列组件值的电压调节器的结果的时序图：L1＝0.5μH,RL＝0.25m欧姆,C1＝2,000μF,R1＝2k欧姆,C2＝C3＝1μF,开关频率FSW＝400kHz并且输出电压V输出＝1.00V。处理器行为由阶跃
载荷模拟：0-15A和阶跃载荷频率F＝111kHz。电流放大器
720、730、744的增益被设定以产生0.5V/A标度下的信号。
[0045] 在图8中，描述实际处理器电流800、由上文参考图7描述的电路产生的I
输出信号810以及由传统电感器电流方法产生的IMON信号820。I输出信号810非常高
精度地直接与实际处理器电流800成比例。然而，传统IMON锯齿信号是缓慢变化的信号，该信号仅与平均处理器电流成比例。由此，I输出信号提供在静态和动态模式两者下处理器电流的真实表示。这些电流感测组件在向不同类型负载(例如
存储器VR)供电的开关调节器中或在多相降压调节器配置中的操作类似于图7所示的单相配置。这将被本领域内技术人员所理解并因此在本文中不进一步予以讨论。
[0046] 参见图9，在本发明的一些实施例中，电压调节系统100可将功率(经由从例如输出端子107延伸的一个或多个电压通信线)供给至
计算机系统900的处理器901和其它组件，例如
芯片组。在这种背景下，术语“处理器”可指例如至少一个
微控制器、X86处理器、先进RISC机(ARM)处理器或奔腾处理器。其它类型的处理器是可能的并落在下面权利要求书的范围内。
[0047] 处理器901连同北桥或存储器中枢904可耦合至本地总线902。存储器中枢922可代表半导体器件或“芯片组”的集合并为外设组件互连(PCI)总线916和
加速图形端口(AGP)总线910提供
接口。PCI规范可从波兰Oreg.97214.的PCI特别兴趣小组获得。AGP在加利福尼亚州的圣克拉拉的Intel公司于1996年7月31日发布的
加速图形端口接口规范修订版1.0中有详细描述。
[0048]
图形加速器912可被耦合至AGP总线910并提供信号以驱动显示器914。
PCI总线916可例如耦合至网络接口卡(NIC)920。存储器中枢904也可为耦合至系统存储器908的存储器总线906提供接口。
[0049] 南桥或输入/输出(I/O)中枢924可经由中枢链路922耦合至存储器中枢904。I/O中枢924表示半导体器件的集合或芯片组，并为
硬盘驱动器938、CD-ROM驱动器940和I/O扩展总线926提供接口，这里仅给出少数几个例子。I/O控制器928可耦合至I/O扩展总线926以从
鼠标932和
键盘934接收输入数据。I/O控制器928也可控制
软盘驱动器930的操作。
[0050] 图10示出包括开关调节器1000的一个示例性实施例，该开关调节器1000包括串联耦合的PWM控制器1002、电感元件1004和电容元件1006。处理器1008耦合至电感元件1004和电容元件1006之间的节点1010。处理器电流是由电感元件1004和电容元件1006提供的电流之和。
[0051] 电感元件电流监测电路1012耦合至电感元件1004并输出指示电感器电流的大小的第一信号。电容元件监测电路1014耦合至电容元件1006并输出指示电容器电流的大小的第二信号。在求和元件1016的输入处接收第一和第二信号，该求和元件1016输出指示电感器和电容器电流之和的处理器电流监测信号并精确地监测处理器电流。
[0052] 尽管已结合具体示例性实施例对本发明进行了描述，然而本领域内技术人员应当理解可对所披露的实施例作出多种改变、替代和更换而不脱离如所附权利要求书中陈述的本发明的精神和范围。
