首页 / 专利库 / 电脑零配件 / 计算机系统 / 功率优化的中断传递

功率优化的中断传递

阅读:238发布:2023-03-25

专利汇可以提供功率优化的中断传递专利检索,专利查询,专利分析的服务。并且披露了一种装置、方法、系统和计算机可读介质。在一个 实施例 中,该装置是处理器。处理器包括能够 跟踪 第一 硬件 线程和第二硬件线程的硬件线程中断等价信息的线程重映射逻辑。处理器也包括逻辑以接收从设备发布的中断,其中该中断具有关联于所述第一硬件线程的关联性。该处理器还包括逻辑以当硬件线程中断等价信息证实第二硬件线程能够处理所述中断时将中断重引导至第二硬件线程。,下面是功率优化的中断传递专利的具体信息内容。

1.第一处理器,包括线程重映射逻辑单元,所述线程重映射逻辑单元用于:
跟踪第一硬件线程和第二硬件线程的硬件线程中断等价信息,所述硬件线程中断等价信息包括用于指示硬件线程处理给定中断类型的能的信息;
接收从设备发布的中断,其中所述中断的目标是第一硬件线程;以及
当所述硬件线程中断等价信息证实所述第二硬件线程能够处理所述中断时,将所述中断重引导至所述第二硬件线程。
2.如权利要求1所述的第一处理器,其特征在于,所述线程重映射逻辑单元进一步用于:
跟踪所述第一和第二硬件线程的功率状态信息。
3.如权利要求1所述的第一处理器,其特征在于,将所述中断从所述第一硬件线程重引导至所述第二硬件线程至少发生在所述第一硬件线程处于低功率状态且所述第二硬件线程处于完全工作状态时。
4.如权利要求2所述的第一处理器,其特征在于,所述第一硬件线程进一步用于:
响应所述第一硬件线程改变功率状态,将表示所述第一硬件线程工作所在的功率状态的改变的功率转变消息发送至第二处理器。
5.如权利要求4所述的第一处理器,其特征在于,所述线程重映射逻辑单元进一步用于:
当所述第一硬件线程转变至低功率状态时透明地允许所述设备继续正常操作而不需要编程的中断重引导。
6.如权利要求5所述的第一处理器,其特征在于,所述第二硬件线程为所述中断提供服务。
7.如权利要求4所述的第一处理器,其特征在于,所述第一硬件线程出现在所述第一处理器中而所述第二硬件线程出现在第二处理器中,所述功率转变消息横跨耦合至所述第一和第二处理器的处理器间通信链路发送。
8.如权利要求7所述的第一处理器,其特征在于,所述第一和第二硬件线程中的每一个的所述硬件线程中断等价信息和所述功率状态信息在出现在所述第二处理器中的第二线程重映射逻辑单元中被同时跟踪。
9.一种用于功率优化的方法,包括:
跟踪第一硬件线程和第二硬件线程的硬件线程中断等价信息,所述硬件线程中断等价信息包括用于指示硬件线程处理给定中断类型的能力的信息;
接收从设备发布的中断,其中所述中断的目标是所述第一硬件线程;以及当所述硬件线程中断等价信息证实所述第二硬件线程能够处理所述中断时,将所述中断重引导至所述第二硬件线程。
10.如权利要求9所述的方法,其特征在于,还包括:
跟踪所述第一和第二硬件线程的功率状态信息。
11.如权利要求9所述的方法,其特征在于,将所述中断从所述第一硬件线程重引导至所述第二硬件线程至少发生在所述第一硬件线程处于低功率状态且所述第二硬件线程处于完全工作状态时。
12.如权利要求10所述的方法,其特征在于,还包括:
响应于所述第一硬件线程改变功率状态,将表示所述第一硬件线程工作所在的功率状态的改变的功率转变消息发送至所述第二硬件线程。
13.如权利要求12所述的方法,其特征在于,还包括:
当所述第一硬件线程转变至低功率状态时透明地允许所述设备继续正常操作而不需要编程的中断重引导。
14.如权利要求13所述的方法,其特征在于,还包括:
用所述第二硬件线程为中断提供服务。
15.如权利要求12所述的方法,其特征在于,横跨被耦合至第一处理器和第二处理器的处理器间通信链路发送所述功率转变消息,其中所述第一硬件线程出现在所述第一处理器中而所述第二硬件线程出现在所述第二处理器中。
16.如权利要求15所述的方法,其特征在于,还包括:
在出现在所述第二处理器中的第二线程重映射逻辑中,同时跟踪所述第一和第二硬件线程中的每一个的硬件线程中断等价信息和所述功率状态信息。
17.一种计算机系统,包括:
硬件线程间通信链路,用于在第一硬件线程和第二硬件线程之间传递信息;
第一存储器内存,用于存储至少所述第一硬件线程和所述第二硬件线程的硬件线程中断等价信息,所述硬件线程中断等价信息包括用于指示硬件线程处理给定中断类型的能力的信息;
第二存储器内存,用于存储至少所述第一硬件线程和所述第二硬件线程的功率状态信息;以及
第一线程重映射逻辑单元,用于:
跟踪所述第一硬件线程和所述第二硬件线程的硬件线程中断等价信息;
接收从设备发布的中断,其中所述中断的目标是所述第一硬件线程;以及当所述硬件线程中断等价信息证实所述第二硬件线程能够处理所述中断时,将所述中断重引导至所述第二硬件线程。
18.如权利要求17所述的计算机系统,其特征在于,将所述中断从所述第一硬件线程重引导至所述第二硬件线程至少发生在所述第一硬件线程处于低功率状态且所述第二硬件线程处于完全工作状态时。
19.如权利要求17所述的计算机系统,其特征在于,所述第一线程重映射逻辑单元进一步用于:
响应于所述第一硬件线程改变功率状态,将表示所述第一硬件线程工作所在的功率状态的改变的功率转变消息发送至所述第二硬件线程。
20.如权利要求17所述的计算机系统,其特征在于,所述第一线程重映射逻辑单元还用于跟踪所述第一和第二硬件线程的功率状态信息。
21.如权利要求17所述的计算机系统,其特征在于,将所述中断从所述第一硬件线程重引导至所述第二硬件线程至少发生在所述第一硬件线程处于低功率状态且所述第二硬件线程处于完全工作状态时。
22.如权利要求21所述的计算机系统,其特征在于,所述第一线程重映射逻辑单元还用于响应于所述第一硬件线程改变功率状态,将表示所述第一硬件线程工作所在的功率状态的改变的功率转变消息发送至所述第二硬件线程。
23.如权利要求22所述的计算机系统,其特征在于,所述第一线程重映射逻辑单元还用于横跨被耦合至第一处理器和第二处理器的处理器间通信链路发送所述功率转变消息,其中所述第一硬件线程出现在所述第一处理器中而所述第二硬件线程出现在所述第二处理器中。
24.如权利要求23所述的计算机系统,其特征在于,所述第一线程重新映射逻辑出现在所述第一处理器中,并且所述第一和第二硬件线程中的每一个的所述硬件线程中断等价信息和所述功率状态信息在出现在所述第二处理器中的第二线程重映射逻辑单元中被同时跟踪。

说明书全文

功率优化的中断传递

技术领域

[0001] 本发明涉及硬件线程功率优化的中断重映射。
[0002] 发明背景
[0003] 硬件线程(例如处理器内的运算核)可具有进入到例如低功率睡眠或深度睡眠状态的功率优化状态的能。输入/输出(I/O)业务可将中断送至硬件线程,这一般使线程从低功率状态唤醒以对中断提供服务。例如,需要将硬件线程唤醒的中断可来自尤其平台组件互连(PCI)快速设备、PCI设备或输入/输出预先可编程中断控制器(IOAPIC)。当这些中断频繁地到达并且它们中的每一个需要硬件线程唤醒时,使硬件线程进入功率优化状态的意图受挫。附图说明
[0004] 作为示例而非限制,通过附图示出本发明,附图中相同的附图标记指示相同或相似的要素,在附图中:
[0005] 图1示出能够功率优化中断传递的计算机系统的一个实施例
[0006] 图2示出能够功率优化中断传递的计算机系统的另一实施例。
[0007] 图3示出存储硬件线程/中断类型等价信息的矩阵的数据结构以及存储每个硬件线程的当前功率状态的数据结构。
[0008] 图4示出能够功率优化中断传递的两个排插(socket)计算机系统的一个实施例。
[0009] 图5示出能够功率优化中断传递的两个节点计算机系统的实施例。
[0010] 图6是功率优化中断传递的进程的实施例的流程图

具体实施方式

[0011] 披露了能功率优化中断传递的处理器、系统、方法和计算机可读介质的实施例。
[0012] 计算机系统可包括若干硬件线程。如果硬件线程被看作处理器中的一个核,在每个处理器具有若干核的多处理器系统中,潜在地存在许多硬件线程。硬件线程可具有当不需要工作时进入低功率状态的能力。进入低功率状态的硬件线程越多,则计算机系统的总功耗变得越低。
[0013] 当需要特定硬件线程服务的I/O中断发生时,作为目标的硬件线程一般被唤醒,这将使睡眠中的硬件线程正在进行的功率节省无效。因此,线程重映射逻辑可出现在计算机系统中,该线程重映射逻辑保持跟踪每个硬件线程的功率状态以及每个硬件线程的中断等价处理。例如,对于给定中断,可存在全都能处理该中断的四个不同线程。因此,如果该中断以第一硬件线程为目标并且该第一线程处于低功率状态,则线程重映射逻辑可搜索另一可用并能处理该中断的硬件线程。如果用于中断处理目的的等价线程可用,则线程重映射逻辑将中断转移/重映射以使另一已发现的硬件线程处理该中断,由此允许最初作为目标的硬件线程保持在低功率状态。
[0014] 图1示出能够功率优化中断传递的计算机系统的一个实施例。
[0015] 示出了计算机系统100。该计算机系统可以是台式机、服务器、工作站、膝上计算机、手提计算机、电视机机顶盒、媒体中心、游戏操作台、集成的系统(例如车内)或其它类型的计算机系统。在若干实施例中,计算机系统100包括一个或多个中央处理单元(CPU),也称“处理器”。尽管在许多实施例中潜在地存在许多CPU,但是为清楚起见在图1中所示的实施例中仅示出CPU102。CPU102可以是 公司的CPU或者是另一品牌的CPU。CPU102在不同实施例中包括一个或多个核。CPU102图示为包括四个核(核104、106、108和110)。
[0016] 在许多实施例中,每个核包括内部功能,例如一个或多个执行单元、引退单元、一组通用和专寄存器等。在单线程核内,每个核可被称为硬件线程。当核是多线程或超线程核时,则工作在每个核内的每个线程也可被称为硬件线程。因此,运行在计算机系统100中的任何单个执行线程可被称为硬件线程。例如,在图1中,如果每个核是单线程的,则系统中出现四个硬件线程(四核)。另一方面,如果每个核是多线程的并具有同时维持两个线程状态的能力,则系统中存在八个硬件线程(四核且每个核内二线程)。
[0017] CPU102还可包括诸如高速缓存112之类的一个或多个高速缓存。在许多未示出的实施例中,除了高速缓存112之外还采用附加的高速缓存,以使每个核内的执行单元与存储器之间存在多个高速缓存级。在不同的实施例中,高速缓存112可以按不同方式来分配。附加地,在不同实施例中,高速缓存112可以是许多不同的大小之一。例如,高速缓存112可以是8兆字节(MB)高速缓存、16MB高速缓存等。另外,在不同实施例中,高速缓存可以是直接映射的高速缓存、全相联高速缓存、多路组相联高速缓存或具有另一类型映射的高速缓存。在许多实施例中,高速缓存112可包括在所有核之间共享的一个较大部分或者可被分成若干个独立功能片(例如,每个核一片)。高速缓存112也可包括在所有核之间共享的一部分和作为每个核的独立功能片的若干个其他部分。
[0018] 在许多实施例中,CPU102包括集成的系统存储器控制器114以提供与系统存储器116通信的接口。在未示出的其它实施例中,存储器控制器114可位于计算机系统100中分立的某处。
[0019] 系统存储器116可包括诸如双倍数据率(DDR)DRAM类型的动态随机存取存储器(DRAM),诸如闪存之类的非易失性存储器相变存储器(PCM)或另一类型的存储器技术。系统存储器116可以是通用存储器以存储拟由CPU102操作的数据和指令。另外,在计算机系统100中可以有其他潜在的具有对系统存储器进行读和写的能力的设备,诸如有直接存储器访问(DMA)能力的I/O(输入/输出)设备。
[0020] 将CPU102与系统存储器116耦合的链路(即总线、互连等)可包括能够传输数据、地址、控制和时钟信息的一个或多个光纤、金属线或其他线(即线路)。
[0021] I/O复合体118(例如I/O控制器中枢)包括I/O接口120,该I/O接口120允许CPU102和外部I/O设备之间的通信。该复合体可包括一个或多个I/O适配器,例如I/O适配器122、124。I/O适配器将CPU102中利用的主机通信协议转换成与特定I/O设备(例如I/O设备126)兼容的协议。给定的I/O适配器可转换的一些这样的协议尤其包括外围组件互联(PCI)、通用串行总线(USB)、IDE、SCSI以及1394“火线”。另外,可存在一个或多个无线协议I/O适配器。无线协议的例子尤其是蓝牙、基于IEEE802.11的无线协议以及蜂窝协议。
[0022] 在许多实施例中,BIOS128(基本输入/输出系统)要么被集成在I/O复合体118中或被耦合至I/O复合体118。BIOS是存储在计算机系统中的固件,该固件包括在引导进程过程中初始化关键计算机系统组件的指令。
[0023] 尽管为简明起见未予以示出,然而CPU可具有附加的接口,例如用于处理图形和网络业务的高速I/O接口。在许多实施例中,这些高速I/O接口可包括一个或多个PCI快速接口。
[0024] 在许多实施例中,计算机系统100包括能提供具有运行在虚拟机(VM)环境下的一个或多个客户操作系统(OS)的虚拟环境的硬件和软件逻辑。虚拟机监视器(VMM)或管理程序可实现在系统内的逻辑中以隔离每个VM的操作环境,由此每个VM以及在其中运行的OS和应用与系统中出现的其它VM隔离并且不知道其它VM的存在。例如,在一些实施例中,出现在存储器内存116中的VMM134可管理VM136和VM140的资源以及在每个VM上运行的OS138和OS142。
[0025] 另外,CPU102可包括电压调节逻辑144,该电压调节逻辑144调节为CPU102提供的功率(VCC)。
[0026] 为了建立无缝的虚拟化环境,一般利用虚拟化的I/O。I/O虚拟化逻辑130提供虚拟化和隔离I/O子系统中的I/O设备(例如I/O设备126)的能力。在一些实施例中,I/O虚拟逻辑130包括 VT-d架构。在其它实施例中,利用另一类型的存储器映射I/O技术,例如x86或非x86类IOMMU配置。
[0027] 由I/O设备发起的设备转移(DMA)和中断是对给定VM需要设备隔离的关键进程。在许多实施例中,I/O虚拟化逻辑130可允许系统软件创建多个DMA保护域。保护域是对其分配系统存储器的一个子集的隔离环境。根据软件软件使用模型,DMA保护域可代表被分配给VM的存储器或由运行在VM中或作为VMM/管理程序本身的一部分的客户机OS驱动器分配的DMA存储器。I/O虚拟化逻辑130可允许系统软件将一个或多个I/O设备分配给一保护域。DMA隔离是通过限制从未被分配给保护域的I/O设备访问保护域的物理存储器而达成的。
[0028] 对于中断处理,I/O虚拟化逻辑130可将中断消息格式修正为DMA写请求,该DMA写请求包括“消息标识符”并且不是实际的中断属性。写请求,就像任何DMA请求那样,可指定产生该中断的I/O设备函数的请求方ID。然后,当由I/O虚拟化逻辑130接收到中断请求时,该中断通过中断表结构被重映射。中断-重映射表中的每个条目对应于来自设备的唯一中断消息标识符,它包括任何必要的中断属性(例如目的地CPU、矢量等)。
[0029] 在图1所示的实施例中,I/O虚拟化逻辑130通过I/O接口120从一个或多个I/O设备接收请求。如前所述,I/O虚拟化逻辑130在允许它们被传至存储器控制器114之前处理这些请求。
[0030] 在许多实施例中,例如图1所示的实施例,线程重映射逻辑(TRL)132出现在I/O虚拟化逻辑130中。在其它实施例中,TRL130出现在计算机系统100的别处,例如在CPU102中的另一位置或甚至可能完全在CPU102之外,如图2所示。
[0031] 图2示出能够功率优化中断传递的计算机系统的另一实施例。
[0032] 在图2所示的实施例中,CPU102类似于图1的CPU,除了I/O复合体200具有位于CPU102之外的区别外。I/O复合体200包括I/O虚拟化逻辑202和TRL204,它们只从CPU102之外的位置执行与图1所述相同的功能。I/O适配器206、208也执行同样的功能,即向一个或多个I/O设备(例如I/O设备126)提供通信接口。在许多实施例中,I/O复合体200是位于系统母板上并通过一连串、光或其它物理类型的导线/线路耦合至CPU102的分立I/O控制器中枢。
[0033] 回到图1,TRL132执行若干种功能。首先,TRL132中的逻辑跟踪每个硬件线程的当前功率状态。许多计算机系统采用ACPI(先进配置和功率接口)功率管理机制。ACPI实现功率管理的工业标准形式并可能实现在软件、BIOS和硬件内。在任何给定时间,硬件线程是许多功率状态之一或者在两种功率状态之间转变。硬件线程能进入的功率状态数是根据实现特定的。例如,硬件线程所处的一些状态是C0(完全工作)、C1(暂停)、C2(停止-时钟)、C3(睡眠)以及例如C4和C6的深度睡眠状态。其它功率优化状态可利用MONITOR和MWAIT线程指令。硬件线程能够进入的每个功率状态具有不同量的功能性或缺乏功能性。一般来说,功率节省越多,则使硬件线程从该状态转变花费的时间越长。
[0034] 限制或完全阻断将中断从I/O设备送至正试图进入或停留在功率节省状态的硬件线程一般将节省系统功率。问题是设备需要其中断被服务。因此,将传入的I/O设备中断重引导至不处于功率节省状态的替代硬件线程可通过允许最初作为目标的线程停留在低功耗状态而帮助维持系统功率节省。
[0035] TRL132具有对列表、表或存储关于与向每种类型的中断提供服务兼容的硬件线程的信息的其它类型数据结构的访问权。换句话说,对于给定类型的中断,将存在能够向所讨论的中断提供服务的一组硬件线程。例如,如果某一中断(例如中断类型“A”)能由硬件线程1、2提供服务,则处于该特定中断下的中断类型表将具有硬件线程1、2。因此,如果一I/O设备(例如I/O设备126)将“A”中断送至硬件线程1并且硬件线程1处于低功率状态,则TRL132可将该中断目标从硬件线程1透明地重映射至硬件线程2。OS或VMM能够配置一组硬件线程,这组硬件线程能处理给定类型的中断。这组能处理给定中断的硬件线程可基于线程关联性(affinity)、高速缓存共享拓朴或其它静态或动态因素。
[0036] 图3示出存储硬件线程/中断类型等价信息的矩阵的数据结构以及存储每个硬件线程的当前功率状态的数据结构。
[0037] 如前所述,硬件线程/中断类型等价矩阵表存储与能够处理给定中断类型的线程组有关的信息。在图3所示的实施例中,存在四个核(核0-3),线程重映射逻辑300访问这些核以取得信息。硬件线程/中断类型矩阵表302包括可与处理给定类型中断兼容的硬件线程的列表。例如,中断类型A能由所有出现的硬件线程处理,而中断类型B只能由硬件线程0、2处理。
[0038] 硬件线程当前功率状态表304包括每个硬件线程的当前硬件状态。为解说目的,该表仅示出每个线程处于苏醒还是睡眠,尽管在实践中可存在能被列出的许多状态。例如,线程可处于任何C功率状态(例如C1、C2、C6等)。
[0039] 当传入I/O设备中断306到达TRL300时,TRL可首先查找硬件线程当前功率状态表304以查明目标硬件线程是苏醒的还是睡眠的。如果硬件线程是苏醒的,则TRL300仅仅将中断送至最初作为目标的硬件线程。另一方面,如果最初作为目标的硬件线程不是苏醒的,则TRL300可查找线程处理等价的硬件线程/中断类型矩阵表302,并寻找能够处理传入的中断的另一硬件线程,如果另一有能力的硬件线程可用,则TRL300可将中断重映射至有能力和可用的(即非睡眠的)线程。
[0040] 在许多实施例中,TRL存在于系统中出现的每个CPU中,由此对于多排插计算机系统存在多个TRL。
[0041] 图4示出能够功率优化中断传递的两个排插计算机系统的实施例。
[0042] 在图4所示的实施例中,存在两个CPU(CPU A400和CPU B402)。另外,每个CPU包括两个核(CPU A400中的核A0、A1以及CPU B402中的核B0和B1)。此外,CPU A400包括TRL A404而CPU B402包括TRL B406。在许多实施例中,每个TRL包括其自己拥有的硬件线程/中断类型矩阵表(图3中的302)以及硬件线程当前功率状态表(图3中的304)的本地副本。尽管存在这些表的多个副本,但这些表中的信息在这些副本之间应当是统一的,由此每个TRL具有相同的信息。这两个表中的信息的这些镜像副本可由CPU间广播消息408维持,所述CPU间广播消息408是在耦合至每个CPU上的CPU间链路接口(CPU A400上的接口412和CPU B402上的接口414)的CPU间链路410上广播的。
[0043] 例如,当硬件线程在两种功率状态之间转变时,功率状态转变消息可跨CPU间互连地被广播至计算机系统中存在的所有TRL。每个TRL可截留该消息并更新其本地存储的硬件线程当前功率状态表(图3中的项304)以表示新的功率状态,在该新的功率状态中所讨论的硬件线程已转变。
[0044] 在一些实施例中,在各功率状态之间转变的硬件线程将其本身的消息广播至所有TRL。在其它实施例中,在各功率状态之间转变的硬件线程将转变信息发送给本地TRL,本地TRL进而将该状态转变广播给所有其它TRL。
[0045] 图5示出能够功率优化中断传递的两节点计算机系统的实施例。
[0046] 在图4所示的实施例中,存在两个节点(节点A和节点B)。节点A包括两个CPU(CPU A0和CPU A1)。每个CPU包括两个核:CPU A0中的核A0a和A0b、CPU A1中的核A1a和A1b、CPU B0中的核B0a和B0b以及CPUB1中的B1a和B1b。节点A和节点B通过节点间链路500耦合。节点控制器出现在每个节点中。节点控制器A502帮助管理节点A而节点控制器B帮助管理节点B。节点间通信业务需要通过每个相应的节点控制器被路由。因此,当硬件线程转变至一功率状态时,由该硬件线程发送的消息能通过节点控制器在各节点之间被路由(通过在两节点之间路由的虚线表示)。
[0047] 图6是功率优化中断传递的进程的实施例的流程图。
[0048] 该进程由处理逻辑执行,该处理逻辑可由硬件、软件、固件或所列出类型的处理逻辑的任意组合来执行。进程通过处理逻辑接收I/O设备中断来开始(处理框600)。
[0049] 处理逻辑然后判断作为该中断的目标的硬件线程(即该中断关联于该线程)是否处于功率节省状态(处理框602)。如果目标硬件线程不处于功率节省状态,则处理逻辑可仅仅将I/O设备中断送至最初作为目标的硬件线程(处理框604)。
[0050] 另一方面,如果目标硬件线程处于功率节省状态,则处理逻辑判断是否另一硬件线程是兼容的(即从可访问该处理逻辑的硬件线程等价信息中获得,例如在图3中的硬件线程/中断类型等价矩阵302中)(处理框606)。
[0051] 在图6进程流所示的实施例中,如果不存在兼容的硬件线程,则处理逻辑唤醒目标硬件线程(处理框608)并将中断送至目标硬件线程604。在未示出的其它实施例中,处理逻辑可保持中断,直到等价CPU硬件线程变得可用为止(取决于排序要求)。
[0052] 如果存在兼容的硬件线程,则处理逻辑确定该兼容的硬件线程是否可用(处理框610)。例如,可能存在兼容的硬件线程但该线程也处于深度睡眠功率节省状态并因此不可用。在许多实施例中,功率节省状态存在等级次序,因此如果两个不同的兼容线程均处于功率节省状态,处理逻辑可唤醒处于最少“睡眠”状态的线程,由此较深度睡眠的线程被允许维持其睡眠状态。这将同时完成两件事。首先,节省额外系统功率的较深度睡眠线程被允许停留在更高的功率节省模式下。其次,较浅度睡眠状态下的线程能以较少的等待时间转变至苏醒状态,这是因为较深度睡眠状态一般导致较长的苏醒潜伏时间。
[0053] 返回到图6所示的进程,如果兼容的硬件线程不可用,则处理逻辑返回到方框606以确定是否存在又一兼容的硬件线程。否则,如果兼容的线程可用,则处理逻辑将I/O设备中断重映射至所找到的替代性等价硬件线程(处理框612)并将重映射的中断发送至该替代性硬件线程(处理框614)。
[0054] 本质上,处理逻辑能以透明方式使中断从一个硬件线程转变至另一硬件线程(即,其中I/O设备本质上不知道用于处理中断的线程之间的转变)。
[0055] 本发明诸实施例的要素还可以作为用于存储机器可执行指令的机器可读介质来提供。机器可读介质可包括但不限于闪存、光盘、压缩盘-只读存储器(CD-ROM)、数字多功能/视频盘(DVD)ROM、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、传播介质、或适于存储电子指令的其他类型机器可读介质。
[0056] 在前面的说明以及权利要求书中,可使用术语“包括”和“包含”及其衍生词,并且这些术语彼此被视作同义的。另外,在下面的描述和权利要求中,可使用术语“耦合的”和“连接的”连同其衍生词。应当理解,这些术语并不旨在作为彼此的同义词。相反,在具体实施例中,“连接的”用于指示两个或更多个要素彼此直接物理或电接触。“耦合”可表示两个或更多个要素直接物理或电接触。然而,“耦合”也可表示两个或更多个要素可能并未彼此直接接触,但是仍然彼此配合、相互作用或彼此通信。
[0057] 在以上描述中,某个术语被用来描述本发明的实施例。例如,术语“逻辑”代表执行一种或多种功能的硬件、固件、软件(或其任何组合)。例如,“硬件”的示例包括但不限于,集成电路、有限状态机、或甚至是组合逻辑。集成电路可采取诸如微处理器之类的处理器、专用集成电路、数字信号处理器、微控制器等的形式。
[0058] 应当领会,在本说明书通篇中对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定的特征、结构或特性包括在本发明的至少一个实施例中。因此,在此强调且应当领会,本说明书的各个部分中对“一实施例”、或“一个实施例”或“替代性实施例”的两次或更多次引用未必全都指代相同的实施例。此外,具体的特征、结构或特性在本发明的一个或多个实施例中可被适当地组合。
[0059] 类似地,应当领会,在对本发明的实施例的以上描述中,出于使本公开变得流畅以帮助理解各创新方面中的一个或多个方面的目的,各个特征有时被一起编组在一个实施例、附图、或其描述中。然而,这种公开的方法不应被解释为反映所要求保护的主题比在每一权利要求中明确表述的主题需要更多特征的意图。当然,如下面的权利要求所反映的,创新方面在于,少于单个前述公开的实施例的所有特征。因此,所附权利要求由此被明确结合到此详细描述中。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈