技术领域
[0001] 本领域涉及计算机领域，并且更具体地涉及一种交换机多Phy芯片管理的方法和设备。
背景技术
[0002] 随着通讯技术的不断发展，
数据中心网络的数据传输速率也在逐步提高，
服务器网卡正从1G/10G向25G升级，相应的，对于数据中心交换机的速率和端口数量要求，也变得越来越高。对于多
节点多端口交换机，往往采用“交换芯片+多张Phy卡”结构，同时，每张Phy也会包含多颗Phy芯片，对于整个系统而言，就形成了“单颗交换芯片+多颗Phy芯片”的新型交换机拓扑结构，在传统设计中，CPU通过交换芯片管理Phy芯片，而对于这种新型交换机拓扑结构，CPU通过交换芯片管理多颗Phy芯片，不仅管理效率较低，而且占用交换芯片的资源。
发明内容
[0003] 有鉴于此，本发明
实施例的目的在于提出一种交换机多Phy芯片管理的方法，能够通过CPU的USB
接口对Phy芯片管理配置，无需占用交换芯片内部资源，还可以实现Phy芯片的异步管理，控制效率高，实现CPU对多颗Phy芯片的管理控制功能，扩展性强。
[0004] 基于上述目的，本发明的实施例的一个方面提供了一种交换机多Phy芯片管理的方法，包括以下步骤：
[0005] 基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置；
[0006] 响应于接收到CPU对Phy芯片重新配置的
请求，将新的配置参数传输到Phy芯片进行配置；
[0007] 响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式；
[0008] 响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU。
[0009] 根据本发明的一个实施例，基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置包括：
[0010] 经由ARM单元从
存储器中读取每个Phy芯片基本配置参数。
[0011] 根据本发明的一个实施例，将新的配置参数传输到Phy芯片进行配置包括：
[0012] CPU通过USB
信号将新的配置参数传输至ARM单元；
[0013] ARM单元解析新的配置参数后对Phy芯片进行配置。
[0014] 根据本发明的一个实施例，还包括：
[0015] 响应于Phy芯片状态异常，由ARM单元向CPU发送中断信号并将异常信息存放到内部缓冲区，CPU获取中断信号；
[0016] 通过USB读取异常信息并清除ARM单元的中断状态。
[0017] 根据本发明的一个实施例，读取Phy芯片的参数并将Phy芯片参数传输至CPU包括：
[0018] 通过ARM单元读取Phy芯片的参数并存放在内部缓冲区，ARM单元通过USB将缓冲区内的Phy芯片参数发送至CPU。
[0019] 本发明的实施例的另一个方面，还提供了一种交换机多Phy芯片管理的设备，其特征在于，设备包括：
[0020] 至少一个处理器；和
[0021] 存储器，存储器存储有处理器可运行的程序代码，程序代码在被处理器运行时执行以下步骤：
[0022] 基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置；
[0023] 响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置；
[0024] 响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式；
[0025] 响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU。
[0026] 根据本发明的一个实施例，基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置包括：
[0027] 经由ARM单元从存储器中读取每个Phy芯片基本配置参数。
[0028] 根据本发明的一个实施例，将新的配置参数传输到Phy芯片进行配置包括：
[0029] CPU通过USB信号将新的配置参数传输至ARM单元；
[0030] ARM单元解析新的配置参数后对Phy芯片进行配置。
[0031] 根据本发明的一个实施例，程序代码在被处理器运行时还执行以下步骤：
[0032] 响应于Phy芯片状态异常，由ARM单元向CPU发送中断信号并将异常信息存放到内部缓冲区；
[0033] CPU获取中断信号，通过USB读取异常信息并清除ARM单元的中断状态。
[0034] 根据本发明的一个实施例，读取Phy芯片的参数并将Phy芯片参数传输至CPU包括：
[0035] 通过ARM单元读取Phy芯片的参数并存放在内部缓冲区，ARM单元通过USB将缓冲区内的Phy芯片参数发送至CPU。
[0036] 本发明具有以下有益技术效果：本发明实施例提供的交换机多Phy芯片管理的方法，通过基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置；响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置；响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式；响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU的技术方案，能够通过CPU的USB接口对Phy芯片管理配置，无需占用交换芯片内部资源，还可以实现Phy芯片的异步管理，控制效率高，实现CPU对多颗Phy芯片的管理控制功能，扩展性强。
附图说明
[0037] 为了更清楚地说明本发明实施例或
现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0038] 图1为根据本发明一个实施例的交换机多Phy芯片管理的方法的示意性
流程图；
[0039] 图2为根据本发明一个实施例的交换机多Phy芯片管理系统的示意图。
具体实施方式
[0040] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
[0041] 基于上述目的，本发明的实施例的第一个方面，提出了一种交换机多Phy芯片管理的方法的一个实施例。图1示出的是该方法的示意性流程图。
[0042] 如图1中所示，该方法可以包括以下步骤：
[0043] S1基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置，系统上电后，ARM单元从存储器读取各Phy芯片的基本配置参数，ARM单元根据从存储器获取的配置参数，分别对Phy芯片进行参数配置；
[0044] S2响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置，CPU也可以不对Phy芯片进行配置，这时Phy芯片使用从存储器读取的Phy芯片的基本配置参数进行配置；
[0045] S3响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式，Phy芯片配置完成后需要对Phy芯片的状态进行检查，状态正常才可以继续后面的步骤；
[0046] S4响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU，将Phy芯片的参数预读取到ARM单元的缓存区中，CPU直接从缓存区中读取Phy芯片的参数。
[0047] 本发明为解决交换机多Phy卡管理遇到的问题，提出了一种交换机多Phy芯片管理方法，使其不仅可以实现CPU对Phy芯片的管理功能，而且不占用交换芯片的内部资源；同时该管理方法还具有异步管理和中断触发功能，可有效提高CPU管理多Phy芯片的效率。
[0048] 通过以上技术方案，能够通过CPU的USB接口对Phy芯片管理配置，无需占用交换芯片内部资源，还可以实现Phy芯片的异步管理，控制效率高，实现CPU对多颗Phy芯片的管理控制功能，扩展性强。
[0049] 在本发明的一个优选实施例中，基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置包括：经由ARM单元从存储器中读取每个Phy芯片基本配置参数，ARM单元经由I2C总线与存储器相连接，存储器单元用于存储Phy芯片的基本配置信息，供ARM单元读取并配置Phy芯片的工作模式，存储器可以为EEPROM(电可擦
只读存储器)存储器。
[0050] 在本发明的一个优选实施例中，将新的配置参数传输到Phy芯片进行配置包括：CPU通过USB信号将新的配置参数传输至ARM单元；ARM单元解析新的配置参数后对Phy芯片进行配置，ARM单元与CPU单元相连，一方面与CPU单元进行USB数据传输，实现CPU对ARM单元的数据读写功能，一方面与存储器单元进行I2C数据传输，获取Phy芯片的基本配置信息，同时，还与Phy芯片单元进行SMI(MDC/MDIO)数据传输，实现ARM单元对Phy芯片的控制功能。
[0051] 在本发明的一个优选实施例中，还包括：响应于Phy芯片状态异常，由ARM单元向CPU发送中断信号并将异常信息存放到内部缓冲区，CPU获取中断信号，通过USB读取异常信息并清除ARM单元的中断状态。
[0052] 在本发明的一个优选实施例中，读取Phy芯片的参数并将Phy芯片参数传输至CPU包括：通过ARM单元读取Phy芯片的参数并存放在内部缓冲区，ARM单元通过USB将缓冲区内的Phy芯片参数发送至CPU，在判断Phy芯片状态正常后，读取CPU设定的Phy芯片的读取方式，如果是预读取方式，则通过ARM单元读取各Phy芯片参数，并将其存放在内部缓冲区，ARM单元通过USB信号，将缓冲区内的Phy芯片参数发送至CPU，如果不是预读取方式，则经由ARM单元通过USB信号获取读取指令，解析后对相应Phy芯片进行参数读取，并将读取的Phy芯片参数通过USB信号发送至CPU。
[0053] 通过以上技术方案，能够通过CPU的USB接口对Phy芯片管理配置，无需占用交换芯片内部资源，还可以实现Phy芯片的异步管理，控制效率高，实现CPU对多颗Phy芯片的管理控制功能，扩展性强。
[0054] 本方法可以通过一种管理系统实现，如图2所示，该管理系统包括：CPU单元、MAC芯片单元、ARM单元、存储器单元和Phy芯片单元。
[0055] CPU单元为Phy芯片的上层控制单元，与MAC芯片单元、ARM单元相连，主要用于运行交换机
操作系统，并通过操作系统的USB驱动程序与ARM单元进行USB数据交互，从而实现多Phy芯片的管理控制。CPU单元包括但不限于Intel D1527系列CPU，可为任一具有持标准USB2.0接口的CPU，其与ARM单元之间通过USB及外部中断(Interrupt)接口相连，USB接口为标准USB2.0接口，用于实现CPU单元与ARM单元之间的USB数据传输，CPU通过USB接口读取ARM单元中的Phy芯片状态信息，同时将各Phy芯片的配置信息传递至ARM单元；外部中断接口为低有效中断信号，用于CPU从ARM单元获取中断状态并读取相应中断信息。
[0056] MAC芯片单元一方面通过PCIE或KR链路实现与CPU单元相连，实现CPU单元对MAC芯片的管理控制；另一方面MAC芯片单元通过PAM-4或NRZ链路与Phy芯片相连，实现不同Phy芯片端口间的数据交互。MAC单元包括但不限于Broadcom BCM56980等MAC芯片。
[0057] ARM单元与CPU单元、存储器单元和Phy芯片单元相连，一方面与CPU单元进行USB数据传输，实现CPU对ARM单元的数据读写功能，一方面与存储器单元进行I2C数据传输，获取Phy芯片的基本配置信息，同时，还与Phy芯片单元进行SMI(MDC/MDIO)数据传输，实现ARM单元对Phy芯片的控制功能。ARM单元包括但不限于ST公司STM32F103RBT6，可为任一具有标准USB2.0接口的ARM单元，其与CPU单元之间通过USB及外部中断接口相连，CPU通过USB接口读取ARM单元中的Phy芯片状态信息，同时将各Phy芯片的配置信息传递至ARM单元；当Phy芯片出现报警或外部端口链接状态发生变化时，ARM单元记录相应信息并发出一个低有效中断信号，通知CPU读取相应中断信息。ARM单元与存储器单元通过I2C接口相连，用于初始化过程中ARM单元从存储器单元获取Phy芯片的基本配置信息，并根据该配置信息对各Phy芯片进行配置。ARM单元与Phy芯片单元通过SMI接口相连，用于实现对Phy芯片内部寄存器的数据读写，从而实现对Phy芯片的状态监控和功能配置，同时，ARM单元对Phy芯片的读写操作与CPU对ARM单元的读写操作相互独立，从而实现对Phy芯片的异步管理控制功能。
[0058] 存储器单元与ARM单元通过I2C接口相连，用于存储Phy芯片的基本配置信息，同时，存储器单元中为每个Phy芯片单独开辟一
块资源区域，从而实现对不同的Phy芯片进行单独配置功能。
[0059] Phy芯片单元包括但不限于Broadcom BCM81724/BCM81328等Phy芯片，可为任一具有SMI接口Phy芯片，ARM单元通过SMI接口对Phy芯片内部寄存器进行读写，从而实现对Phy芯片的状态监控及功能配置。
[0060] 需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过
计算机程序来指令相关
硬件来完成，上述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，的存储介质可为磁碟、光盘、只读存储器(Read-Only Memory，ROM)或
随机存取存储器(Random Access Memory，RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
[0061] 此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。
[0062] 基于上述目的，本发明的实施例的第二个方面，提出了一种交换机多Phy芯片管理的设备，其特征在于，设备包括：
[0063] 至少一个处理器；和
[0064] 存储器，存储器存储有处理器可运行的程序代码，程序代码在被处理器运行时执行以下步骤：
[0065] 基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置；
[0066] 响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置；
[0067] 响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式；
[0068] 响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU。
[0069] 在本发明的一个优选实施例中，基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置包括：经由ARM单元从存储器中读取每个Phy芯片基本配置参数。
[0070] 在本发明的一个优选实施例中，将新的配置参数传输到Phy芯片进行配置包括：CPU通过USB信号将新的配置参数传输至ARM单元；ARM单元解析新的配置参数后对Phy芯片进行配置。
[0071] 在本发明的一个优选实施例中，程序代码在被处理器运行时还执行以下步骤：响应于Phy芯片状态异常，由ARM单元向CPU发送中断信号并将异常信息存放到内部缓冲区；CPU获取中断信号，通过USB读取异常信息并清除ARM单元的中断状态。
[0072] 在本发明的一个优选实施例中，读取Phy芯片的参数并将Phy芯片参数传输至CPU包括：通过ARM单元读取Phy芯片的参数并存放在内部缓冲区，ARM单元通过USB将缓冲区内的Phy芯片参数发送至CPU。
[0073] 需要特别指出的是，上述系统的实施例采用了上述方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到上述方法的其他实施例中。
[0074] 此外，上述方法步骤以及系统单元或模块也可以利用
控制器以及用于存储使得控制器实现上述步骤或单元或模块功能的计算机程序的计算机可读存储介质实现。
[0075] 本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、
电路和
算法步骤可以被实现为
电子硬件、计算机
软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
[0076] 上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和
修改。所有修改旨在被包括在本公开的范围内并且由所附
权利要求保护。
