首页 / 专利库 / 资料储存系统 / 信息时代 / Schaltungsanordnung zum Empfang von digitalen Nachrichtensignalen in einer digitalen Vermittlungsstelle eines PCM-Zeitmultiplexfernmeldenetzes

Schaltungsanordnung zum Empfang von digitalen Nachrichtensignalen in einer digitalen Vermittlungsstelle eines PCM-Zeitmultiplexfernmeldenetzes

阅读:67发布:2021-03-31

专利汇可以提供Schaltungsanordnung zum Empfang von digitalen Nachrichtensignalen in einer digitalen Vermittlungsstelle eines PCM-Zeitmultiplexfernmeldenetzes专利检索,专利查询,专利分析的服务。并且,下面是Schaltungsanordnung zum Empfang von digitalen Nachrichtensignalen in einer digitalen Vermittlungsstelle eines PCM-Zeitmultiplexfernmeldenetzes专利的具体信息内容。

1. Schaltungsanordnung zum Empfang von digitalen Nachrichtensignalen in einer digitalen Vermittlungsstelle eines PCM-Zeitmultiplexfernmeldenetzes, die in Form von wenigstens ein Nachrichtensignalwort (NW), gegebenenfalls ein Signalisierwort (Si), sowie ein diesen vorangestelltes Synchronisierwort (Sy) umfassenden Nachrichtensignalblöcken (Sy, Si, NW) von digitalen Teilnehmerstellen aus auf Teilnehmeranschlußleitungen übertragen werden, mit Registern (8, 9, 10) für die Teile eines Nachrichtensignalblockes (Sy, Si, NW), sowie mit einem Vergleicher (8a), der den Inhalt des für die Aufnahme des Synchronisierwortes (Sy) bestimmten Registers (8) auf das Auftreten eines Synchronisierwortes (Sy) überwacht und dabei im Falle einer Übereinstimmung eine Synchronbetriebsphase herbeiführt oder aufrechterhält und im Falle einer Nichtübereinstimmung eine Synchronisierphase herbeiführt oder aufrechterhält, dadurch gekennzeichnet, daß diese Schaltungsanordnung eine Signalauswerteeinrichtung (2), die auf vom Ruhezustand unterscheidbare digitale Signale anspricht und danach mindestens für die Dauer eines Nachrichtensignalblockes (Sy, Si, NW) und höchstens bis zum Beginn einer neuen Nachrichtensignalblockperiode für solche digitalen Signale unempfindlich ist, ferner eine Taktauswahlschaltung (5), die aus dem Amtstakt (e) der Vermittlungsstelle mehrere gleichfrequente aber phasenverschobene Bittaktfolgen ableitet und während einer Synchronisierphase nur die mit dem Ansprechzeitpunkt der Auswerteeinrichtung (2) gleichphasige Bittaktfolge (f) weitergibt, ferner einen Synchronzähler (6) mit der Länge der Nachrichtensignalblöcke (Sy, Si, NW) entsprechender Zählkapazität, der durch die ausgewählte Bittaktfolge (f) weitergeschaltet und während der Synchronisierphase beim Ansprechen der Signalauswerteschaltung (2) in seinen Zähleranfangsstand gestellt wird, sowie eine Ablaufsteuerung (7) aufweist, die aus den Zählerständen des Synchronzählers (6) Aufnahmefreigabesignale für die Register (8, 9, 10) ableitet, und daß in der Synchronbetriebsphase die durch die Taktauswahlschaltung (5) ausgewählte Bittaktfolge (f) unbeeinflußt beibehalten wird, eine Nullstellung des Synchronzählers (6) unterbleibt, sowie die Ausgabe aus den Registern (9, 10) für das Signalisierwort (Si) und das Nachrichtensignalwort (NW) freigegeben wird.2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie Nachrichtensignale (b) nur während einer festgelegten Empfangszeitspanne (a) aufnimmt (Fig. 2).3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Signalauswerteeinrichtung (2) eine bistabile Kippstufe ist, die zu Beginn jeder Empfangszeitspanne (a) gesetzt und durch das erste danach auftretende digitale Signal eines vorgegebenen Binärwerts rückgesetzt wird, und daß die Ablaufsteuerung (7) ein Decoder ist, der an den erwähnten Teilen der Nachrichtensignalblöcke (Sy, Si, NW) entsprechenden Ausgängen jeweils solange ein Ausgangssignal abgibt, wie der Synchronzähler (6) die diesen Teilen entsprechenden Zählerstände einnimmt.
说明书全文

Die Erfindung betrifft eine Schaltungsanordnung zum Empfang von digitalen Nachrichtensignalen in einer digitalen Vermittlungsstelle eines PCM-Zeitmultiplexfernmeldenetzes, die in Form von wenigstens ein Nachrichtensignalwort, gegebenenfalls ein Signalisierwort, sowie ein diesen vorangestelltes Synchronisierwort umfassenden Nachrichtensignalblöcken von digitalen Teilnehmerstellen aus auf Teilnehmeranschlußleitungen übertragen werden, mit Registern für die Teile eines Nachrichtensignalblokkes, sowie mit einem Vergleicher, der den Inhalt des für die Aufnahme des Synchronisierwortes bestimmten Registers auf das Auftreten eines Synchronisierwortes überwacht und dabei im Falle einer Übereinstimmung eine Synchronbetriebsphase herbeiführt oder aufrechterhält und im Falle einer Nichtübereinstimmung eine Synchronisierphase herbeiführt oder aufrechterhält.

Wegen der unterschiedlichen Laufzeiten auf den einzelnen Teilnehmeranschlußleitungen, die auch unterschiedlichen Schwankungen unterworfen sein können, ist der Empfangszeitpunkt in der Vermittlungsstelle nicht exakt festlegbar. Die Schaltungsanordnung zum Empfang der Nachrichtensignalblöcke in der Vermittlungsstelle muß also innerhalb einer bestimmten Empfangszeitspanne zu jeder Zeit solche Nach- . richtensignalblöcke phasenrichtig aufnehmen können. Bei einer bekannten Schaltungsanordnung der eingangs genannten Art (DE-A-2619333) ist bei normalen Übertragungsbedingungen, also bei einer Codedarstellung, bei der der Spannungswert, durch den Binärwerte der einen Art dargestellt werden, nicht von den in Übertragungspausen herrschenden Spannungsverhältnissen unterscheidbar ist, nicht auszuschließen, daß Teile der Nachrichtensignalwörter, die dasselbe Bitmuster wie ein Synchronisierwort aufweisen, zumindest sofern sie über längere Zeitspannen wiederholt auftreten, zu Fehlsynchronisierungen führen.

Sofern eine Codedarstellung der digitalen Nachrichtensignale vorliegt, die es gestattet, beide Arten von Binärwerten eindeutig von Pausen zu unterscheiden, läßt sich aus empfangenen Nachrichtensignalblöcken ein Empfangssteuersignal ableiten, das deren zeitliche Lage und Länge charakterisiert, so daß sich mit einer vorgeschlagenen Schaltungsanordnung (DE-A-2 832 589) solche Fehlsynchronisierungen vermeiden lassen.

Da die genannten Voraussetzungen jedoch nicht immer gegeben sind bzw. die Schaffung derselben einen zusätzlichen Aufwand darstellt, ist es Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung anzugeben, die, auch dann wenn sich die Phasenlage und -länge der Nachrichtensignalblöcke nicht auf die vorgenannte Art und Weise bestimmen läßt, solche Fehlsynchronisierungen ausschließt und darüber hinaus gewährleistet, daß Störsignale, die innerhalb der Empfangszeitspanne aber zeitlich versetzt zu den Nachrichtensignalblöcken auftreten, nicht zur Auswertung gelangen.

Erfindungsgemäß wird diese Aufgabe bei einer Schaltungsanordnung der eingangs erwähnten Art dadurch gelöst, daß diese Schaltungsanordnung eine Signalauswerteeinrichtung, die auf vom Ruhezustand unterscheidbare digitale Signale anspricht und danach mindestens für die Dauer eines Nachrichtensignalblokkes und höchstens bis zum Beginn einer neuen Nachrichtensignalblockperiode für solche digitalen Signale unempfindlich ist, ferner eine Taktauswahlschaltung, die aus dem Amtstakt der Vermittlungsstelle mehrere gleichfrequente aber phasenverschobene Bittaktfolgen ableitet und während einer Synchronisierphase nur die mit dem Ansprechzeitpunkt der Auswerteeinrichtung gleichphasige Bittaktfolge weitergibt, ferner einen Synchronzähler mit der Länge der Nachrichtensignalblöcke entsprechender Zählkapazität, der durch die ausgewählte Bittaktfolge weitergeschaltet und während der Synchronisierphase beim Ansprechen der Signalauswerteschaltung in seinen Zähleranfangsstand gestellt sind sowie eine Ablaufsteuerung aufweist, die aus den Zählerständen des Synchronzählers Aufnahmefreigabesignale für die Register ableitet, und daß in der Synchronbetriebsphase die durch die Taktauswahlschaltung ausgewählte Bittaktfolge unbeeinflußt beibehalten wird, eine Nullstellung des Synchronzählers unterbleibt sowie die Ausgabe aus den Registern für das Signalisierwort und das Nachrichtensignalwort freigegeben wird.

Weitere Ausgestaltungen der Erfindung betreffen die Betriebsverhältnisse bei einer festgelegten Empfangszeitspanne sowie zweckmäßige Realisierungen einzelner Bestandteile der erfindungsgemäßen Schaltungsanordnung.

Nachstehend wird die Erfindung anhand eines Ausführungsbeispiels unter Bezugnahme auf zwei Figuren näher erläutert.

Von den Figuren zeigen:

  • Figur 1 ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung.
  • Figur 2 ein Zeitdiagramm der Signalverläufe an bestimmten Punkten der Schaltungsanordnung gemäß Figur 1.

Die in Figur 1 dargestellte Schaltungsanordnung ist für den Fall konzipiert, daß eine definierte Empfangszeitspanne vorhanden ist, außerhalb deren ein Empfang von Nachrichtensignalblöcken nicht möglich ist. Das ist dann der Fall, wenn nach dem sogenannten Zeitlagengetrenntverfahren gearbeitet wird, also auf der Teilnehmeranschlußleitung zeitlich nacheinander Sendebetrieb und Empfangsbetrieb herrscht, wobei zwischen beiden Betriebsarten eine Pause eingehalten ist, um den Empfang von Echosignalen zu verhindern.

Aus diesem Grund wird mit Hilfe eines Koinzidenzgliedes 1 ein Signal a, siehe Zeile 2 in Figur 2, das die Länge einer solchen Empfangszeitspanne angibt, mit den ankommenden Nachrichtensignalen b verknüpft. Diese Nachrichtensignale sind, wie Zeile 3 in Fig. 2 zeigt, zusammengesetzt aus einem vorangestellten Synchronisierwort Sy, einem Signalisierwort Si sowie aus den eigentlichen Nachrichtensignalen, bei denen es sich um pulscodemodulierte Fernmeldeinformationen oder aber um andere digital dargestellte Datensignale handeln kann. Aufgrund dieser Verknüpfung können Nachrichtensignalblöcke lediglich während der Empfangszeitspanne an eine Signalauswerteeinrichtung 2 der Schaltungsanordnung gemäß Figur 1 gelangen. Diese Signalauswerteeinrichtung ist so geartet, daß sie auf vom Ruhezustand unterscheidbare digitale Signale anspricht, nach erstmaligem Ansprechen aber bis zum Beginn einer neuen Nachrichtensignalblockperiode für solche digitalen Signale unempfindlich ist. Da vereinbarungsgemäß das einem Nachrichtensignalblock voranstehend gesendete Synchronisierwort Sy mit einem Bit vom Binärwert 1 beginnt, ist die Signalauswerteeinrichtung so ausgelegt, daß sie auf solche 1-Bits und damit, abgesehen vom Fall fehlerhafterweise vor Blockbeginnbit auftretender Störbits jeweils auf das erste Bit eines Nachrichtensignalblockes anspricht. Schaltungstechnisch kann eine solche Einrichtung in Form einer bistabilen Kippstufe realisiert sein, die mit Auftreten des den Beginn der Empfangszeitspanne charakterisierenden Signals a, siehe Figur 2, gesetzt und durch das erste danach auftretende 1-Bit wieder rückgesetzt wird.

Das beim Ansprechen der Signalauswerteeinrichtung auftretende Ausgangssignal wird einem Koinzidenzglied 3 als Eingangssignal zugeführt, an dessen anderem Eingang während einer Synchronisierphase ein zur Erfüllung der Verknüpfungsbedingung erforderliches Signal anliegt.

Dementsprechend wird in der Synchronisierphase durch das Ausgangssignal c, siehe entsprechende Zeile in Figur 2, eine Taktauswahlschaltung 5 angesteuert. Diese Taktauswahlschaltung erzeugt aus dem Vermittlungstakt e, der beispielsweise eine Frequenz von 2,048 MHz aufweisen soll, eine Reihe von gleichfrequenten Bittakten von jeweils beispielsweise 256 kHz, die jedoch gegeneinander phasenversetzt sind. Durch die Ansteuerung mit dem Ausgangssignal cwird dabei zum Zeitpunkt des Ansprechens der Signalauswerteeinrichtung 2 diejenige Taktfolge ausgewählt und als Taktfolge f ausgegeben, die mit deren Ausgangssignal phasengleich ist.

Mit der ausgewählten Taktfolge f wird ein Synchronzähler weitergeschaltet, dessen Zählkapazität der Länge eines Nachrichtensignalblockes entspricht. Während der erwähnten Synchronisierphase ist dieser Synchronzähler in seinen Zähleranfangsstand gestellt, also auf die erste Signalflanke innerhalb der Empfangszeitspanne aufsynchronisiert worden, wozu ihm das Ausgangssignal d des Koinzidenzgliedes 3 zugeführt worden ist.

Die während der einzelnen Zählerstände des Synchronzählers 6 abgegebenen Ausgangssignale g werden einer Ablaufsteuerung 7 zugeführt, die daraus Aufnahmefreigabesignale für Register 8, und 10 ableitet.

Bei dieser Ablaufsteuerung handelt es sich um einen Decoder, der an den erwähnten Teilen der Nachrichtensignalblöcke, also dem Synchronisierwort Sy, dem Signalisierwort Si und dem Nachrichtensignalwort NW, entsprechenden Ausgängen jeweils solange ein Ausgangssignal h, i oder j abgibt, wie der Synchronzähler die diesen Teilen entsprechende Zählerstände einnimmt.

Von den erwähnten Registern dient das Register 8 der Aufnahme des Synchronisierwortes, das Register 9 der Aufnahme des Signalisierwortes und das Register 10 der Aufnahme von Nachrichtensignalwörtern. Das Register 9 hat beispielsweise 8 Registerstufen, obwohl das Signalisierwort in einem Nachrichtensignalblock lediglich 2 Bit umfaßt, da durch Überrahmenbildung 8 Bit umfassende Signalisierwörter gebildet werden. Zur Kennzeichnung eines Überrahmens dienen hierbei verschiedene Bitkombinationen des Synchronisierwortes, das jeweils einmal die Bitkombination 10 und dreimal die Bitkombination 11 aufweist. Das Register 10 kann beispielsweise 16 Registerstufen aufweisen, wenn ein Nachrichtensignalblock 2 PCM-Wörter von jeweils 8 Bit umfassen soll.

Wenn also innerhalb einer Empfangszeitspanne während einer Synchronisierphase ein richtiger Nachrichtensignalblock ankommt, wird dessen erstes Bit durch die Signalauswerteeinrichtung 2 erkannt, daraufhin durch die Taktauswahlschaltung 5 ein phasengleicher Takt ausgewählt und der Synchronzähler auf Null gestellt. Die Ablaufsteuerung gibt dann an das Register 8 ein Aufnahmefreigabesignal ab, so daß das Synchronwort in dieses Register einlaufen kann. Ihm ist ein Vergleicher 8a zugeordnet, mit dessen Hilfe der Inhalt des Registers 8 daraufhin überwacht wird, ob ein richtiges Synchronwort enthalten ist. Es wird dabei berücksichtigt, daß ein solches richtiges Synchronwort sowohl in der Codekombination 10 als auch in der Codekombination 11 auftreten kann. Das Weiterzählen des Synchronzählers 6 bewirkt über die Ablaufsteuerung 7, daß das nachfolgende Signalisierwort Si und das Nachrichtensignalwort NW in das Register 9 bzw. das Register 10 gelangen können.

Hat der durch den Vergleicher 8a durchgeführte Vergleich eine Nichtübereinstimmung ergeben, dann wird an dessen mit dem einen Eingang des erwähnten Koinzidenzgliedes 3 verbundenen Ausgang. ein Signal abgegeben, das zusammen mit dem von der Signalauswerteeinrichtung 2 abgegebenen Signal die Koinzidenzbedingung erfüllt, womit die Synchronisierphase aufrecht erhalten wird, d. h. auch in der nachfolgenden Periode das Auftreten des ersten Bits in einer Empfangszeitspanne zu einer Taktauswahl durch die Taktauswahlschaltung 5 und zu einer Einstellung des Synchronzählers 6 in den Anfangszustand führt.

War dagegen ein richtiges Synchronwort im Register 8 enthalten, dann führt das am erwähnten Ausgang auftretende Signal dazu, daß das Ausgangssignal der Signalauswerteschaltung 2 nicht an die nachfolgenden Einrichtungen weitergegeben werden kann. Es liegt dann eine Synchronbetriebsphase vor, in der die von der Taktauswahlschaltung vorher ausgewählte Bittaktfolge beibehalten wird und eine Nullstellung des Synchronzählers unterbleibt und zwar so lange, bis durch den Vergleicher 8a wieder eine Nichtübereinstimmung festgestellt wird.

Im Synchronbetrieb können also Störungen, die während einer Empfangszeitspanne vor und nach einem Nachrichtensignalblock auftreten, nicht in die Register 8 bis 10 gelangen und bleiben daher ohne Auswirkung.

Bei durch den Vergleicher 8a ermittelten positivem Vergleichsergebnis wird über einen zweiten Ausgang ein Freigabesignal an Koinzidenzglieder 11 und 12 geliefert, über die eine Ausgabe des Inhalts der Schieberegister 9 und 10 an weitere, hier nicht dargestellte Einrichtungen der Vermittlung erfolgen kann, die der Verarbeitung der betreffenden Digitalsignale dienen. Die Zeitpunkte einer solchen Ausgabe werden durch Übernahmesignale k und 1 bestimmt.

Bei dem hier beispielsweise behandelten Zeitlagengetrenntverfahren handelt es sich um ein diskontinuierliches Verfahren, bei dem, wie erwähnt, während festgelegter Zeitspannen abwechselnd gesendet und empfangen wird. Bei zeitlich kontinuierlichen Übertragungsverfahren, zu denen das Frequenzgetrenntlageverfahren, bei dem die Übertragung von Nachrichtensignalen der beiden Übertragungsrichtungen unter Verwendung zweier verschiedener Trägerfrequenzen geschieht, und das sogenannte Gleichlageverfahren gehört, bei dem ebenfalls zeitlich zwischen einem Sendebetrieb und einem Empfangsbetrieb nicht unterschieden wird, mit Hilfe einer Brückenschaltung jedoch gewährleistet ist, daß die ausgesendeten Signale nicht wieder zusammen mit den Signalen der Gegenrichtung empfangen werden, fehlen im Informationsfluß Pausen, weswegen das Synchronisierwort auch seine besondere Stellung als eindeutiger Anfang eines Informationsblocks verliert. Es muß daher mit einem aufwendigeren Synchronisierwort, das mehr als zwei Bits aufweist, sowie mit einem komplizierteren Identifizierungsverfahren gearbeitet werden, das auf die Uberwachung des mehrmaligen Auftretens des Synchronisierwortes in bestimmten Abständen hinausläuft. Bei einer Empfangsschaltung mit den erfindungsgemäßen Merkmalen, die diesen Übertragungsverfahren gerecht wird, fehlt das Koinzidenzglied 1, da auch ein eine Empfangszeitspanne festlegendes Signal nicht mehr vorhanden ist. Außerdem müssen mehrere zeitlich gestaffelte Übernahmesignale k und I vorgesehen sein, da nicht mehr die Möglichkeit besteht, diese Zeitpunkte unverändert in eine Empfangspause zu legen. Die Auswahl der jeweils richtigen Übernahmesignale kann durch ein ebenfalls von der Ablaufsteuerung geliefertes Signal erfolgen.

高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈