【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオ信号で表される画像を処理するデジタルビデオ特殊効果装置、詳しくは該装置に照明効果を与えることに関するものである。

【０００２】

【従来の技術】デジタルビデオ信号で表される画像を処理する技術は、十分に確立されている。 その処理は大体、次のようにして行われる。 まず、アナログビデオ信号をサンプリングしてデジタル化し、各サンプルを８又は１０ビットの２進ワードに変換する。 次いで、デジタル化した信号のフィールド又はフレームをメモリに記憶させ、該メモリに対する読出し又は書込みを制御して、
各フィールド又はフレームから、入力ビデオ信号によって表される画像とは異なる、少なくとも１つの幾何学的パラメータが変更された画像を作成する。 幾何学的パラメータとは、例えば、画像の１以上３までの軸に沿う位置及び（又は）画像の１以上の軸の回りの角位置などである。 他のパラメータとしては、画像の（水平及び（又は）垂直方向における）サイズ、画像の剪断変形の程度、画像の遠近感がある。

【０００３】図１は、画像処理を行う一般的なデジタルビデオ特殊効果装置の全体を示す簡略化したブロック図である。 これより図１について説明する一般的な装置は、デジタルビデオ特殊効果設備の種々の公知の適当な項目が具体化されているものであって、その構成及び動作は当業者に周知である。 デジタルビデオ特殊効果装置は、図１に１０で示すデジタルビデオ（特殊）効果ユニット及び制御ユニット２４より成っている。

【０００４】処理しようとする画像Ｐ ₁を表すビデオ信号Ｖ ₁が、デジタルビデオ効果ユニット１０に点１１より入力される。 この従来のデジタルビデオ効果ユニットでは、入力画像Ｐ ₁の処理は、メモリ１３に対する読出しアドレスを制御して行っている。 ただし、書込みアドレスをマッピングすることも公知である。 この読出しアドレスの制御は、アドレス発生器２０によって行う。 上記のマッピング（配置）過程は画像の圧縮を含み、画像を圧縮すると、補正手段を講じない限りエイリアシング（重複歪み）を生じ出力映像の質が低下するので、圧縮の影響を補償するためフィルタ１２が設けられている。
フィルタ制御器１８は、画像の局部区域に対する圧縮度を表す局部圧縮率を決定し、これらの局部圧縮率は、画像のそれぞれの区域に適切な濾波量を適用するようにフィルタ１２を制御するのに使用される。

【０００５】ピクセル（画素）補間器（ＰＩ）１４は、
アドレス発生器２０が、メモリ１３における記憶位置と出力ピクセルとの間に１対１のマッピングを生じない場合に、出力ピクセル値を計算できるように設けられている。

【０００６】同期遅延器１５は、メモリ１３からのデータ出力をフレーム同期情報に揃えるものである。 デジタル線形キーヤー１６は、メモリ１３からのデータ出力（これは前景情報を表す。）を背景（キーヤー１６に入力される信号Ｂで表す。）内に挿入して出力画像Ｐ ₂を表す出力ビデオＶ ₂を作成する。 キー処理器２２は、デジタル線形キーヤー１６の動作を制御する。 デジタルビデオ効果ユニット１０は、制御ユニット２４によって制御される。 制御ユニット２４は、適切な制御ソフトウェアをもつ従来のパーソナル・コンピュータ又はコンピュータ・ワークステーションでよいが、そうでなくてもよい。

【０００７】上述した構成の公知のデジタルビデオ特殊効果装置は、極めて質が高いビデオ出力をもつ高精細度ビデオの３次元線形処理を行うことができる。 しかし、
この公知の装置は、ビデオの線形処理に動作が限られており、ビデオ面感マッピング又は非線形面に合わせた自由な形作りに適しない。

【０００８】「ビデオ面感（ｔｅｘｔｕｒｅ）マッピング」は、映像の３次元面上へのマッピングを図形で説明するのに用いるコンピュータ・グラフィックスから出てきた用語である。 最初、この技法は、所望の効果を得るのに適切な映像がマッピングされた面の状態（感じ）をシミュレートするために開発された。 しかし、それは、
他の映像をマッピングして他の効果を作成するためにも使用されてきた。 例えば、１９９０年Ａｄｄｉｓｏｎ
Ｗｅｓｌｅｙ社発行Ｆｏｌｅｙ，Ｖａｎ Ｄａｍ，Ｆｅ
ｉｎｅｒ及びＨｕｇｈｅｓ諸氏による第２版「コンピュータ・グラフィックス、原理と実際」という図書の図版を参照されたい。 しかし、コンピュータ・グラフィックス機器では、かようなビデオ面感マッピングは、めったに実時間では行われない。

【０００９】

【発明が解決しようとする課題】ビデオ面感マッピングの外に、照明効果を与えて（照明強度を修正して）現実性を強調したいことがよくある。 照明効果を与えるための若干の異なる技法が知られている。 照明効果を与える技法の例が、Ｐｈｏｎｇ技法として知られるものを含めて、上述のＦｏｌｅｙ，Ｖａｎ Ｄａｍ，Ｆｅｉｎｅｒ
及びＨｕｇｈｓ諸氏による図書の第１６章に記載されている。 照明効果は従来、図形やビデオ映像を処理する最後の段階で与えられていた。 かような技術は、光線トレース技法を用いる機器において実施することができる。
光線トレース技法に基く照明モデルは、顕著な結果を生じるものの、極端に計算集約的である。 光線トレース技法に基く実時間照明モデルを実現するには、多量のハードウェアを必要とする。

【００１０】したがって、本発明の課題は、費用効率のよい照明効果を発生できるデジタルビデオ特殊効果装置を提供することである。

【００１１】

【課題を解決するための手段及び作用】本発明によれば、ピクセル・アレイより成る原ビデオ映像を対象物体面上にマッピングして出力映像を作成するためのデジタルビデオ特殊効果装置が提供され、この装置は、原ビデオ映像から取出したピクセル・アレイを一時的に記憶するメモリと、物体面を定める表面関数を規定する制御手段と、メモリからピクセルをマッピングして物体面上にマッピングされた原ビデオ映像を表す出力ピクセルを作成するための読出しアドレスを計算するアドレス手段とを具え、メモリに書込む前に原ビデオ映像からのピクセルを修正する書込み側照明効果手段があることが特徴である。

【００１２】したがって、本発明による装置では、照明処理は書込み側処理として行われる（すなわち、原ビデオ映像からのピクセル値をメモリに入れる前に、ピクセル値に対して照明処理を行う。）。 このように書込み側処理として配置すると、光線トレース技法の一部として読出し側処理をするより少ない量のハードウェアで照明効果を与えることができる。 本発明による書込み側照明処理は、原ビデオ映像を非線形物体面上にマッピングするデジタル特殊効果装置に適用できる。 しかし、本発明は、そのような非線形物体面に対するマッピングに限らず、線形物体面上にマッピングするデジタルビデオ特殊効果装置にも適用できる。

【００１３】マッピング手段は、原映像を複数のタイルに論理的に分割し、表面関数に応答して物体面上へタイルコーナーをマッピングする座標を計算するのがよい。
照明効果手段は、照明係数（Ｌ．Ｆ．）発生器からの照明係数に応答する照明効果処理器を有するのがよい。 照明係数発生器は、マッピングされたタイルコーナーの座標から各タイルの各ピクセルに対する照明係数を発生する手段を有するのがよい。

【００１４】照明係数発生器は、マッピング手段が作成したタイルコーナー座標に応答して各タイルに対する垂線を発生するのがよい。 照明係数発生器はまた、タイルの各ピクセルに対し周囲のタイル垂線から補間された垂線を発生するのがよい。

【００１５】照明係数発生器は更に、物体面上にマッピングされたタイルの各ピクセルに対するピクセル座標を、マッピングされたタイルコーナー点の座標を補間することにより、計算して発生するのがよい。 照明係数発生器は、補間された垂線及び各ピクセルの座標から、各ピクセルに対する強度乗数（照明強度修正係数）を計算するのがよい。

【００１６】強度乗数（ＩＦ）は、次の関係式より定めるのがよい（後述参照）。

【数２】

_dは発散光源の強さ、Ｉ

_aは周囲光源の強さ、Ｋ

_dは反射係数、ｄはピクセル及び光源間の距離、

ｄφは定数をそれぞれ表すものとする。

【００１７】書込み側処理として照明効果処理を行うことにより、メモリに入れる前に照明効果によって修正されたピクセルを濾波することが可能となる。 したがって、照明効果手段は、メモリに蓄積する前にピクセルを濾波するため、フィルタにピクセルを出力する。 フィルタは、ピクセルが属するタイルに対する局部圧縮率に従って変わるフィルタ特性を適用する。 メモリ蓄積前にピクセルを濾波することにより、タイルに基く照明効果処理のために感知されるかも知れないエイリアシング現象を軽減することができる。

【００１８】マッピング手段により発生されるマッピングされたタイルコーナー座標値に応答する圧縮率（Ｓ．
Ｆ． ）発生手段は、フィルタを制御してそれぞれのタイルに対し適正な濾波を行うために設けるのがよい。

【００１９】

【実施例】以下、図面により本発明を具体的に説明する。 本発明による映像処理装置は、光線トレース技法（後述参照）を用いることにより、原ビデオ映像を３次元非線形面上に実時間でマッピングすることができる。
このマッピングを行う前に、ビデオ映像をマッピングしようとする対象物体面を定めなければならない。 本発明の好適な具体構成では、この物体面をいわゆる「ベジエ面」で定義する。

【００２０】本発明によるデジタルビデオ特殊効果装置の例を説明するに先立ち、ベジエ曲線及びベジエ面の概念を簡単に述べる。 この曲線及び面の構成方法は、車体の設計に使用するためフランスの技術者ベジエ（Ｂｅｚ
ｉｅｒ）によって開発されたものである。 ベジエ曲線は、１組の制御点から多項式関数を作成することによって構成される２次元曲線である。

【００２１】図２は、４つの制御点Ｐ ₀ ，Ｐ ₁ ，Ｐ ₂ ，
Ｐ ₃により定められるベジエ曲線Ｃ ₀を示す。 これらの座標点から、入力制御点Ｐ _k （ただし、Ｐ _k ＝（ｘ _k ，
ｙ _k ，ｚ _k ），ｋ＝０，１，２，３）に適合する曲線に対する３変数方程式を表すベジエ座標関数Ｐ（ｕ）を計算することができる。 このベジエ座標関数は、次式により計算できる。

【数３】

₀ （ｕ＝０）からＰ

₃ （ｕ＝１）までの曲線に沿う距離であり、各Ｂ

_kn （ｕ）は「混合関数（ｂｌｅｎｄｉｎｇ ｆｕｎｃｔｉｏｎ）」と呼ばれ次式で定義される多項式関数である。 Ｂ

_kn （ｕ）＝Ｃ（ｎ，ｋ）ｕ

^k （１−ｕ）

^nk ‥‥（２） ここに、Ｃ（ｎ，ｋ）は２項係数を表す。

【数４】

【００２２】ベジエ曲線の重要な特性は、それが制御点によって定められる凸（多角）外郭内に位置することである。 ベジエ曲線のもう１つの重要な特性は、終端点における曲線の接線が、その終端制御点と隣りの制御点とを結ぶ線に沿うことである。 したがって、第１のベジエ曲線と第２のベジエ曲線を終端点で連続させるには、２
つの曲線の共通終端点とそれぞれの隣接制御点がすべて一直線上にあるようにするだけでよい。 これを図２において曲線Ｃ ₀及びＣ ₁並びに制御点Ｐ ₂ ，Ｐ ₃ ，Ｐ ₄で示す。

【００２３】ベジエ曲線の他の特徴は、１つのベジエ曲線を分割して２つのベジエ曲線を発生できることである。 図３は、ベジエ曲線Ｃ ₀を２分割して作られるベジエ曲線Ｃ _left及びＣ _rightに対する制御点の発生を示す。 左側曲線Ｃ _leftに対する制御点はＬ ₀ ，Ｌ ₁ ，Ｌ
₂ ，Ｌ ₃であり、右側曲線Ｃ _rightに対する制御点はＲ
₀ ，Ｒ ₁ ，Ｒ ₂ ，Ｒ ₃である。 図３を調べると、これらの制御点は次の方程式によって定められることが分かるであろう。 Ｌ ₀ ＝Ｐ ₀ Ｒ ₃ ＝Ｐ ₃ Ｌ ₁ ＝（Ｐ ₁ ＋Ｌ ₀ ）／２ Ｒ ₂ ＝（Ｒ ₃ ＋Ｐ ₂ ）／２ Ｌ ₂ ＝((Ｐ ₂ ＋Ｐ ₁ )／２＋Ｌ ₁ )／２ Ｒ ₁ ＝((Ｐ ₂ ＋Ｐ ₁ )／２＋Ｒ ₂ )／２ Ｌ ₃ ＝（Ｌ ₂ ＋Ｒ ₁ ）／２ Ｒ ₀ ＝Ｌ ₃

【００２４】単に足して２で割ることにより、最初のベジエ曲線から２つの新しいベジエ曲線を発生できる点に留意されたい。 したがって、２進方式では、新しいベジエ曲線を簡単な加算及びシフト動作の組合せにより発生することができる。

【００２５】ベジエ面は、適切な入力制御点によって指定される２のベジエ曲線により定められる。 図４は、小さい＋記号で表された制御点に関しこの方法を用いて発生された面を示す。 同図におけるほぼ水平な線分ｇｈ及びほぼ垂直な線分ｇｖは、それぞれ次の多項式で定められる面の上における一定緯度及び経度の線（ｕ及びｖ）
を描いている。

【数５】

【００２６】ベジエ曲線及びベジエ面に関するこれ以上の情報を求める読者は、１９９０年Ａｄｄｉｓｏｎ Ｗ
ｅｓｌｅｙ社発行Ｆｏｌｅｙ，Ｖａｎ Ｄａｍ，Ｆｅｉ
ｎｅｒ及びＨｕｇｈｅｓ諸氏による第２版「コンピュータ・グラフィックス、原理と実際」という図書の第１１
章を参照されたい。

【００２７】図６は、本発明によるデジタルビデオ特殊効果装置の例を示すブロック図である。 デジタルビデオ効果ユニット３０は、原映像入力点１１、フィルタ１
２、ピクセル補間器１４の付いたメモリ１３、同期遅延回路１５及びデジタルキーヤー１７を含む従来技術と類似のビデオ（信号）路を有する。 デジタルビデオ効果ユニット３０は更に、映像処理路におけるフィルタ１２及びメモリ１３の前に配置された照明効果処理器１９を有する。 すなわち、照明処理は、メモリ１３に関して書込み側で行われる。 デジタルビデオ効果ユニット３０は、
ワークステーション（制御ユニット）２５によって制御される。 ワークステーション２５には、原ビデオ映像をマッピングすべき、物体面を表面関数、ここではベジエ面関数に基いて定めるためのソフトウェアが組込まれる。 ワークステーションの出力には、それらの面に対するベジエ制御点（例えば図２に示す点Ｐ ₀ ，Ｐ ₁ ，
Ｐ ₂ ，Ｐ ₃ ）の座標が含まれる。 照明効果処理器１９の動作を制御するため、照明係数（Ｌ．Ｆ．）発生器３３
が設けられる。 圧縮率（Ｓ．Ｆ．）発生器３４は、フィルタ１２の動作を制御する。 Ｌ． Ｆ． 及びＳ． Ｆ． 発生器は共に、タイルマッパー３２に応動する。 タイルマッパー３２並に、メモリ１３及びキーヤー１７をそれぞれ制御するアドレス発生器２１及びキー処理器２３は、ワークステーション２５からのベジエ制御点データに応動するように構成されており、これを次に詳細に説明する。 おおまかにいえば、タイルマッパー３２、アドレス発生器２１及びキー処理器２３はそれぞれ、制御点を用いて入力映像の書込み側処理、メモリの読出し側アドレス指定、キーヤー１７の動作を制御する。

【００２８】入力ビデオ映像の書込み側処理は、原映像空間を複数のタイルｔより成る方形として処理することによって制御される（１つのタイルは、ピクセルＰのグループより成る原映像空間の１分割区域である。）。

【００２９】図５は、この原映像空間（領域）のタイルを示すものである。 原映像領域は、８×８個の正方形タイルのアレイより成り、各タイルは４×４個のピクセルＰのアレイより成る。 ただし、タイルは正方形でなくてもよく、もっと大きくてもよい。 実際の例では、タイルの数はもっと多く、例えば、高精細度テレビジョン映像の場合に各タイルを４×４ピクセルとすると、５５０×
２８１タイルにもなる。 このサイズでは、４８０×２５
８タイルが能動画像に関係する。 これらのタイルの所望形状へのマッピングは、目標物体のベジエ面から、具体的には、後述するようにワークステーションにより出力されるベジエ制御点から計算される。 図４に示したベジエ面の一定緯度及び経度のおおむね水平及びおおむね垂直の線は、原映像空間のタイルのエッジが上記面上へマッピングされたものを表しているともいえる。 図５に示した原映像空間の各タイルと、図４に示したベジエ面上のマッピングされた対応タイルとは、１対１のマッピング関係にあることに留意されたい。

【００３０】図６のタイルマッパー３２の目的は、入力映像空間に対するタイルのコーナーが目標物体面へマッピングされる座標を計算することである。

【００３１】図７は、タイルマッパー３２を図解的に示すブロック図である。 同図において、３５は制御点メモリ、３６はマッピング・ロジック（論理回路）、３７はマッピングメモリである。 タイルマッパー３２への入力は、制御ユニット（ワークステーション）２５から出力される、目標物体を定めるベジエ制御点のアレイの形のものである。 これらの制御点は、制御点メモリ３５に記憶される。

【００３２】一般に、目標物体は複数の面パッチ（分割面）により定義され、各パッチ自体は、ベジエ面関数の中で、ベジエ曲線関数の構成要素としての制御点の組によって定義される。 ただし、説明を簡単にするため、以下の例では、目標物体を１６個のただ１組の制御点で定義されるただ１つのパッチより成るものと仮定する。

【００３３】制御点が制御点メモリに記憶され終わると、マッピング・ロジック３６は、タイル分割された原映像空間における各タイルのコーナー（かど）点に対し、該点がマッピングされる空間内へのマッピング座標を決定する。 この処理を行う際、マッピング・ロジック３６は、制御点メモリ３５内の制御点にアクセスし、計算したコーナー点のマッピング座標をマッピングメモリ３７に記憶させる。 マッピング・ロジック３６は、各タイルのコーナー点を順次処理し、該コーナー点がマッピングされる座標値を計算してゆく。 マッピング・ロジック３６の処理を図８に要約してある。

【００３４】図８は、図６のタイルマッパー内のマッピング・ロジックの動作を示す流れ図である。 マッピング・ロジック３６は、タイルを１横列ずつ、各横列内では１縦列ずつ処理する。 各タイルコーナーに対するマッピング座標値を発生するために、マッピング・ロジックは、最初のステップ３８でタイルの一番上の横列の第１
の、すなわち一番上の、水平エッジを選択してスタートし、ステップ３９で第１の垂直タイルエッジ（すなわち、一番左側のタイルエッジ）を選択する。 これは、ステップ４０でマッピング・ロジックが映像の一番上の左側コーナーを選択したことを意味する。 ステップ４０において、マッピング・ロジックは、現在問題にしている点（すなわち、最初は映像の最上左側コーナー）に対するマッピング座標を蓄積するために変換ｘ，ｙ，ｚを初期化する。

【００３５】マッピング・ロジック３６は、各制御点を順次考察することにより当該点に対するマッピング座標を計算する。 制御点は、これらの点の２次元アレイとしてメモリに記憶される。 マッピング・ロジックは、変数ｊ及びｋを用いてこの制御点アレイにアクセスする。 したがって、マッピング・ロジックはステップ４０で変数ｊを、ステップ４１で変数ｋを初期化する。 ステップ４
２で、マッピング・ロジックは、与えられたｊ及びｋの値に対し、ｕ及びｊに対する水平混合関数の数値を求めて水平混合値ｂｕを発生し、ｖ及びｋに対する垂直混合関数の数値を求めて垂直混合値ｂｖを発生する。

【００３６】マッピング・ロジックはそれから、問題にしているタイルコーナー点に対し現在蓄積しているｘ，
ｙ，ｚ値を更新する。 変数ｘの新しい値は、変数ｘの前の値に、変数ｊ，ｋにより特定された制御点のｘ座標に水平混合値ｂｕ及び垂直混合値ｂｖを乗じたものを加算することにより、計算される。 同様に、変数ｙの新しい値は、変数ｙの前の値に、変数ｊ及びｋにより特定された制御点のｙ座標に水平混合値ｂｕ及び垂直混合値ｂｖ
を乗じたものを加算することにより、計算される。 同じく、変数ｚの新しい値は、変数ｚの前の値に、変数ｊ及びｋにより特定された制御点のｚ座標に水平混合値ｂｕ
及び垂直混合値ｂｖを乗じたものを加算することにより、計算される。 すべてのｋの値が終わるまでｋの値を１つずつ増加し（ステップ４３）、すべてのｊの値が終わるまでｊの値を１つずつ増加する（ステップ４４）ことにより、各制御点の座標値の寄与分を蓄積することができる。 ステップ４５において、現在考えているタイルコーナー点に対して各制御点に対するそれぞれの座標値の考察が終わると、そのタイルコーナー点に対するｘ，
ｙ，ｚ値がマッピングメモリ３７に記憶される。

【００３７】ステップ４６において、マッピング・ロジックは、考察すべきタイルエッジが未だ在るかどうかを決定し、未だある場合はその次のタイルエッジに対するｖ値を決定し、制御をステップ４０に戻す。 ステップ４
０で、この新しい点に対するマッピング座標を発生するためにｘ，ｙ，ｚ値を再び初期化する。 マッピング・ロジックは、最後のタイルの右側エッジを考察し終えると、ステップ４７で、未だ処理すべき水平タイルエッジがあるかどうかをテストする。 未だあれば、それに従ってｕ値を更新し、次のタイルエッジを考察する。 一番上及び一番下のエッジを含めてすべての垂直エッジが処理されると、原映像空間のタイルの各コーナー点に対するマッピング座標が発生される。

【００３８】このようにして、ワークステーション２５
により出力されるベジエ面関数に対する制御点から、タイルのコーナー点のマッピング座標が決定される。 タイルのコーナー点のマッピング座標は、照明係数発生器３
３により、照明効果処理器１９を制御するための照明係数を発生するのに使用される。 また、タイルの元のコーナー点とマッピングされたコーナー点との差は、圧縮率発生器３４により、各タイルに対する局部圧縮率を決定するのに使用され、局部圧縮率はまた、原映像の各タイルに、マッピングの結果該タイルに与える圧縮に適切な濾波度を適用するよう、フィルタを制御するのに使用される。

【００３９】これより、照明係数発生器３３及び照明効果処理器１９による照明効果の発生について説明する。
照明係数発生器３３は、タイルマッパー３２により発生されるタイルコーナー点を利用する。

【００４０】図９は、マッピング処理前のデジタル信号Ｖ ₁で表される入力映像又は画像の局部区域（具体的には、図４及び５に「ｔ _s 」で示したタイル）を示す。 図示のように、処理前のタイルは正方形である。 タイルは、コーナー（かど）ａ，ｂ，ｃ，ｄを有する。 そのエッジ（辺）ｃ−ｄ及びｂ−ａは水平であり、そのエッジｃ−ｂ及びｄ−ａは垂直である。 図１０は、処理後の図９のタイルｔ _sを「Ｉｔ _s 」として示すものである。 処理後のコーナーａ，ｂ，ｃ，ｄの位置、すなわち処理された映像内のそれらの位置は、図１０においてそれぞれＩ _a ，Ｉ _b ，Ｉ _C ，Ｉ _dで表される。 図１０はまた、マッピングされたタイルのコーナー点の対（Ｉ _b −Ｉ _d ，
Ｉ _a −Ｉ _c ）により定められる２つのベクトルＶ１及びＶ２と、マッピングされたタイルに垂直なベクトルＮ
_Itsとを示している。

【００４１】本実施例における書込み側照明処理は、タイルコーナー点を用いて各タイルに対する垂線を計算する。 各タイルに対する垂線を補間することにより、各ピクセルのマッピングに対する垂線ベクトルを決定し、ピクセルに対して計算された垂線と照明ベクトル（後述）
とのスカラー積を用いて照明係数を計算することが可能である。 照明係数発生器３３及び照明効果処理器１９をもっと詳細に説明する前に、Ｐｈｏｎｇ照明技法について簡単に述べる。

【００４２】基本的なＰｈｏｎｇ照明技法を図１１に示す。 Ｎ _pは、問題にしている物体面上のピクセルＰ _iに対する垂線を表す。 Ｌは、照明ベクトルを表す。 ｄは、
ピクセルから光源までの距離を表す。 これらの特性が既知の場合、光の強さＬＩ（ピクセル強度修正係数に相当する。）を次の公式より計算できる。

【数６】

及び照明ベクトルＬとのスカラー積、Ｉ

_dは発散光源の強さ、Ｉ

_aは周囲光源の強さ、Ｋ

_dは面の反射係数、ｄ

はピクセル及び光源間の距離、ｄφは方程式の分母がゼロに近づくのを防ぐための定数をそれぞれ表す。

【００４３】どんな映像の場合でも、値Ｉ _d ，Ｉ _a ，Ｋ
_d ，ｄφ及び照明ベクトルは一定である。 しかし、ピクセルに対する垂線Ｎ及び光源からピクセルまでの距離ｄ
に対する新しい値は、映像の各ピクセル毎に計算をする必要がある。

【００４４】照明係数発生器３３は、光の強さを上述の方程式に従って計算する。 まず、各タイルに対する垂線をそれらのタイルのコーナー点から計算し、それらの垂線間を補間して個々のピクセルに対する垂線を発生する。 図１２は、この処理の２次元の例を図解的に示す。
図中、Ｓは問題にしている物体面を、Ｎ _A ，Ｎ _B ，Ｎ _C
はそれぞれ各タイルＡ，Ｂ，Ｃへの垂線を表す。 Ｎ
_pは、近くのタイル垂線の補間によって計算された、タイルの特定のピクセルへの垂線を示す。 図１２では、それぞれのタイルの中心における垂線Ｎ _A ，Ｎ _B ，Ｎ _Cを示した。 しかし、このような状態においてタイルＡの左側エッジが映像のエッジである場合、垂線Ｎ _Aの左側には、該ベクトルの左側のピクセル垂線を補間するための垂線がないことが分かるであろう。 この問題に対する１
つの解決法は、タイルＡを外挿して仮想垂線Ｎ _A ′を発生することである。 そうすると、これをタイル垂線Ｎ _A
の左側のピクセル垂線の補間に使用できるであろう。 しかし、本発明の好適な実施例では、図１３に示す方法を採用する。 図１３は、入力映像のタイルの３次元表示である。 タイルＴ ₀₀ ，Ｔ ₀₁ ，Ｔ ₁₀ ，Ｔ ₁₁ ，‥‥に対する垂線Ｎ ₀₀ ，Ｎ ₀₁ ，Ｎ ₁₀ ，Ｎ ₁₁ ，‥‥を、対応するタイルの左上コーナーにおけるものと定義する。 こうすると、各タイルの各ピクセルＰに対する垂線Ｎ _pを、該タイルの４つのコーナーにおける垂線によって計算できる。 例えば、左上タイルにおける各ピクセルに対する垂線Ｎ
_pは、周りの４垂線Ｎ ₀₀ ，Ｎ ₀₁ ，Ｎ ₁₀ ，Ｎ ₁₁の値を補間することにより計算できる。 この補間は、問題にしているタイルの上方及び左方のエッジからの変位ｙ及びｘを用いて、線形的に行う。 入力映像の能動画像領域に対する一番下及び一番右側の横列のタイルのピクセルを計算できるように、入力ビデオ領域の最下部及び右側（すなわち、図５に示すタイルのアレイの最下部及び右側）に延長したタイルに対して垂線を計算する。 図５には、最下部及び右側に付け加えたタイルは示していない。 しかし、こうすることにより、図５に示すタイルアレイの各タイルの各コーナーに対しタイル垂線が発生される。 よって、コーナーにおけるものと定義されたこれらの垂線は、図５に示す各タイルｔ内の各ピクセルに対する垂線の計算に使用できる。

【００４５】特定の点における垂線の決定は、近くのタイル垂線の線形補間によって行うことができる。 一般に、図１２に示した２次元例の場合、補間された垂線Ｎ
_intは、次式によって決定できる。 Ｎ _int ＝αＮ _l ＋（１−α）Ｎ _r ‥‥（６） ただし、Ｎ _lは必要な場所の左側の垂線、Ｎ _rは必要な場所の右側の垂線、αは補間係数をそれぞれ表す。

【００４６】図１３に示し、本発明に実施した３次元例の場合、２次元補間が行われる。 すなわち、補間された垂線、例えばタイルＴ ₀₀における垂線Ｎ _pは次式により定められる。 Ｎ _p ＝ｙ（ｘＮ ₀₀ ＋（１−ｘ）Ｎ ₀₁ ）＋（１−ｙ)(ｘＮ ₁₀ ＋（１−ｘ）Ｎ ₁₁ ） ‥‥（７）

【００４７】このようにして計算された垂線Ｎ _pはそれから、上述の光の強さを決める方程式における垂線Ｎとして使用し、照明ベクトルＬとのスカラー積を作ることができる。

【００４８】光源からピクセルまでの距離ｄも、各ピクセルに対して計算する必要がある。 これはまた、マッピング・ロジック３６により出力されるマッピング・タイルコーナー点の座標から補間することにより、計算することができる。

【００４９】任意の与えられたピクセルに対する距離ｄ
は、次式により計算できる。 ｄ＝√（ (ｐ _x −ｌ _x ) ² ＋（ｐ _y −ｌ _y ) ² ＋（ｐ _z −ｌ _z ） ² ）‥‥（８） 又は、ｄが大きいと予想される場合は次式による。 ｄ＝｜ｐ _x −ｌ _x ｜＋｜ｐ _y −ｌ _y ｜＋｜ｐ _z −ｌ _z ｜ ‥‥（９） ここに、ｐ _x ，ｐ _y ，ｐ _zは当該ピクセルの補間されたマッピング座標、ｌ _x ，ｌ _y ，ｌ _zは光源の座標である。

【００５０】図１４は、照明係数発生器３３及び照明効果処理器１９を詳細に示すブロック図である。 照明係数発生器３３は、垂線・ピクセル（座標）補間器４８及び照明係数（Ｌ．Ｆ．）乗数発生器４９を有する。 照明効果処理器１９は、ピクセル乗算器５０及び遅延段５１を有する。

【００５１】図１５は、図１４の垂線・ピクセル補間器４８の具体例を示すブロック図である。 垂線・ピクセル補間器４８は、タイルマッパー３２からのタイルコーナー座標と、入力映像のピクセルに合せて調整されたタイミング信号Ｔとを受信する。 実際には、行われる計算により、マッピングされたピクセルの補間された垂線及び補間されたピクセル座標の計算の仕方によっては、補間された値に対応するピクセルの前に、垂線・ピクセル補間器にタイル座標を与える必要はない。 詳しくいうと、
マッピングされるタイルコーナー座標が垂線計算回路５
５に入力され、そこで、図１０に示した各タイルの対向するコーナー点を結ぶベクトルのスカラー積を求めることにより垂線が作られる。 タイルコーナー座標は、１横列ずつ、各横列内では１コーナーずつ供給される。 タイルコーナー座標を供給するレートは、タイル当たりのピクセル数によって決まる。 したがって、図５に示す例のようにタイル当たり１６ピクセルの場合、１組のタイルコーナー座標はピクセルレートの１／４で与えられることになる。 各タイルに対するタイルコーナー座標は、同時に垂線計算回路５５に供給できる。 この場合、現在のタイル座標（例えばＮ ₁₁ ）を直接垂線計算回路に、第２
のタイル座標（例えばＮ ₁₀ ）を１タイル遅延手段５２により１タイル分遅延させて、第３のタイル（ピクセル）
座標（例えばＮ ₀₁ ）を１ライン遅延手段５３によって１
ライン分遅延させて、第４のピクセルを１ライン遅延手段５３及び１タイル遅延手段５４により１ライン及び１
タイル分遅延させて供給するようにする。 垂線計算回路５５は、対角線上に向き合うマッピングされたタイルコーナー点を結ぶベクトルのスカラー積を計算することにより、垂線を発生する。

【００５２】この垂線Ｎ _cはそれから、線形補間器５９
に供給される。 特定のタイル（例えばタイルＴ ₀₀ ）内のピクセルの位置を計算するためには、当該タイルの４つのタイルコーナー点に対する垂線を既に持っていることが必要である。 垂線計算回路５５から出力されるタイルコーナー点Ｎ _cは、いま計算したタイルの左上コーナーに対応するものと仮定する。 したがって、垂線計算回路５５によって垂線が計算されるタイルのコーナー点が全部使用可能となる前に、１ライン及び１タイル分の遅延が必要である。 よって、特定タイルに対する４つのタイルコーナー点の垂線を線形補間器５９に同時に入力できるように、遅延素子５２，５３，５４と同様に、１組の１タイル遅延手段５６、１ライン遅延手段５７、１タイル遅延手段５８を設ける。

【００５３】タイル内のピクセルに対するピクセル垂線の補間は、補間された垂線Ｎ _pの計算のための上式（７）に従って計算される。 線形補間器５９は、これに供給されるｘ及びｙの値に応じてこの計算を行う。 ｘ及びｙの値は、ピクセル計数器６０を用い各横列に沿ってピクセルを計数し、ライン計数器６１によってピクセルのラインを計数することにより、計算する。 ピクセル計数器６０は、ピクセル計数信号ＰＩＸＥＬによってクロック（Ｃ）され、ライン計数信号ＬＩＮＥによってリセット（Ｒ）される。 ライン計数器６１は、ライン計数信号ＬＩＮＥによってクロックされ、フレーム計数信号Ｆ
ＲＡＭＥによってリセットされる。

【００５４】回路６２Ｐ及び６２Ｌはそれぞれ、ピクセル計数器６０及びライン計数器６１によって出力される計数値の下位ビットをサンプルする。 タイル当たり４ピクセルがある場合、回路６２Ｐ及び６２Ｌは、ピクセル及びライン計数器の下位２ビットをサンプルし、これにより０，１，２，３の各サイクル毎にｘ及びｙの値を出力し、当該タイルのコーナー点に対して入力される垂線の線形補間を行わせる。 各タイルに他の数（例えば３
６）のピクセルがある場合、サンプル回路６２Ｐ及び６
２Ｌはピクセル計数値の下位ビットを適切に（例えば、
法６とする。 この場合、ｘ及びｙの値は０から５までを繰返す。 ）サンプルするよう構成する。 線形補間器５９
は、これに入力されるタイルコーナー垂線及びｘ，ｙ値に応じ、上述の補間された垂線Ｎ _pのための方程式に従ってそれぞれのピクセルに対する垂線Ｎ _pを出力する。

【００５５】タイルコーナー座標はまた、タイルのピクセルのマッピング座標を補間するための回路にも供給される。 このタイル座標は、垂線計算回路における回路５
２，５３，５４，５５から生じる遅延に等しい遅延を与える遅延段６３に供給される。 遅延段６３の出力はそれから、線形補間器６７に供給される。 １タイル分の遅延を与える手段６４、１ライン分の遅延を与える手段６
５、更に１タイル分の遅延を与える手段６６を組合せることにより、タイルの４つのマッピングされたコーナーに対する座標を線形補間器６７に同時に供給する。 線形補間器６７は、それぞれ回路６２Ｐ及び６２Ｌにより出力されるｘ及びｙの値に応答し、タイルのマッピングされたコーナー点を線形的に補間し、該タイルの各ピクセルに対しマッピングされたピクセル座標を発生する。 出力ピクセル座標Ｐ _i （ｘ，ｙ，ｚ）は、垂線・ピクセル補間器４８より、当該ピクセルに対する対応垂線Ｎ _pと同期して出力される。

【００５６】図１６は、図１４のＬ． Ｆ． 乗数発生器４
９の例を示すブロック図である。 １ピクセルに対する垂線ベクトルＮ _pが回路６８に入力される。 回路６８は、
ピクセル垂線Ｎ _pと制御ユニット２５からの照明ベクトルＬとのスカラー（ドット）積を作成する。

【００５７】補間されたピクセルの座標Ｐ _i （ｘ，ｙ，
ｚ）が、（Ｋ _d ×Ｉ _d ）／（ｄ _i ＋ｄφ）の関係を計算する回路６９に入力される。 よって、回路６９はまた、
光源の座標Ｌ _C （ｘ，ｙ，ｘ）、（Ｋ _d ×Ｉ _d ）及びｄ
φの値を受取る。 これらの値は、制御ユニット２５から与えられる。 計算回路６９は、前述のｄを計算する式（８）又は（９）に従って、補間されたピクセルＰ _i及び光源の座標から、問題にしているピクセルに対する距離ｄ _iを計算することにより上記の関係を計算する。 ｄ
の値が計算されると、関係（Ｋ _d ×Ｉ _d ）／（ｄ _i ＋ｄ
φ）が計算される。 １ピクセルに対する回路６８及び６
９の出力が、同時に乗算器７０に供給され、次いで加算器７１に供給される。 そこで、制御ユニット２５から供給される値Ｋ _d Ｉ _aが加算され、現ピクセルに対する照明計数を形成する光の強さの乗数（ピクセル強度修正係数）を発生する。 照明係数は、照明効果処理器１９のピクセル乗算器５０に入力されたピクセルの強度に乗じるための乗数として使用する。 入力されるピクセルライン内の遅延段５１は、入力されるピクセルを適切な量だけ遅延させ、１ピクセルに対する照明係数が照明係数（Ｌ．Ｆ．）発生器３３からピクセル乗算器５０へ、当該ピクセルが遅延段５１からピクセル乗算器５０に供給されるのと同時に出力されるようにする。 強度を修正されたピクセルが照明効果処理器１９からフィルタ１２に出力される。

【００５８】次に、圧縮率発生器３４及びフィルタ１２
の動作を説明する。 フィルタ１２を制御するための圧縮率を発生する圧縮率発生器３４は、タイルマッパー３２
の出力を用いてこれらの率を発生する。

【００５９】図１０に示す処理の結果生じたタイルの形状は、同図において実線で示すような平行４辺形にほぼ近似するとみなされる。 したがって、英国特許出願ＧＢ
−Ａ−２２４４６２２号（ソニー株式会社）に記載されたような局部圧縮率発生器を使用することができる。

【００６０】図１７は、マッピングされたタイルがほぼ平行４辺形の形でありさえすればよい４辺形を形成する場合に、原映像の各タイルに対する局部水平圧縮率ｌｈ
及び局部垂直圧縮率ｌｖを計算できる局部圧縮率計算手段３４を示している。 第１計算部７２は、マッピングされた各タイルに対する点Ｉ _a ，Ｉ _b ，Ｉ _c ，Ｉ _dの座標から、マッピングメモリ３７（図７）に記憶されたそれらの点の座標を用いて値ｘｖ，ｘｈ，ｙｖ，ｙｈを計算する。 これらの値（７４）は、第２の計算部７６に出力される。 この第２計算部は、３角法関係を用いて対応する値ｌｈ及びｌｖを計算する。 これらの対応値ｌｈ及びｌｖ（７８）はそれから、濾波しようとする映像値の受信と同期してフィルタ１２へ出力される。 局部圧縮率計算手段によるｌｈ及びｌｖの値を発生する理論については、上述の英国特許出願ＧＢ−Ａ−２２４４６２２号に十分論じてあるので、更に詳しくは述べない。

【００６１】フィルタ１２は、有限インパルス応答（Ｆ
ＩＲ）フィルタであるのがよい。 ２次元ＦＩＲフィルタの設計自体は公知であるので、ここでフィルタの好適な態様について詳細な説明はしない。 当業者には周知のように、２次元ＦＩＲフィルタは、各クロック周期Ｔ（＝
１／ＦＳ）の間、すなわち各サンプル・ピクセルに対して動作し、入力信号の垂直及び水平に配列されたサンプルの所定の組にそれぞれの加重（重み付け）係数を乗じ、乗算結果の積を合算することにより、濾波された出力ワード又はサンプルを計算する。 この目的のため、２
次元ＦＩＲフィルタは一般に、それぞれの加重係数が供給される複数の乗算器と、乗算器の上流又は下流に配置され、入力信号のサンプルを異なる量だけ遅らせて垂直及び水平に配列されたサンプルの所定の組みを作る、複数の１サンプル遅延素子及び１ライン遅延素子（ラインメモリ）と、遅延され加重された積を合算する合算手段とを有する。 図１８は、図６のフィルタ１２として適当なものを図解的に示したものである。 このフィルタ１２
は、複数の乗算器１２Ｍ、複数の遅延素子１２Ｄ及び合算手段１２Ｓを有する。 それぞれの異なる加重係数は、
帯域幅制御手段１２Ｂから伸びる線を介して乗算器１２
Ｍに供給される。

【００６２】帯域幅制御手段１２Ｂは、水平及び垂直局部圧縮率の値ｌｈ及びｌｖを直接加重係数の適正値の計算に用いて、フィルタ１２の水平及び垂直帯域幅の減少を行うためのものである。 ｌｈ及びｌｖの考えられるすべての値に適切な一連の加重係数の組は設計段階で計算され、帯域幅制御手段１２Ｂは、予め計算した加重係数値の参照表を記憶するＰＲＯＭの形に構成されている。
こうすると、帯域幅制御手段は、局部圧縮率計算手段３
４から受信するｌｈ，ｌｖの値に従って、各クロック周期毎に加重係数の適正値を乗算器１２Ｍに出力することができる。

【００６３】上述のように、タイル内の水平及び垂直帯域幅に必要な減少は、処理されたタイルの水平及び垂直の大きさ及び回転と剪断変形の量の、未処理の映像タイルに対する比率に関係している。 これらの要因は、帯域幅制御手段１２Ｂ内の参照表の設計に考慮され、それにより、ｌｈ，ｌｖの値（これから計算される比率でなく）を水平及び垂直局部圧縮率として帯域幅制御手段１
２Ｂに直接供給することができる。

【００６４】原映像信号の濾波は、照明効果処理器１９
からの原映像サンプルの受信に同期して実時間で行えるように配慮してある。 濾波された原映像サンプルは、メモリ１３に記憶される。

【００６５】圧縮率（Ｓ．Ｆ．）発生手段３４から圧縮率が正確なタイミングで出力されるように、遅延手段（図示せず）が設けられる。 この遅延手段は、タイルマッパー３２とＳ． Ｆ． 発生手段３４の間、又はＳ． Ｆ．
発生手段３４とフィルタ１２の間に挿入することができる。 所要の遅延は、特定の機器における具体的な回路遅延に応じて当業者が決定できる。 具体的な機器においては、タイルマッパー３２及びフィルタ１２間に遅延が必要でないが、タイルマッパー３２及び照明効果処理器１
９間に更に遅延手段が必要な場合もある。 照明効果処理器１９及びフィルタ１２を制御する信号に適切なタイミングを与えることは、当業者の仕事である。

【００６６】濾波された映像は、受入れ順にメモリ１３
に記憶されると、適切なメモリ読出しアドレスを発生することにより目標物体上にマッピングすることができる。 アドレス発生器２１は、ベジエ再分割（ｓｕｂｄｉ
ｖｉｓｉｏｎ）として知られる光線トレース再分割技法を用いてこれを行う。 この技法は、前述したように、ベジエ曲線が、単に加算と２による割算を要するだけの、
制御点に関する簡単な演算により、２つの曲線に容易に再分割できるという事実に依存している。

【００６７】アドレス発生器２１の目的は、あとで出力映像を作成するための物体映像の各ピクセルを発生するのに使用できる、メモリ１３内の濾波された原映像データの位置を決定するアドレスデータを発生することである。 この処理は、各物体映像ピクセルに対して光線を発生し、該光線がその物体と交差するかどうかを検出し、
交差する場合、該光線に対する物体ピクセルを作成するのに使用すべき原映像データが含まれるメモリ１３内の１以上の記憶位置を決定する、という概念に基いている。 光線と物体面との交差を決定するため、この技法は、各光線に対し、ベジエ面又はパッチ（分割面）を繰返し４等分する過程を含む。

【００６８】前述のように、曲線の場合、曲線を完全に中に含む凸外郭を定めるのにその制御点を使用することができる。 ベジエ面についても、該面を完全に中に含む多角形の面をもつ凸面体を定めるのにその制御点を使用できる場合、同じことがいえる。 計算を容易にするため、凸外郭を考える代わりに、アドレス発生器２１は、
制御点のそれぞれｘ及びｙ成分の最大及び最小に基く、
もっと簡単な「限定ボックス」（ｂｏｕｎｄｉｎｇ ｂ
ｏｘ）を用いる。 いわゆる「限定ボックス」は、パッチを中に含み、その座標軸と揃うように形成される。 再分割処理の各段階において、アドレス発生器は、光線がこの限定ボックスと交差するかどうかを計算する。 再分割処理は、所望の解が得られるまで続けられる。 この再分割技法、この技法を実行する装置、更に読出し側処理及び装置は、同時係属中の英国特許出願ＧＢ９１０７４９
５．５号（１９９１年４月９日出願）に記載されている。 この先行英国出願の内容を本明細書においても参照されたい。 よって、ここでは、メモリ１３の読出し側について簡単に説明するにとどめる。

【００６９】上記再分割処理を図１９に図解的に示す。
概念的にいえば、各光線は原点「０」からスタートし物体面を通過する。 図１９は、左上の限定ボックスに対し交差が確認され、この限定ボックス内において破線で示すように、第１の再分割Ｓ１から第２の再分割Ｓ２が行われる様子を示す。 この処理は、所望の解像度又は精度（この場合、再分割Ｓｎ）を得るまで続けられる。 図１
９に示すように、それぞれのピクセルに対する光線は、
原点「０」から発散している。 しかし、このような発散光方式では、光線と限定ボックスの交差をテストする場合、厳格な処理が要求される。 本発明の好適な具体構成では、後述するように、発散光方式に近似する平行光線方式を使用する。

【００７０】図２０は、再分割処理における基本ステップを示す流れ図である。 ステップ８０で、レジスタに深さ値が設定される。 ステップ８２で、最初のパッチが、
最初の制御点に対する適切な計算により、４つの小パッチに再分割され、これらの小パッチに対する制御点がスタック（後入れ先出しメモリ）に記憶される。 各小パッチに対する制御点（ｘ，ｙ，ｚ値）には、それらの小パッチに対するｕ，ｖ，ｚ値を導出するための変数が結び付いている。

【００７１】スタック内の第１の再分割パッチに対する制御点がステップ８４で取出され、この再分割パッチに対する限定ボックスが計算される。 ステップ８６で、現光線が現限定ボックスと交差しているかどうかをテストする。 該ステップで限定ボックスと交差していないと検出されると、この再分割パッチはステップ８８で破棄される。 ステップ９０でスタックになお再分割パッチがあると決定されると、論理が分かれて戻り、次の再分割パッチに対する制御点をステップ８４でスタックから取出す。 スタックに再分割パッチが残っていない場合、処理はステップ９２で終了し、処理の結果、最も交差に近いと検出された再分割パッチに対して蓄積され、出力レジスタに記憶されたｕ及びｖ値から導出される読出しアドレスが出力される。 水平アドレスは、ｕに最大水平アドレス（高精細度テレビジョンの場合一般に１９２０）を乗じて発生する。 垂直アドレスは、ｖに最大垂直アドレス（高精細度テレビジョンの場合一般に１０３５）を乗じて発生する。

【００７２】ステップ８６において、光線と限定ボックスの交差が検出されると、ステップ９４で、該再分割パッチに対する深さ値が深さレジスタ内の深さより小さいかどうかのテストが行われる。 もし小さければ、ステップ９６で、所望の解像度が得られたどうかを決めるテストが行われる。 ステップ９４及び９６におけるテスト結果が共に肯定的であれば、ステップ９８で、当該再分割パッチに対する深さが深さレジスタに記憶され、当該再分割パッチに対するｕ，ｖ値が、ステップ９２におけるあとの出力のための上記出力レジスタに記憶される。 深さレジスタ及び出力レジスタに記憶されるデータは、前にそこに記憶されたデータに重ね書きされる。 ステップ９４で、再分割パッチに対する深さ値が深さレジスタの内容より大きいか又は等しいと決定されると、その再分割パッチはステップ８８で破棄され、処理は、未だ処理すべき再分割パッチがあるかどうかを決定するステップ９０のテストへと続く。 ステップ９６で、与えられた光線交差に対し所望の解像度が未だ得られていないと決定されると、処理は分かれてステップ８２に戻り、そこで、現再分割パッチが４つの更に小さいパッチに再分割され、これら４つの更に小さいパッチに関する制御点及びｕ，ｖ，ｚデータが上記スタックの一番上に加えられる。

【００７３】アドレス発生器２１（図６）は、各物体映像ピクセルに対するキー信号Ｋ ₀を発生する。 キー信号Ｋ ₀は交差が発見された（すなわち、物体内の）物体映像ピクセルに対する第１の値と、交差が発見されない（すなわち、物体外の）物体映像ピクセルに対する第２
の値とを有する。

【００７４】圧縮及び（又は）回転のため、マッピングされたサンプルの位置が、出力映像信号又は出力アレイの正確なピクセル位置と対応しないことがある。 したがって、空間再分割処理は、サブピクセル（ピクセルより小さい）精度で行うのがよい。 このようにして、アドレス発生ロジックにより発生されるアドレスは、メモリ１
３のアドレス指定に用いる主アドレス部（例えば、高精細度では１２ビット）と、メモリ１３のあとに位置するピクセル補間器１４の制御に用いる付加アドレス部（例えば４ビット）とを含む。 ピクセル補間器１４は、主アドレス部によって指定される濾波された映像における位置と、付加アドレス部によって表される、現物体ピクセル上にマッピングされる、濾波された映像における正確な位置との間の位置インクリメント（増分）に応答して、メモリ１３における使用可能な濾波された入力サンプル又はワードの値の間を補間する。 ピクセル補間ロジックによってこれを行い、各物体ピクセルに対し、マッピング関数を用いて選択した物体ピクセル位置の上に正確にマッピングされる、入力映像における当該点に対応する補間されたサンプル又はワードを作成する。 この補間されたサンプル又はワードは、特定の入力サンプル又はワードでなく、ピクセル補間手段からの出力である。
こうして、物体映像のピクセルとメモリ１３の異なる位置との間に、正確な所望の関係（マッピング関数によって指示されるような）が維持される。 いま述べたタイプの補間技法は、英国特許出願公開ＧＢ−Ａ−Ｂ２１７２
１６７号（ソニー株式会社）に記載されている。

【００７５】再分割処理をサブピクセル解像度で行うと、個々の物体内に正しいマッピングが与えられる。 ただし、それらの物体のエッジになおエイリアス歪みが残る。 図２１及び２２はそれぞれ、この問題とその解決法とを示す。 図２１は、各々がそれぞれピクセル位置に対応し、単一の光線が各ピクセルの中心に位置する２つの隣接する素子を示す。 物体のエッジ１３０は、該物体エッジの下部及び右において物体の境界が定められたピクセル素子を通過している。 左側のピクセル位置における光線は、物体のエッジの外側にあることが分かるであろう。 しかし、右側のピクセル位置に対する光線は、物体内に位置している。 図２１に示すようなサンプリングの結果、左側のピクセル位置が背景に合せられ、右側のピクセル位置が映像に合せられた出力映像を生じることになる。 このため、明らかにエイリアス歪みの、又はぎざぎざのついたエッジが生じる。

【００７６】図２２は、前述の同時係属中の英国特許出願ＧＢ−９１０７４９５．５号に記載された装置に採用されている方法を示す。 所望のピクセル解像度でエッジが検出されると、そのピクセル位置に多数の光線を発射し、物体内に含まれるピクセルが中心に位置するパッチの百分率を決める。 図２２において、左側のピクセル位置に発射された３６の光線から、１５の光線が物体と交差していることが分かる。 この情報を、当該ピクセルに適正な値を与えるのに使用できる。 しかし、該ピクセルの強度を正しい値に調整するためには、近くの物体又は背景の強度を確かめる必要がある。 このため、図６のキー（制御）処理器２３において、エッジ検出器３９及びエッジ処理器３８がエッジの検出及び処理を行っている。 キー処理器２３の出力は、エイリアス歪みのないエッジのマップの形をしており、メモリ１３及びピクセル補間器１４の出力に重畳されて図６に示す出力ビデオ信号を発生する。

【００７７】エッジ検出ロジックは、４ピクセル素子のグループを比較することによって動作をする。 エッジ検出ロジックは、任意の４ピクセル素子のグループ内で、
（ａ）４つのヒット（当たり）、（ｂ）４つのミス（外れ）、又は（ｃ）ヒットとミスの混合及び（又は）アドレスの不連続があるかどうかをテストする（図２３参照）。 （ａ）及び（ｂ）がある場合、エッジ検出ロジックは、４ピクセル素子グループ内にエッジがないとする。 ヒットとミスが混合する場合、物体の背景エッジが該４ピクセル素子グループ内を通過している、とみなす。 アドレスの不連続が検出された場合、物体面に折り目のようなものがある、とみなす。 あとの２者の場合、
４ピクセル素子グループ内にもっと多くの光線を発射し、４ピクセル素子区域をスーパーサンプルし（サンプルレートを上げ）てエッジの正確な通路を決定する。 図１９及び２０について上述した再分割アドレス発生処理を各光線に対して行い、当該光線に対する映像値を決定する適切な原ピクセル（又は正確なマッピングがない場合は原ピクセルのグループ）のメモリアドレスを決定する。 各ピクセル素子に対するエッジ値を決めるため、各ピクセル素子に対する追加光線トレース操作の各結果を平均する。 これらの平均したピクセル素子値が出力され、キーヤー１７の出力映像データに重畳すべきエッジ・マップが作成される。

【００７８】前述の同時係属英国出願ＧＢ−９１０７４
９５．５号には、本発明の具体構成に使用しうるエッジ検出器３９及びエッジ処理器３８が記載されている。 よって、図６に示すエッジ検出器３９及びエッジ処理器３
８の動作は、ここでは概要を述べるにとどめる。

【００７９】エッジ検出器３９は、上述したような４ピクセル素子グループの比較を行う制御ロジック（論理回路）を有する。 アドレス発生器２１が発生したアドレスを比較するため、該ロジックは、アドレス発生器によるアドレス出力をアドレスバス１３３（図６）を介して受信する。 エッジ検出器３９は、エッジに対応するピクセルに対する第１の値と他のピクセルに対する第２の値とをもつエッジキー信号Ｋ _eを作成する。

【００８０】エッジ処理器３８は、図２０について上述した光線トレース及び再分割処理を行う回路を有する。
ただし、エッジ検出器３９によりエッジ上にあると識別されたピクセル素子内の複数の光線に対するものは除く。 同時係属英国出願ＧＢ−９１０７４９５．５号に記載されたエッジ処理器の特定例では、エッジ処理器３８
は、データ路１４１を介してフィルタ１２の出力を受ける。 エッジ処理器は更に、バス１４５（図６）から背景情報を受け、背景物体エッジのスーパーサンプリングを行うことができる。 エッジ処理器はまた、構成光線に対する個々の強度値を決定する。 これらは、組合せて処理され、各ピクセル素子に対する複合強度値を発生する。
これらのピクセル素子の値は、並べてデータバス１４４
によりキーヤー１７に出力され、ピクセル補間器１４からの出力ピクセルをキーイングにより背景情報と合体させて複合出力画像を発生する。

【００８１】図２４は、図６のキーヤー１７の例を示す構成図である。 キーヤーは、入力として背景情報を表す信号Ｂを受取り、出力画像ＯＩの背景を作るもので、物体映像の物体映像ピクセルＯ、エッジ映像のエッジ・ピクセルＥＤＧＥ、物体映像用キー信号Ｋ _o 、エッジ映像用キー信号Ｋ _eを同時に入力する。 物体映像用キー信号Ｋ _oは、物体映像のどのピクセルＯ及び背景のどのピクセルをスクリーンに表示するかを特定するマスクを決める複数の「１」と「０」より成る。 したがって、キー信号Ｋ _oは、物体映像（Ｏ）を通過させるゲート１５０の制御に用いられる。 インバータ１５１により発生される信号Ｋ _oの逆信号は、背景映像情報を通過させるゲート１５２の制御に用いる。 ゲート１５０及び１５２の出力は、加算器１５４で組合され、線１５６に基本的な出力信号を発生する。 エッジのエイリアシング現象を避けるため、エッジ映像ＥＤＧＥを加算器１５４の出力に重畳する。 キー信号Ｋ _eは、エッジ信号ＥＤＧＥを通過させるゲート１５８の制御に用いられる。 インバータ１５７
は信号Ｋ _eを反転させ、この反転された信号は、線１５
６の加算器１５４の出力を通過させるゲート１６０の制御に用いる。 ゲート１５８及び１６０の出力は、加算器１６２で加算されて線１６４に出力画像ＯＩを形成する。 図２４に示すキーヤーの作用は、キー信号Ｋ _oで決まるマスクに従って背景に物体映像（Ｏ）を重畳し、その重畳したものの上に更に、キー信号Ｋ _eに従って信号ＥＤＧＥによって決まるエッジ・ピクセルを重畳することである。

【００８２】以上、非線形物体面上にビデオ面感マッピングすることができるデジタルビデオ特殊効果装置を説明した。 ただし、この特定の装置に対し、本発明の範囲内において多くの補足及び（又は）修正が可能であることが認められるであろう。

【００８３】例えば、照明効果を与える本発明の実施例を、非線形物体面上にビデオ面感マッピングできる例に関連して説明したが、本発明はまた、線形物体面上にマッピングするデジタルビデオ特殊効果装置にも適用できるものである。 この場合は、代わりのアドレス発生及びキー処理回路を用いることになる。

【００８４】また、本発明の好適な具体構成では、タイルの１コーナーにおけるタイル垂線を想定したが、他の具体構成においてタイル垂線をタイルの中心におけるものとしてもよい。 しかし、この場合、能動画像領域のエッジ近くのピクセルの補間は、外挿により能動映像領域の外側のタイルに対し更に垂線を発生することでもよい。

【００８５】

【発明の効果】本発明によれば、メモリに書込む前に照明効果処理をすることにより、読出し側で処理する場合に比し少ない量のハードウェアで照明強度の修正を行うことができる。 また、タイルに対する局部圧縮率に従って変化するフィルタ特性をフィルタに適用することにより、タイルに基く照明効果処理によって感知されるエイリアシングを軽減することができる。

【図面の簡単な説明】

【図１】デジタルビデオ特殊効果装置の従来例を示すブロック図である。

【図２】ベジエ曲線の例を示す図である。

【図３】ベジエ曲線の分割を示す図である。

【図４】ベジエ面の例を示す図である。

【図５】原映像領域の複数タイルへの分割を示す図である。

【図６】本発明の実施例を示すブロック図である。

【図７】図６のタイルマッパーを示すブロック図である。

【図８】図７のタイルマッパーのマッピング・ロジックの動作を示す流れ図である。

【図９】図５から選択したｔ _sタイルを示す図である。

【図１０】図４のベジエ面上のｔ _sタイルを示す図である。

【図１１】Ｐｈｏｎｇ照明技法を示す説明図である。

【図１２】垂線発生の２次元の例を示す説明図である。

【図１３】垂線発生の３次元の例を示す説明図である。

【図１４】図６のＬ． Ｆ． 発生器と照明効果処理器を示すブロック図である。

【図１５】図１４の垂線・ピクセル（座標）補間器の例を示すブロック図である。

【図１６】図１４の照明係数（Ｌ．Ｆ．）乗数発生器を示すブロック図である。

【図１７】図６の圧縮率（Ｓ．Ｆ．）発生器を示す図解的ブロック図である。

【図１８】図６のフィルタの例を示すブロック図である。

【図１９】図６のアドレス発生器の光線トレース再分割動作を示す説明図である。

【図２０】アドレス発生器のロジック動作を示す流れ図である。

【図２１】画像のエッジに関する問題を示す説明図である。

【図２２】画像のエッジに対する処理の例を示す説明図である。

【図２３】図６のエッジ検出器の動作を示す説明図である。

【図２４】図６のキーヤーを示す簡略ブロック図である。

【符号の説明】

１３ メモリ ２５ 制御手段 ２１ アドレス手段（マッピング手段） １９ 書込み側照明効果手段（照明効果処理器） ３３ 照明係数（Ｌ．Ｆ．）発生器 １２ フィルタ ３４ 圧縮率（Ｓ．Ｆ．）発生手段

フロントページの続き (51)Int.Cl. ⁶識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/262 7/24 Ｈ０４Ｎ 7/13 Ｚ (72)発明者 ハワード ジョン ティース イギリス国 ＲＧ11 ２ＸＦ，バークシャ ー，ウォッキンガム，スコッツ ドライブ 15