用于电压调节的电路及用于电压调节的系统 |
|||||||
申请号 | CN201721234059.2 | 申请日 | 2017-09-25 | 公开(公告)号 | CN207676242U | 公开(公告)日 | 2018-07-31 |
申请人 | 意法半导体股份有限公司; | 发明人 | M·萨尤托; D·贝塔; A·米拉贝利; | ||||
摘要 | 本实用新型涉及一种用于 电压 调节的 电路 和用于电压调节的系统,其中双输入单输出低压差电压调节电路包括:第一供电 端子 、第二供电端子和输出端子、以及具有分别耦合在第一和第二端子与输出端子之间的 电流 路径的第一和第二晶体管。第一和第二驱动电路 块 分别耦合到第一和第二供电端子并驱动第一和第二晶体管的控制端子,以在输出端子处从第一供电端子和第二供电端子上的电压提供调节电压。输入电路块对输出端子处的电压敏感,并且耦合到第一和第二驱动电路块并配置成激活第二晶体管,从而由于输出端子处的电压变得低于期望值而在输出端子处从第二端子提供调节电压。(ESM)同样的 发明 创造已同日 申请 发明 专利 | ||||||
权利要求 | 1.一种用于电压调节的电路,其特征在于,包括: |
||||||
说明书全文 | 用于电压调节的电路及用于电压调节的系统技术领域背景技术[0002] 电压调节是一个密集的活动领域,如通过以下文件和商业产品所证明的: [0004] 美国专利No.6,1982,62B1, [0005] 美国专利申请公开No.2010/0060078A1以及 [0006] 商业产品例如为可得自Micrel Inc.of San Jose,CA 95131,USA 的MIC 23060。 [0007] 尽管在电压调节领域活动密集,但例如在诸如提高系统效率、将来自扩展范围(例如9-18V)内的电源(VM)电压作为输入电压的能力以及处理这种电源变得过低的情况的能力、极低的压差、以及小面积要求等方面仍然存在改进解决方案的需求。实用新型内容 [0008] 为了解决现有的以及潜在的问题,本实用新型提出一种用于电压调节的电路以及相应的系统。通过本实用新型的用于电压调节的电路,能够实现系统效率出的提高以及将来自扩展范围的电源的电压 (VM)作为输入,同时能够实现仅当VM过低时将输入切换到内部生成的电源(VP)。此外,本实用新型的用于电压调节的电路还可以满足小面积的要求。 [0009] 根据本实用新型的一个方面,提供了一种用于电压调节的电路,该电路包括:被配置成接收第一供电电压的第一供电端子;被配置成接收第二供电电压的第二供电端子;输出端子;具有电流路径和控制端子的第一晶体管,所述第一晶体管的电流路径被耦合在所述第一供电端子与所述输出端子之间;具有电流路径和控制端子的第二晶体管,所述第二晶体管的电流路径被耦合在所述第二供电端子与所述输出端子之间;被耦合到所述第一供电端子的第一驱动电路,所述第一驱动电路被耦合到所述第一晶体管的所述控制端子,并且所述第一驱动电路被配置成:在所述输出端子处,从所述第一供电端子上的所述第一供电电压来提供具有目标值的调节电压;被耦合到所述第二供电端子的第二驱动电路,所述第二驱动电路被耦合到所述第二晶体管的所述控制端子,并且所述第二驱动电路被配置成:在所述输出端子处,从所述第二供电端子上的所述第二供电电压来提供所述调节电压;以及被耦合到所述第一驱动电路和所述第二驱动电路的输入电路,所述输入电路被配置成控制所述第一驱动电路,以去激活所述第一晶体管,并且被配置成控制所述第二驱动电路,以激活所述第二晶体管,从而响应于在所述输出端子处的调节电压低于所述目标值,而在所述输出端子(VOUT)处,从所述第二端子上的所述第二供电电压来提供所述调节电压。 [0010] 在某些实施例中,所述第二驱动电路还被配置成:在所述输出端子处,从所述第二供电端子上的所述第二供电电压提供具有另外的目标值的调节电压,所述另外的目标值低于所述目标值。 [0012] 在某些实施例中,所述第一驱动电路、所述第二驱动电路和所述输入电路各自包括跨导电路。 [0013] 在某些实施例中,所述第一驱动电路、所述第二驱动电路和所述输入电路中的每一个包括具有第一差分输入和第二差分输入的差分电路,并且其中:所述输入电路包括被耦合以接收所述输出端子上的电压的第一差分输入以及被耦合以接收参考电压的第二差分输入,所述输入电路还包括第一差分输出和第二差分输出;并且所述第一驱动电路和所述第二驱动电路各自包括分别与所述输入电路块的第一差分输出和第二差分输出耦合的第一差分输入和第二差分输入。 [0014] 在某些实施例中,该电路还包括以下至少一项:被耦合到所述输入电路的第一差分输出和第二差分输出的电阻负载;或者相反极性的第一信号生成器和第二信号生成器,所述第一信号生成器和所述第二信号生成器分别被耦合到所述第一驱动电路的第一差分输入和所述第二驱动电路的第一差分输入。 [0015] 在某些实施例中,该电路还包括:分别与所述第一晶体管的电流路径和所述第二晶体管的电流路径串联耦合的第一二极管和第二二极管,所述二极管被配置成通过输出端子来使所述第一供电端子与所述第二供电端子之间的电流流动反向。 [0016] 在某些实施例中,该电路包括:对所述第一晶体管和所述第二晶体管敏感的控制电路,所述控制电路在电流在所述第一晶体管和所述第二晶体管朝向所述输出端子的电流路径中流动时是有效的;以及与所述二极管电路耦合的相应的开关,所述开关可由所述控制电路选择性地激活以使所述二极管电路短路,从而允许电流通过所述二极管电路流到所述输出端子。 [0017] 在某些实施例中,所述第一晶体管和第二晶体管中的每一个包括 MOSFET。 [0018] 根据本实用新型的另一方面,提供一种系统。该系统包括电路,该电路包括:被配置成接收第一输入电压的第一供电节点;被配置成接收第二输入电压的第二供电节点;输出节点;具有电流路径和控制节点的第一晶体管,所述电流路径被耦合在所述第一供电节点与所述输出节点之间;具有电流路径和控制节点的第二晶体管,所述第二晶体管的电流路径被耦合在所述第二供电节点与所述输出节点之间;以及被耦合到所述第一晶体管的控制节点和所述第二晶体管的控制节点的控制电路,并且被配置成:基于所述输出节点上的调节电压来控制所述第一晶体管和所述第二晶体管的激活,所述控制电路被配置成:控制所述第一晶体管以在所述输出节点上从所述第一输入电压生成具有第一目标值的调节电压,并且所述控制电路被配置成:响应于调节电压小于所述第一目标值,控制所述第二晶体管以在所述输出节点上从所述第二输入电压生成调节电压;以及被耦合到所述输出节点的负载,所述负载被提供有所述输出节点上的调节电压。 [0019] 在某些实施例中,所述控制电路包括:被耦合到所述第一供电节点并被耦合到所述第一晶体管的控制节点的第一驱动电路,所述第一驱动电路被配置成:控制所述第一晶体管以在所述输出节点上从所述第一输入电压生成具有第一目标值的调节电压;以及被耦合到所述第二供电节点并被耦合到所述第二晶体管的控制节点的第二驱动电路,所述第二驱动电路配置成:控制所述第二晶体管以在所述输出节点上从所述第二输入电压生成具有第二目标值的调节电压。 [0020] 在某些实施例中,所述控制电路包括运算跨导放大器。 [0021] 在某些实施例中,所述第二目标值具有小于所述第一目标值的量值的量值。 [0022] 在某些实施例中,所述控制电路还被配置成:响应于调节电压小于所述第一目标值和所述第二目标值,而激活所述第一驱动电路和所述第二驱动电路以在所述输出节点上生成调节电压。 [0023] 在某些实施例中,所述负载包括DC-DC转换器。 [0024] 在某些实施例中,所述负载具有被耦合到所述电路的输出节点的第一端子以及被耦合以接收基准电压的第二端子,并且其中来自所述电路的输出节点的所述调节电压被以相加方式提供给所述基准电压。 [0025] 通过本实用新型的用于电压调节的电路,能够实现系统效率出的提高以及将来自扩展范围的电源的电压(VM)作为输入,同时能够实现仅当VM过低时将输入切换到内部生成的电源(VP)。此外,本实用新型的用于电压调节的电路还可以满足小面积的要求。附图说明 [0026] 现在将仅通过举例的方式参考附图来描述一个或多个实施例,附图中: [0027] 图1是低压差电压调节器的示意图; [0028] 图2是使用本公开的实施例的可能背景的简化示意图; [0029] 图3是本公开的实施例的示例性框图; [0030] 图4是本公开的实施例的可能操作的示意图; [0031] 图5是基于运算跨导放大器(OTA)布局的本公开的一个或多个实施例的可能实施方式的示例;并且 [0032] 图6是使用本公开的实施例的可能背景的示例。 具体实施方式[0033] 在接下来的描述中示出了一个或多个具体细节,旨在提供对本说明书的实施例的实例的深入理解。可在没有一个或多个具体细节的情况下,或者以其他方法、组件、材料等获得这些实施例。在其他情况下,未详细示出或描述已知的结构、材料或操作,从而不会使得实施例的某些方面变得难以理解。 [0034] 在本说明书的框架中对“实施例”或“一个实施例”的引用旨在表示关于该实施例描述的特定配置、结构或特性包括在至少一个实施例中。因此,可能存在于本说明书的一个或多个点的诸如“在实施例中”或“在一个实施例中”的短语并非必然指代同一个实施例。此外,在一个或多个实施例中,特定构象、结构或特征可以任何适当的方式组合。 [0035] 本文中使用的参考仅为了方便而提供,因此不限定实施例的保护范围或范围。 [0036] 图1是低压差(LDO)电压调节器的简化电路。这种电路的主要功能是通过满足以下条件而从输入电压VIN提供调节的输出电压 VOUT(例如在输出电容器COUT上) [0037] VIN>VOUT [0038] 其中效率由下式给出: [0039] [0040] 为此,图1的示例性电路可包括晶体管T(例如MOSFET晶体管),该晶体管具有在VIN与VOUT之间延伸的电流路径(在诸如MOSFET 的场效应晶体管的情况下的源极-漏极),并且该晶体管的控制端子 (在诸如MOSFET的场效应晶体管的情况下的栅极)耦合到差分级A (例如运算放大器)的输出,该差分级具有耦合到参考电压VREF的第一(例如反相)输入以及与对输出电压VOUT敏感的反馈监视器M 的输出耦合的第二(例如非反相)输入。 [0041] 从前面的方程式可知,通过使VIN高于VOUT但与其非常接近来调节稳压器的高效率。 [0042] 图2是使用一个或多个实施例(例如包括在硬盘驱动器-HDD中,这方面也参见图6)的可能背景的示例,其中本文所讨论的电路包括在集成电路(IC)中,其中对相应的芯片提供两个外部提供的电压源: [0043] VM(这可为额定值为12V的电压源,并且在9V至18V的范围内变化); [0044] VCC5(这可为额定值为5V的电压源,并且在例如4V至6V 的范围内变化)。 [0045] IC(整体以100表示)可用于对诸如HDD的相同设备/装置中的各种电路生成(调节)电压。 [0046] 出于该目的,可使用由VCC5偏置的一个或多个DC-DC转换器 (例如本领域已知的并且包括半桥的“降压”型转换器)。如图2所示,包括两个电子开关(例如MOSFET晶体管)T1、T2加上相应的驱动器DR1、DR2和相关联的RLC网络的一个这样的转换器整体以 BC表示。 [0047] 图2的图还突出了这样的事实,即,这种网络的R(电阻)、L (感应)和C(电容))中的一个或多个可能与电路100不同。 [0048] 如图所示,通过比VCC5高的电压驱动“高侧”MOS(T1),例如比VCC5高5V的电压VCC+5V,并且一个或多个实施例可提供有助于生成这种电压的电压调节器。 [0049] 在一个或多个实施例中,IC 100还可包括升压dc-dc转换器20,例如从VM生成电压VP(额定值20V)。 [0050] 下表显示正常(典型)条件(TYP)和最坏情况条件(WC)下所需电压(例如VCC5+5V)和外部供电电压VM的可能值。 [0051] [0052] 例如典型的期望电压可为10V而VM为12V,使得VM可用作具有高转换效率的输入。在最坏的情况下,期望的电压可为11V,而 VM仅为9V。在后一种情况下,VM不能用作输入,并且较高的电压(例如VP)可用于该目的。 [0053] 如果使用如图1所示的常规LDO电路以便在上述最坏情况下满足规范,则VP应当(总是)用作输入,这对系统效率生成负面影响。 [0054] 在一个或多个实施例中,通过使用双输入低压差调节器(LDO) 来促进所期望的高效率,其中: [0055] VM可作为正常(典型)条件下的输入, [0056] (仅)当VM太低时,输入自动切换到VP。 [0057] 另外,在一个或多个实施例中: [0058] VP生成器可切断,不会有明显的电流从VM流向VP; [0059] 该电路呈现(非常)低的压降并占据小的面积。 [0060] 本文所讨论的一个或多个示例性实施例的操作涉及用于接收电压VM的(至少)第一(输入)端子和用于接收电压VP的第二(输入)端子,以由其在第三(输出)端子处生成(调节)的输出电压 VOUT。为了简单起见,以下将对这些输入/输出端子和相对电压施加相同的标号。 [0061] 一个或多个实施例有助于处理操作条件,其中在正常(典型)条件下,第一输入电压VM足够高以调节目标输出电压VOUT,并且可能(由于各种原因)出现“最坏情况”条件,其中VM变得低于目标 VOUT,而第二输入电压VP在被使能时足够高以在这些条件下(也) 允许调节VOUT。 [0062] 在一个或多个实施例中,可通过从“较接近”或“最接近”的电压来调节VOUT从而增加转换器的效率。这可能涉及例如在正常(典型)状态下使用VM作为输入电压并且(仅)在VM变得太低而不能调节目标VOUT时使用VP作为输入电压。 [0063] 图3示出了一个或多个实施例的可能的(简化)框图示例。 [0064] 为了便于参考图1和图2的基本布局,图3的框图被示为包括监视块M(本身已知的类型),该监视器块以被提供在VCC5“之上”的跨输出电容器COUT(参见图3的右侧)的电压VOUT来提供来自输出VOUT的反馈(并且可能对电压VCC5敏感的),以提供例如 VCC+5V的值,如理想地用于供应图2的降压转换器的“高侧”驱动器DR1的。 [0065] 另外应当理解,参考图1和图2的布局仅仅是为了易于理解,而不是限制实施例。实际上一个或多个实施例通常可应用于其中使用至少两个输入电压(例如VM和VP)来调节输出电压VOUT的电路,其中VM是正常的、典型的输入电压,其被预期得足够高以调节输出电压VOUT,其中VP(例如仅仅)在VM变得过低(例如低于目标 VOUT)时取代VM。 [0066] 通过从右向左进行简化呈现,根据如图3所例示的一个或多个实施例的电路10包括两个输出晶体管M1和M2,它们的电流路径(在诸如MOSFET晶体管的场效应晶体管的情况下的源极-漏极)分别在输入端子VM和VP与电路输出端子(简单以VOUT表示)之间延伸。 [0067] 一个或多个实施例可采用用于M1和M2的P沟道MOS,以减少电路的压差。此外,可在M1、M2与输出端子VOUT之间的电流路径中添加两个二极管D1和D2,以便抵消从VM到VP的直流电流,反之亦然(可能通过输出端子发生)。 [0068] 在一个或多个实施例中,为了进一步减小压差,可通过下面详细描述的开关S1和S2对二极管D1和D2进行“整流”(使其短路)。 [0069] 在图3的示意图中,VREF是芯片上生成的参考电压。监视块M 用于监视VOUT,当VOUT达到所需目标电压时,块M的输出等于 VREF。 [0070] 如下所述,通过控制两个输出晶体管(M1和M2)和两个二极管 D1和D2而利于图3的示例性电路的操作。 [0071] 在图3的示意图中,M1和M2通过包括两个输出跨导块121、122 (gm-o1和gm-o2)和共用(共享的)输入跨导块123(gm-in)的运算跨导放大器(OTA)12来驱动。 [0072] 在这种布置中,块121(gm-o1)驱动晶体管M1,而块122(gm-o2) 驱动晶体管M2。 [0073] 包括块121和M1的(第一)电路支路在VM处被偏置,并且包括块122和M2的(第二)电路支路在VP处被偏置。输入级或块123 从低电压(例如1.8V)电源(为了简单起见,在图中不可见)被偏置。 [0074] 具体地,在图3的示例图中: [0075] 输入块123包括耦合到参考电压VREF的第一输入(例如非反相) 和耦合到来自监视块M(来自VOUT的反馈)的输出的第二输入(例如反相); [0076] 块121(在VM处被偏置)包括:第一输入(例如非反相),该第一输入以偏移生成器-ΔV介于其间的方式耦合到来自输入块123 的加载有耦合到地的电阻器Rin-2的第一(例如非反相)输出;以及第二输入(例如反相),该第二输入耦合到来自输入块123的加载有电阻器Rin-1的第二(例如反相)输出; [0077] 块122(在VP处被偏置)包括:第一输入(例如非反相),该第一输入以偏移生成器+ΔV介于其间的方式耦合到来自输入块123 的加载有耦合到地的电阻器Rin-2的第一(例如非反相)输出;以及第二输入(例如反相),该第二输入耦合到来自输入块123的加载有电阻器Rin-1的第二(例如反相)输出。 [0078] 在图3的示意图中,由于耦合到块121和122的相应(例如非反相)输入的两个偏移生成器-ΔV和+ΔV的存在,电路10包括: [0079] 由VM和VDD(包括块123、121和晶体管M1)提供的第一电路,其目的是将VOUT调节为第一目标值VOUT1=VCC5+5V+ΔV/ (gm-in·Rin1,2), [0080] 由VP和VDD(包括块123、122和晶体管M2)提供的第二电路,其目的是是将VOUT调节为第二目标值VOUT2=VCC5+5V-ΔV/ (gm-in·Rin1,2),VOUT2因此可能低于VOUT1,[0081] 其中: [0082] gm-in是块123的跨导, [0083] Rin1,2是块123的负载电阻Rin-1、Rin-2的值(考虑到块123的差分输出,可假设它们具有相同的值)。 [0084] 在图3的示意图中,偏移生成器-ΔV和+ΔV将自动生成用于输出电压VOUT的两个阈值,使得在图3的示例图中(其基于LDO布置的共同特征而仅具纯源化(sourcing)提供能力,也即只能提供而不能吸收电流): [0085] 当VM存在且足够高时,电路将自动调节VM的较高电压 (VOUT=VCC5+5V+ΔV/(gm-in·Rin1,2)),其中M2关闭;并且 [0086] 当VM变得太低而不能调节VOUT(在这种情况下可能具有比 VM更高的值)时,M2接通并调节较低的电压(VOUT=VCC5+5V- ΔV/(gm-in·Rin1,2))。 [0087] 图4的图示出了作为时间(横坐标刻度)的函数的VOUT(纵坐标刻度)的可能的充电瞬态(charging transient)。 [0088] 应当理解,在一个或多个实施例中,只要VOUT低于由偏移生成器-ΔV和+ΔV(图4的左侧)设定的两个阈值VOUT1、VOUT2,则从两个VM和VP(在合理的假设下它们都被激活)抽取电流。 [0089] 当输出VOUT通过(较低)第一阈值VOUT2(图4的中央部分) 时,VP(即M2)下的PMOS将自动关闭,从而仅从VM抽取电流。 [0090] 如果VM变得太低,例如为了调节VOUT的较高值,即VOUT1 (图4的右侧),则将(仅)从VP抽取电流。 [0091] 图3的示意图还包括比较器124,该比较器比较输入块123的两个输出处的信号(即施加到块121、122的输入的信号,其中不考虑偏移生成器-ΔV和+ΔV)并且根据比较的结果来驱动与二极管D1、 D2耦合的两个开关S1、S2(在比较器124与开关S2之间存在逻辑反相器124a)。 [0092] 在图3的示意图中,输入块123的两个输出将不平衡,以补偿通过偏移生成器-ΔV和+ΔV插入的偏移量,不平衡量取决于VOUT是从VM或是从VP被调节。 [0093] 例如比较器124可为用于检测不平衡的低电压比较器,其输出用于对二极管(D1或D2,取决于M1或M2是否被激活)进行整流(即使其短路),使得短路的二极管实际上将从激活的晶体管的电流路径消失。由于使用PMOS并且二极管D1或D2在导电时(即当正向偏置时)被“整流”,这可生成具有零压差的有效且紧凑的解决方案。 [0094] 图5是先前讨论的运行跨导放大器(OTA)布置的可能实施方式的晶体管级(例如MOSFET)表示。 [0095] 图5的示例性实施方式包括镜像OTA,其中图3的输入块123 包括M5和M6。负载电阻Rin1,2由二极管连接的晶体管M8和M7实现。 (VM偏置)块121包括M9、M11、M13、M15,而(VP偏置)块122 包括M10、M12、M14、M16。 [0096] 可通过使由如图5中的数字x9、x6和x1指示的镜像因数不平衡来获得偏移生成器-ΔV和+ΔV。块121和122可通过施加到如图5 所示的M10、M12;M9、M13;M11、M15;M12、M16之间的其他高压晶体管控制端子(例如栅极)的信号EN来使能。这些高压晶体管还有助于保护低压晶体管M10、M12、M9、M12免受高电压输入VM和VP 的影响。 [0097] 通过电路检视,在图5的示例性实施方式中生成的偏移±ΔV为: [0098] ±ΔV≈±(3/15)(It/gm7-8) [0099] 其中: [0100] It为输入差分对(M5和M6)的尾电流, [0101] gm7-8为晶体管M7和M8的跨导。 [0102] 在诸如电源管理设备的各种类型的设备中,可以集成电路的形式使用如本文所讨论的电路。 [0103] 如图6所示,可在硬盘驱动器(HDD)的电机驱动器DC中使用如本文所讨论的电路。 [0104] 根据一个或多个实施例的电路(例如10)可包括: [0105] 第一供电端子(例如VM)、第二供电端子(例如适于连接到高于VM的电压的VP)以及输出端子(例如VOUT), [0106] 具有电流路径(例如在诸如MOSFET的场效应晶体管的情况下的源极-漏极)和控制端子(例如在场效应晶体管的情况下的栅极,诸如MOSFET)的第一晶体管(例如M1),第一晶体管的电流路径耦合在第一供电端子与输出端子之间, [0107] 具有电流路径和控制端子的第二晶体管(例如M2),第二晶体管的电流路径耦合在第二供电端子与输出端子之间, [0108] 耦合到第一供电端子的第一驱动电路块(例如121),第一驱动电路块耦合到第一晶体管的控制端子,以在所述输出端子提供具有来自所述第一供电端子(VM)的目标值(例如VOUT1)的调节电压, [0109] 耦合到第二供电端子的第二驱动电路块(例如122),第二驱动电路块耦合到第二晶体管的控制端子,以在所述输出端子提供来自所述第二供电端子的调节电压, [0110] 对所述输出端子上的电压敏感(例如经由监视器电路M)的输入电路块(例如123),所述输入电路块耦合到所述第一和第二驱动电路块并且配置成激活所述第二晶体管,从而由于所述输出端子处的电压低于目标值而在所述输出端子处提供来自所述第二端子的调节电压(例如代替提供来自所述第一端子的调节电压:参见图4的图示)。 [0111] 一个或多个实施例可包括耦合到第二晶体管的控制端子的第二驱动电路块,以在所述输出端子处提供具有另外的目标值(例如VOUT2)的来自所述第二供电端子的调节电压,该另外的目标值可选地低于所述目标值(例如VOUT1)。 [0112] 一个或多个实施例可包括信号生成器(-ΔV,+ΔV),其相反的极分别设置在输入电路块(123)与第一驱动电路块(121)和第二驱动电路块(122)的输入之间。 [0113] 在一个或多个实施例中,第一驱动电路块和第二驱动电路块以及输入电路块可包括跨导电路块。 [0114] 在一个或多个实施例中,第一驱动电路块和第二驱动电路块以及输入电路块可包括具有非反相和反相输入的差分电路块(例如OTA 布局),其中: [0115] 输入电路块包括对所述输出端子上的电压和参考电压(例如 VREF)差分敏感的输入以及差分输出(参见例如图3中的+和-), [0116] 第一和第二驱动电路块包括相应或同源耦合到输入电路块的差分输出的输入(例如在所示示例性极性的情况下,其中121、122的两个非反相输入耦合到123的正输出,而121、122的两个反相输入耦合到123的负输出:在不同的电路极性的情况下符号可能不同)。 [0117] 在一个或多个实施例中: [0118] 输入电路块可包括电阻加载(例如Rin-1、Rin-2)的差分输出;和/ 或 [0119] 第一和第二驱动电路块可包括具有极性相反的耦合信号生成器的同源输入(例如对于两者而言均为非反相)。 [0120] 一个或多个实施例可在第一和第二晶体管到输出端子的电流路径中分别包括二极管(例如D1、D2),这些二极管被布置成(例如在所示示例性极性的情况下,这些二极管的阴极与输出端子连接)经由输出端子来使第一供电端子与第二供电端子之间的电流流动反向。 [0121] 一个或多个实施例可包括: [0122] 对所述第一和第二晶体管敏感的控制电路(例如124),其在电流在第一和第二晶体管朝向输出端子的电流路径中流动时是有效的,以及 [0123] 与所述二极管耦合的相应开关(例如S1、S2),所述开关可由控制电路选择性地激活以使二极管短路,其中短路的二极管允许电流流向输出端子。 [0124] 根据一个或多个实施例的设备(例如100)可包括: [0125] 根据一个或多个实施例的电路, [0126] 耦合到电路的输出端子的负载(例如COUT),通过输出端子对负载提供调节电压。 [0127] 在一个或多个实施例中,负载可具有耦合到电路的输出端子的第一端子和接收基准电压(例如VCC5)的第二端子,其中通过电路的输出端子的所述调节电压被以相加方式(例如“在之上,”VCC5+5V “)提供给基准电压。 [0128] 根据一个或多个实施例的装置(参见例如HDD;图6中的DC) 可包括根据一个或多个实施例的设备,该设备向装置提供至少一个调节电压。 [0129] 在一个或多个实施例中,这种装置可包括提供有所述至少一个调节电压的DC-DC转换器(例如BC、R、L、C)。 [0130] 方法可包括: [0131] 提供根据一个或多个实施例的电路, [0132] 感测(例如123,M)所述输出端子上的电压, [0133] 激活所述第二晶体管,从而由于所述输出端子处的电压低于所述第一值(VOUT1)而在所述输出端子处提供来自所述第二端子的调节电压。 [0134] 在不损害基本原理且不脱离保护范围的情况下,相对于仅通过示例的方式公开的内容而言,细节和实施例可能变化甚至显著变化。 [0136] 可组合上述各种实施例以提供其他实施例。 [0137] 可根据上述详细描述对这些实施例进行这些和其他改变。通常在所附权利要求中,所使用的术语不应被解释为将权利要求限制于说明书和权利要求书中公开的具体实施例,而应被解释为包括所有可能的实施例并且具有这些权利要求享有的等同物的全部范围。因此,权利要求不受本公开的限制。 |