一种直流失调消除电路专利检索-串联人工智能专利检索查询-专利查询网

一种直流失调消除电路

阅读：551发布：2020-05-11

专利汇可以提供一种直流失调消除电路专利检索，专利查询，专利分析的服务。并且本发明公开了一种直流失调消除电路包括电阻 R1至电阻R7、运算放大器 OPA1、运算放大器 OPA2、电容C1、电容C2、MOS管NMOS1、MOS管NMOS2、第一MOS管串联电阻以及第二MOS管串联电阻，第一MOS管串联电阻的栅极连接基准电压，第二MOS管串联电阻的漏极连接MOS管NMOS2的栅极，第二MOS管串联电阻的源极连接MOS管NMOS2的源极，第二MOS管串联电阻的栅极连接基准电压。本发明增加栅源短接的MOS管NMOS1和MOS管NMOS2作为共模电压快速建立支路，MOS管串联电阻替代传统结构中的大电阻，可以明显减小芯片面积。，下面是一种直流失调消除电路专利的具体信息内容。

权利要求

1.一种直流失调消除电路，其特征在于，包括电阻R1至电阻R7、运算放大器OPA1、运算放大器OPA2、电容C1、电容C2、MOS管NMOS1、MOS管NMOS2、第一MOS管串联电阻以及第二MOS管串联电阻，所述电阻R1的一端连接信号输入端VIP，电阻R2的一端连接信号输入端VIN，电阻R1的另一端、电阻R3的一端和电阻R5的一端均连接运算放大器OPA1的同相输入端，电阻R2的另一端、电阻R4的一端和电阻R6的一端连接运算放大器OPA1的反相输入端，电阻R5的另一端和电容C1的一端均与运算放大器OPA2的同相输入端连接，电阻R6的另一端和电容C2的一端均与运算放大器OPA2的反相输入端连接，电容C1的另一端、MOS管NMOS1的栅极和MOS管NMOS1的漏极均与运算放大器OPA2的反相输出端连接，电容C2的另一端、MOS管NMOS2的栅极和MOS管NMOS2的漏极均与运算放大器OPA2的同相输出端连接，MOS管NMOS1的源极和电阻R3的另一端均与运算放大器OPA1的同相输出端连接作为信号输出端VOP，MOS管NMOS2的源极和电阻R4的另一端均与运算放大器OPA1的反相输出端连接作为信号输出端VON，第一MOS管串联电阻的漏极连接MOS管NMOS1的栅极，第一MOS管串联电阻的源极连接MOS管NMOS1的源极，第一MOS管串联电阻的栅极连接基准电压，第二MOS管串联电阻的漏极连接MOS管NMOS2的栅极，第二MOS管串联电阻的源极连接MOS管NMOS2的源极，第二MOS管串联电阻的栅极连接基准电压。
2.如权利要求1所述的一种直流失调消除电路，其特征在于，所述第一MOS管串联电阻包括多个MOS管，多个MOS管依次排列，前一个MOS管的漏极连接相邻的MOS管的源极，且首个MOS管的源极连接MOS管NMOS1的源极，最后一个MOS管的漏极连接MOS管NMOS1的栅极，且多个MOS管的栅极均连接基准电压。
3.如权利要求1所述的一种直流失调消除电路，其特征在于，所述第二MOS管串联电阻包括多个MOS管，多个MOS管依次排列，前一个MOS管的漏极连接相邻的MOS管的源极，且首个MOS管的源极连接MOS管NMOS2的源极，最后一个MOS管的漏极连接MOS管NMOS2的栅极，且多个MOS管的栅极均连接基准电压。

说明书全文

一种直流失调消除电路

技术领域

[0001] 本发明涉及无线通信与集成电路设计技术领域，尤其涉及一种直流失调消除电路。

背景技术

[0002] 目前，随着科技的发展，各种便携式电子产品成为日常生活中不可或缺的工具。接收机是这类产品重要组成部分，高性能接收机是集成电路设计者所追求的目标之一。因为零中频接收机在功耗和集成度方面有较大优势，而被广泛应用在无线设备中。在零中频接收机中，中频信号位于零频附近，由于失配引入的失调会同中频信号一起被逐级放大。当失调达到一定量级会是的链路直流工作点偏移，甚至会使得通道饱和，导致接收机性能大幅度降低或者无法正常工作，因此直流失调消除技术在零中频接收机中较为关键。

[0003] 常用的直流失调消除方法分为模拟直流失调消除方法和数字直流失调消除方法。数字直流失调消除方法需要设计复杂的数字算法，不利于提高集成度。常用的模拟直流失调方法在幅频响应上相当于高通滤波器，可以消除直流信号和一部分低频信号，达到消除直流失调的效果。

[0004] 但是，现有的方案存在以下缺陷：

[0005] 如图1所示，传统的模拟直流失调电路需要很大的电阻和电容获取较低的高通拐角，减小低频信号损失。由于大电阻和大电容的存在，会使得共模电压建立时间很长，甚至达到毫秒级，会直接影响接收机建立速度，另外大电阻会使得芯片面积较大。

发明内容

[0006] 为了克服现有技术的不足，本发明的目的在于提供一种直流失调消除电路，其能解决现有技术建立时间长、芯片面积大的技术问题。

[0007] 本发明采用如下技术方案实现：

[0008] 一种直流失调消除电路，包括电阻R1至电阻R7、运算放大器OPA1、运算放大器OPA2、电容C1、电容C2、MOS管NMOS1、MOS管NMOS2、第一MOS管串联电阻以及第二MOS管串联电阻，所述电阻R1的一端连接信号输入端VIP，电阻R2的一端连接信号输入端VIN，电阻R1的另一端、电阻R3的一端和电阻R5的一端均连接运算放大器OPA1的同相输入端，电阻R2的另一端、电阻R4的一端和电阻R6的一端连接运算放大器OPA1的反相输入端，电阻R5的另一端和电容C1的一端均与运算放大器OPA2的同相输入端连接，电阻R6的另一端和电容C2的一端均与运算放大器OPA2的反相输入端连接，电容C1的另一端、MOS管NMOS1的栅极和MOS管NMOS1的漏极均与运算放大器OPA2的反相输出端连接，电容C2的另一端、MOS管NMOS2的栅极和MOS管NMOS2的漏极均与运算放大器OPA2的同相输出端连接，MOS管NMOS1的源极和电阻R3的另一端均与运算放大器OPA1的同相输出端连接作为信号输出端VOP，MOS管NMOS2的源极和电阻R4的另一端均与运算放大器OPA1的反相输出端连接作为信号输出端VON，第一MOS管串联电阻的漏极连接MOS管NMOS1的栅极，第一MOS管串联电阻的源极连接MOS管NMOS1的源极，第一MOS管串联电阻的栅极连接基准电压，第二MOS管串联电阻的漏极连接MOS管NMOS2的栅极，第二MOS管串联电阻的源极连接MOS管NMOS2的源极，第二MOS管串联电阻的栅极连接基准电压。

[0009] 进一步地，所述第一MOS管串联电阻包括多个MOS管，多个MOS管依次排列，前一个MOS管的漏极连接相邻的MOS管的源极，且首个MOS管的源极连接MOS管NMOS1的源极，最后一个MOS管的漏极连接MOS管NMOS1的栅极，且多个MOS管的栅极均连接基准电压。

[0010] 进一步地，所述第二MOS管串联电阻包括多个MOS管，多个MOS管依次排列，前一个MOS管的漏极连接相邻的MOS管的源极，且首个MOS管的源极连接MOS管NMOS2的源极，最后一个MOS管的漏极连接MOS管NMOS2的栅极，且多个MOS管的栅极均连接基准电压。

[0011] 相比现有技术，本发明的有益效果在于：.

[0012] 本发明增加栅源短接的MOS管NMOS1和MOS管NMOS2作为共模电压快速建立支路，MOS管串联电阻替代传统结构中的大电阻，可以明显减小芯片面积。附图说明

[0013] 图1为现有技术的直流失调消除电路结构图；

[0014] 图2为本发明的一种直流失调消除电路的电路结构图；

[0015] 图3为本发明的第一MOS管串联电阻或第二MOS管串联电阻的电路结构图；

[0016] 图4为本发明的一种直流失调消除电路与现有技术的直流失调消除电路共模电压建立时间仿真图。

具体实施方式

[0017] 下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

[0018] 如图2所示，本发明提供了一种直流失调消除电路，包括电阻R1至电阻R7、运算放大器OPA1、运算放大器OPA2、电容C1、电容C2、MOS管NMOS1、MOS管NMOS2、第一MOS管串联电阻以及第二MOS管串联电阻，MOS管串联电阻替代传统结构中的大电阻，电阻R1的一端连接信号输入端VIP，电阻R2的一端连接信号输入端VIN，电阻R1的另一端、电阻R3的一端和电阻R5的一端均连接运算放大器OPA1的同相输入端，电阻R2的另一端、电阻R4的一端和电阻R6的一端连接运算放大器OPA1的反相输入端，电阻R5的另一端和电容C1的一端均与运算放大器OPA2的同相输入端连接，电阻R6的另一端和电容C2的一端均与运算放大器OPA2的反相输入端连接，电容C1的另一端、MOS管NMOS1的栅极和MOS管NMOS1的漏极均与运算放大器OPA2的反相输出端连接，电容C2的另一端、MOS管NMOS2的栅极和MOS管NMOS2的漏极均与运算放大器OPA2的同相输出端连接，MOS管NMOS1的源极和电阻R3的另一端均与运算放大器OPA1的同相输出端连接作为信号输出端VOP，MOS管NMOS2的源极和电阻R4的另一端均与运算放大器OPA1的反相输出端连接作为信号输出端VON，第一MOS管串联电阻的漏极连接MOS管NMOS1的栅极，第一MOS管串联电阻的源极连接MOS管NMOS1的源极，第一MOS管串联电阻的栅极连接基准电压，第二MOS管串联电阻的漏极连接MOS管NMOS2的栅极，第二MOS管串联电阻的源极连接MOS管NMOS2的源极，第二MOS管串联电阻的栅极连接基准电压。

[0019] 如图3所示，本发明的第一MOS管串联电路和第二MOS管串联电路实际结构相同，均包括多个MOS管，以第一MOS管串联电路为例，该多个MOS管依次排列，前一个MOS管的漏极连接相邻的MOS管的源极，且首个MOS管的源极连接MOS管NMOS1的源极，最后一个MOS管的漏极连接MOS管NMOS1的栅极，且多个MOS管的栅极均连接基准电压。以第二MOS管串联电路为例，则多个MOS管依次排列，前一个MOS管的漏极连接相邻的MOS管的源极，且首个MOS管的源极连接MOS管NMOS2的源极，最后一个MOS管的漏极连接MOS管NMOS2的栅极，且多个MOS管的栅极均连接基准电压。

[0020] 在传统电路结构上，参考图1，正常工作时，在幅频响应上相当于高通滤波器，可以滤除直流信号和一部分低频信号，达到消除直流失调的效果；信号直流增益A(0)可以简化表示为：上式中，Av(0)表示运算放大器OPAt1的开环直流增益，Avf(0)表示运算放大器OPAt2的开环直流增益；Rt3/Rt1是主信号链路闭环直流增益，实际电路中考虑到噪声和线性的因素，Rt1的值可能取值几千欧姆到十几千欧姆，而Rt3的值是Rt1的几倍到十几倍。为简化分析，考虑主信号链路增益为1的情况，即Rt3的值与Rt1相等，此时公式(1)的分母前一项约为0，公式(1)可写为：可以看出为了较大直流
失调消除能力(A(0)小)，应减小Rt5取值。高通拐点HP可以表示为：因此为了减小主信号的低频损失，应该使得HP越小越好，由前面分析得知Rt5较小，因此需要Rt7和Ct1乘积较大；在实际电路设计中考虑到芯片面积，Rt7会取较大，甚至达几兆欧姆，会消耗很大的芯片面积。本发明相比传统电路，增加栅源短接的MOS管NMOS1和NMOS2作为共模电压快速建立支路；第一MOS管串联电阻和第二MOS管串联电阻用于代替传统结构的大电阻(图1中Rt7和Rt8)，会明显减小芯片面积，具体原理如下：

[0021] 在链路上电时，A和B两点的电位会被迅速拉高；由于链路存在失调(可能达几十或者上百毫伏特)，由于主信号链路运放的作用，会使得VOP和VON两个电位一个较高，另一个较低；此时模拟直流失调会检测VOP和VON电压值，并将电流值反馈给输入端VIP和VIN，这个反馈电流与电阻R1和R2相乘得到调节电压，加到输入端VIN和VIP上，进而输出端电压VOP和VON会做出相应改变；如此循环，直到VOP和VON差值很小，共模电压建立完成；对于传统电路结构由于Rt7、Rt8和电容C1、C2很大，会使得整个建立过程很慢。

[0022] 共模电压建立之初，A和B电位被很快拉高，假设VOP电位较高，VON电位较低，由于NOMS1和NMOS2相当于二极管，根据二极管工作原理，VON的电压会被很快拉高，接近B点电位；而且由于主信号链路OPA1的作用，VOP的电压会同步被拉低；共模电压建立完成后，由于NMOS1和NMOS2栅源电压差接近为0，它们会工作在截止区，相当于断路，对电路不再起作用。

[0023] 在图4中，实线为本发明的共模电压建立仿真时间曲线，虚线为传统电路结构的仿真时间曲线。通过图4可以看出，本发明所提供的直流失调消除电路共模电压建立更加迅速，对于同一共模电压(能使得电路正常工作的共模电压)，所发明电路共模电压建立时间比传统结构快约38％，该仿真说明了所发明结构对于减小共模电压建立时间的有效性。

[0024] 上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

标题	发布/更新时间	阅读量
运行控制方法、装置、烹饪器具和计算机可读存储介质	2020-05-08	742
一种窄纳秒主动调Q光纤激光器	2020-05-08	491
一种运用SIFT和SVD感知哈希的GF-2影像完整性认证方法	2020-05-11	943
一种USB3.0多滑环串联结构	2020-05-11	478
一种非掺杂白光发光层串联有机电致发光器件	2020-05-08	683
基于电流检测控制重合闸的电源管理系统及检测控制方法	2020-05-08	106
一种直流失调消除电路	2020-05-11	551
电池单体电阻能量消耗型均衡电路	2020-05-08	393
一种基于模块化多电平的九开关变换器及控制方法	2020-05-08	893
一种快速检测充电器充电参数的装置及方法	2020-05-11	609

一种直流失调消除电路

一种直流失调消除电路

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：