| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 存储器件及其控制方法 | CN202280004356.5 | 2022-09-21 | CN118057964A | 2024-05-21 | 徐丽; 董祖奇; 李建平 |
| 一种存储器件包括：存储单元阵列，所述存储单元阵列包括连接于多条字线和多条位线之间的多个存储单元；以及耦接至所述存储单元阵列的充电控制电路。所述多个存储单元包括连接于字线和选定位线之间的选定存储单元以及连接于所述字线和未选定位线之间的未选定存储单元。所述充电控制电路被配置为向所述未选定位线提供预充电电压，所述预充电电压介于‑3伏和‑5伏之间。 | ||||||
| 2 | 一种存储器控制器、存储系统及其操作方法 | CN202211449324.4 | 2022-11-18 | CN118057540A | 2024-05-21 | 黄真; 李康 |
| 本申请提供一种存储器控制器、存储系统及其操作方法，存储器控制器用于控制存储器器件，存储器控制器被配置为：在读取失败时依据所述存储块的擦除循环次数，查找对应于所述擦除循环次数所属范围的读取重试表；所述读取重试表包括多个读取偏压组；依据所述读取重试表中的多个读取偏压组，对所述存储块执行读取重试操作。本申请基于原始对存储器器件已有的最优读取偏压组中的重试读取电压，通过存储块的擦除循环次数来索引查找对应于擦除循环次数所属范围的读取重试表，既能够提高索引查找最优的读取偏压组的效率，还能提升索引查找到的读取偏压组的适配度。 | ||||||
| 3 | 与验证操作有关的存储器装置和操作该存储器装置的方法 | CN202310692585.7 | 2023-06-12 | CN118057539A | 2024-05-21 | 李宗勋; 朴世泉 |
| 本申请涉及与验证操作有关的存储器装置和操作该存储器装置的方法。一种存储器装置包括：多个存储器单元，其通过多个编程循环被编程为第一编程状态；页缓冲器，其被配置为在所述多个编程循环中的每一个中执行验证第一编程状态的验证操作；以及控制逻辑，其被配置为随着所述多个编程循环依次执行，调节第一评估操作的第一评估时间以减小第二评估操作的第二评估时间与第一评估时间之间的差。 | ||||||
| 4 | 非易失性存储器装置和存储装置 | CN202311020907.X | 2023-08-14 | CN118057536A | 2024-05-21 | 吴银珠; 慎钒揆 |
| 提供非易失性存储器装置和存储装置。所述非易失性存储器装置包括设置在基底上的子块。子块包括：第一子块，连接到包括第一数量的字线的第一字线组；以及第二子块，连接到包括第二数量的字线的第二字线组。第一子块包括：至少一个第一存储器单元，存储M位数据；以及第二存储器单元，各自存储N位数据。第二子块包括：至少一个第三存储器单元，存储K位数据；以及第四存储器单元，各自存储L位数据。M、N、K和L是正整数，N大于M，并且L大于K。第一数量和第二数量不同，并且所述至少一个第一存储器单元和所述至少一个第三存储器单元包括不同数量的存储器单元。 | ||||||
| 5 | 存储器装置 | CN202311534314.5 | 2023-11-17 | CN118057535A | 2024-05-21 | 梁裕锡 |
| 公开了一种存储器装置。所述存储器装置包括：外围电路结构；以及单元阵列结构，垂直叠置在外围电路结构上。单元阵列结构包括存储器单元区域，存储器单元区域包括多个晶体管结构和电连接到所述多个晶体管结构中的相应的晶体管结构的多个电容器结构。外围电路结构包括第一区域和第二区域，第一区域包括结合到存储器单元区域的多条位线的感测放大器，第二区域包括被配置为生成内部电源电压以提供给感测放大器的第一电压驱动器电路。 | ||||||
| 6 | 存储器的读电路 | CN202211463550.8 | 2022-11-21 | CN118057530A | 2024-05-21 | 郝午阳; 熊保玉; 余赣湘 |
| 本发明提供一种存储器的读电路，包括：灵敏放大器、与灵敏放大器连接的读阵列和参考电路，读阵列包括位于一列上的多个存储单元；参考电路包括参考电阻和参考阵列，参考阵列用于匹配读阵列在读操作时由未开启的存储单元产生的漏电流。 | ||||||
| 7 | 一种存储器控制器、存储器器件、存储系统及其操作方法 | CN202211449836.0 | 2022-11-18 | CN118057286A | 2024-05-21 | 黄真; 李康; 张哲 |
| 本申请提供一种存储器控制器、存储器器件、存储系统及其操作方法，存储器控制器被配置为：在待存数据中查找到预设待替换编程位阶所对应的待替换二进制编码；待存数据为待写入至存储单元的数据；将待存数据中的待替换二进制编码置换为预设顶替编程位阶所对应的顶替二进制编码，并产生一个连结顶替二进制编码对应的存储地址的替位标志符。本申请通过修改存储器控制器的数据编码方式来减少态的个数，帮助缩短存储器器件的编程时长、减少干扰，提高存储器器件的数据保留能力以增加数据的可靠性。另外，因为提升了数据保留能力，由于数据保留能力越强固件定期刷新的周期越少，因此还可以减少存储器器件的擦除循环开销，提升存储器器件的使用寿命。 | ||||||
| 8 | 基于复合温度来管理存储器子系统 | CN202280066921.0 | 2022-10-06 | CN118056240A | 2024-05-17 | C·W·伊根 |
| 识别各自指示系统的多个装置中的相应装置处的温度的多个装置温度值。确定所述多个装置中的每一装置的相应复合温度阈值比。确定所述多个装置中的每一装置的基于所述相应复合温度阈值比及所述相应装置温度值的相应归一化值。确定所述多个装置中的最大归一化值。设置基于所述多个装置中的所述最大归一化值的所述系统的复合温度。 | ||||||
| 9 | 具有正向增强的写入多路复用器的存储器 | CN202280067533.4 | 2022-10-06 | CN118056239A | 2024-05-17 | H·李; A·C·科塔; D·赛思 |
| 提供了一种包括写入多路复用器的存储器，该写入多路复用器在多个位线列之间进行多路复用。该多路复用器包括正向增强电路，该正向增强电路对晶体管的栅极处的电压施加正向增强以增强那些晶体管的导通状态。该正向增强可作为写入驱动器电路处的负向增强的补充或替代。 | ||||||
| 10 | 高气流存储设备阵列和相关电子模块 | CN202280066950.7 | 2022-10-13 | CN118056237A | 2024-05-17 | T·W·奥莱西维奇 |
| 提供了一种用于操作存储模块的电子组件。该电子组件包括具有前框架和两个侧轨的开放式框架结构，该前框架包括被构造成接收空气的前开口，该两个侧轨联接到该前框架的相对侧。每个侧轨包括侧开口和延伸部分。该侧开口被构造成将由该前开口接收的该空气至少部分地引导出该开放式框架结构。该延伸部分从该侧开口远离该前框架延伸并被构造成保持存储模块。该电子组件包括靠近该前框架的相对侧联接并具有锁定位置和释放位置的杆件条，该锁定位置被配置为将该存储模块锁定到底盘基座上，该释放位置被配置为从该底盘基座释放该存储模块。 | ||||||
| 11 | 管道寄存器及包括管道寄存器的半导体设备 | CN202310368768.3 | 2023-04-06 | CN118053486A | 2024-05-17 | 金宪基; 蔡炅敏 |
| 本申请涉及管道寄存器及包括管道寄存器的半导体设备。一种管道寄存器包括：多个寄存器单元，其被构造为响应于控制信号而输出数据；以及管道控制电路，其被构造为通过对在读取使能信号的激活时间期间被激活的时钟信号进行分频来生成参考定时信号，并且基于读取使能信号和参考定时信号生成控制信号。 | ||||||
| 12 | 一种移位寄存器、栅极驱动电路及显示装置 | CN202211436681.7 | 2022-11-16 | CN118053485A | 2024-05-17 | 张舜航; 张振宇; 张震; 刘冬妮; 林允植; 玄明花; 郑皓亮; 肖丽; 李佩柔; 李卓 |
| 本发明实施例提供了一种移位寄存器、栅极驱动电路及显示装置，通过设置防漏电模块，在栅极信号输出端需要输出第二时钟信号端所提供的信号时，第三节点处由于漏电积累的高电位可以通过防漏电模块释放至第四电源端，可以保证第三节点处的电位不会由于漏电而漏成第二电源端的电位，这样就不会影响第二节点的电位，可以保证第四节点自举，保证第二输出模块将第二时钟信号端所提供信号正常输出至栅极信号输出端。因此本发明实施例解决了由于PMOS管子漏电，导致栅极信号输出端输出异常的问题，优化了外部因素对PMOS管子损伤带来的移位寄存器无输出问题，实现更稳定的LED显示产品。 | ||||||
| 13 | 用于控制存储器件中的存储块的方法 | CN202211610579.4 | 2022-12-12 | CN118053480A | 2024-05-17 | 胡海洋 |
| 本公开描述了一种控制存储块的方法。该方法包括：确定多个地址单元(AU)中的第一组AU的第一写入版本号，其中，第一组AU中的每个AU包括多个存储块的至少一个逻辑块地址(LBA)；以及确定第一组AU的第二写入版本号。该方法包括：计算第一写入版本号与第二写入版本号之间的差；以及确定多个AU中的第二组AU的第三写入版本号。该方法还包括：使用第一写入版本号、差和第三写入版本号来确定第一组AU的动态属性；使用动态属性来确定第一组AU的活跃状态；以及基于活跃状态来移动数据。 | ||||||
| 14 | 存储器装置和操作该存储器装置的方法 | CN202310615857.3 | 2023-05-29 | CN118053477A | 2024-05-17 | 郑载烨; 郭东勋; 文映朝; 辛弦燮 |
| 本文提供了一种用于执行模糊‑精细编程操作的存储器装置和操作该存储器装置的方法。该存储器装置包括：存储块，其包括多个存储器单元；外围电路，其被配置为对所述多个存储器单元当中的所选存储器单元执行编程操作；以及控制逻辑，其被配置为控制由外围电路执行的编程操作。控制逻辑被配置为控制外围电路对所述多个存储器单元当中的联接到第一字线的第一存储器单元执行模糊编程操作，对存储器单元当中的联接到与第一字线相邻的第二字线的第二存储器单元执行模糊编程操作，并且通过减小要施加到第二字线的验证通过电压来对第一存储器单元执行精细编程操作。 | ||||||
| 15 | 一次性可编程存储器的写入电路及存储装置 | CN202211459389.7 | 2022-11-17 | CN118053475A | 2024-05-17 | 赵如月; 支凡 |
| 本发明涉及一种一次性可编程存储器的写入电路及一种存储装置。所述写入电路中，选择模块用于选择设定数量的存储单元进行编程，使被选中的存储单元的第二连接端接至地而形成电流通路，并在被选中的所述存储单元被烧通后将电流通路断开，电压模块用于在被选中的存储单元的控制端施加设定电压，电流检测模块用于从电流通路获取采样电流，并在采样电流超过参考电流时输出烧通信号，所述选择模块根据所述烧通信号使电流通路断开。通过及时将流过烧通存储单元的大电流关断，可以减小电流消耗，降低对电压模块电流输出能力的要求，有助于缩小电压模块在装置中占据的面积以及降低电路功耗。所述存储装置包括所述写入电路。 | ||||||
| 16 | 存储电路、存储装置、电子设备 | CN202211440011.2 | 2022-11-17 | CN118053470A | 2024-05-17 | 蔡江铮; 布明恩; 欧阳晟; 程宽 |
| 本申请提供一种存储电路、存储装置、电子设备，涉及存储技术领域。该存储电路包括多个存储块、主要输入输出电路、全局位线。每一存储块中包括存储阵列以及与存储阵列连接的本地输入输出电路；其中，主要输入输出电路中包括全局预充电单元，该全局预充电单元用于对全局位线进行全局预充电。本地输入输出电路中包括本地控制电路；该本地控制电路被配置为：在全局预充电单元停止对全局位线进行全局预充电之前，对全局位线进行预充电；并且，在完成预充电之后，将来自存储阵列中的读取信号输出至全局位线。 | ||||||
| 17 | 存储器件、存储器件的操作方法和存储系统 | CN202310907998.2 | 2023-07-24 | CN118053467A | 2024-05-17 | 黄晙夏; 李泳斌; 金刚逸; 宋新美; 吴起硕; 黄斗熙 |
| 提供了一种存储器件、存储器件的操作方法和存储系统。所述存储器件包括：包括多个存储单元行的存储单元阵列；刷新控制电路，其被配置为输出刷新行地址以控制将对所述多个存储单元行中的至少一个存储单元行执行的刷新操作；以及控制逻辑电路，其被配置为从存储控制器接收与多个模式中的模式相对应的错误检查和清理(ECS)设定数据，将所述ECS设定数据存储在模式寄存器中，并且响应于从所述存储控制器提供的刷新命令，基于所述ECS设定数据的值向所述刷新控制电路提供要被刷新的存储单元行的目标行地址。 | ||||||
| 18 | 一种基于五行乐理的音乐播放装置 | CN202410180551.4 | 2024-02-18 | CN118053459A | 2024-05-17 | 陆振李; 廖嘉庚; 陆彬华; 黄本启 |
| 本发明公开了一种基于五行乐理的音乐播放装置，包括装置外壳，所述装置外壳的前端面设有凹槽，所述凹槽的顶部设有光源组件，所述凹槽内设有控制组件，所述控制组件的下方设有声源组件，所述声源组件的内侧设有输入组件。本发明采用上述的一种基于五行乐理的音乐播放装置，不仅能够播放用户所需要的五行音乐，而且具有多种控制方式，可有效提高用户的使用体验。 | ||||||
| 19 | 数据处理装置、磁记录再现装置以及磁记录再现系统 | CN202311073661.2 | 2023-08-24 | CN118053455A | 2024-05-17 | 冈本和晃; 礒胁洋介 |
| 提供能够导出适当的控制条件的数据处理装置、磁记录再现装置以及磁记录再现系统。根据实施方式，数据处理装置包括能够取得与磁记录再现装置的控制条件相关的部分数据的接口部、和能够对所述部分数据进行处理的处理部。所述处理部能够基于所述部分数据的特性，利用第1模型对所述部分数据进行处理来导出第1数据。所述第1数据的第1分辨率比所述部分数据的部分分辨率高。所述处理部能够基于所述特性，利用第2模型对所述部分数据进行处理来导出第2数据。所述第2模型与所述第1模型不同，所述第2数据的第2分辨率比所述部分分辨率高。 | ||||||
| 20 | 一种移位寄存器、驱动电路、显示面板和显示装置 | CN202410091448.2 | 2024-01-23 | CN118053370A | 2024-05-17 | 奚苏萍 |
| 本发明实施例提供一种移位寄存器、驱动电路、显示面板和显示装置。移位寄存器中：第一输入单元用于向第一节点写入信号；第一输出单元的控制端与第一节点耦接，第一输出单元的第一端接收第一电压信号，第一输出单元的第二端耦接信号输出端；第二输入单元用于向第二节点写入信号；第二输出单元的控制端与第二节点耦接，第二输出单元的第一端接收第一时钟信号，第二输出单元的第二端耦接信号输出端；维持单元的输出端与第二节点耦接，维持单元用于至少在第一输出单元关闭且第二输出单元开启的时段维持第二节点的电位，保证在信号输出端输出使能信号的时段维持第二节点的电位，保证信号输出端的输出状态。 | ||||||
QQ群二维码
意见反馈
意见反馈