技术领域
[0001] 本
发明涉及半导体集成
电路制造领域，特别涉及一种改善热载流子效应的半导体器件及其制造方法。
背景技术
[0002] 随着半导休器件的集成度变得更高，晶体管源极和漏极间的距离越来越小。随着源极与漏极间的
沟道区由于漏极的高度集成而变得更短，变短的沟道区将引发短沟道效应。短沟道效应将引发沟道热载流子注入效应(Channel HotElectron Injection)。沟道热载流子注入效应是小尺寸MOSFET中热载流子所呈现出的一种现象，也称为沟道
雪崩注入效应，即是沟道中部分高
能量的热载流子往栅
氧化层注入的一种现象。当沟道中
电场很强时，由于漏结
雪崩击穿或沟道雪崩击穿倍增出的载流子，若在两次碰撞之间积累起的能量足以跨越Si-SiO2界面势垒(
电子势垒＝3.15eV，空穴势垒＝3.8eV)，则这些热载流子(同时若获得纵向的动量的话)就有可能注入到栅氧化层中去(因为电子与空穴的
平均自由程不同，则电子注入的几率要比空穴高3个数量级)。一般，p-沟器件的雪崩注入现象要强于n-沟器件，因为p-沟器件的漏极电位对电子注入起着促进作用，而对空穴注入起着抑制作用。
[0003] 沟道热载流子注入效应将使半导体器件的电特性和可靠性恶化。因此，为了减小短沟道效应，可将具有低浓度杂质分布的轻掺杂漏极(LDD)结构置于漏极区与沟道区之间，或者在漏极与沟道之间执行
离子注入工艺，这将使热载流子效应或穿通效应最小化。但如果在漏极或源极中的离子注入或扩散工艺中发生意外问题，热载流子将必然使MOSFET元件的工作特性更加恶化。
发明内容
[0004] 本发明要解决的技术问题是提供一种改善热载流子效应的半导体器件及其制造方法，以解决半导体器件中存在沟道热载流子注入效应的问题。
[0005] 为解决上述技术问题，本发明一种半导体器件，包括：
[0006] 具有沟道区的衬底，所述衬底包括
硅衬底和位于所述硅衬底上的硅锗层；
[0007] 位于所述沟道区之上的栅极结构，所述栅极结构包括栅介电层和栅
电极；
[0008] 形成于所述栅极结构两侧的侧墙；
[0009] 形成于衬底中，位于所述沟道区两侧的源/漏区，所述源/漏区包括轻掺杂源/漏区和重掺杂源/漏区；
[0010] 所述硅锗层内，从与所述硅衬底相邻的面到与所述栅极结构相邻的面间，其锗的组分百分比从高到低依次递减。
[0011] 可选的，所述硅锗层内锗组分百分比的最高值的范围为5％至100％。
[0012] 可选的，所述硅锗层内锗的组分百分比的最低值为0％。
[0013] 可选的，所述硅锗层的厚度为10埃～1000埃。
[0014] 本发明还提供一种半导体器件制造方法，包括以下步骤：
[0015] 提供一硅衬底，在所述硅衬底上形成硅锗层，所述硅锗层内，从与所述硅衬底相邻的面到与所述栅极结构相邻的面间，其锗的组分百分比从高到低依次递减；所述硅衬底和其上形成的硅锗层共同组成衬底；
[0016] 在所述硅锗层上形成栅极结构，所述栅极结构由下而上包括栅介电层与栅电极；
[0017] 在所述栅极结构两侧的衬底上注入低浓度杂质离子，在所述栅极结构两侧的衬底的表面中形成轻掺杂源/漏区；
[0018] 在所述衬底上，所述栅极结构的两侧形成侧墙；
[0019] 在所述侧墙两侧的所述衬底上注入高浓度杂质离子，形成重掺杂源/漏区，从而形成包含有轻掺杂源/漏区和重掺杂源/漏区的源/漏区。
[0020] 可选的，所述硅锗层内锗的组分百分比的最高值的范围为5％至100％。
[0021] 可选的，所述硅锗层内锗的组分百分比的最低值为0％。
[0022] 可选的，所述硅锗层的厚度为10埃～1000埃。
[0023] 可选的，形成所述硅锗层时采用
外延工艺、超高
真空化学气相沉积工艺、常压化学气相沉积工艺或减压化学气相沉积工艺其中之一实现。
[0024] 可选的，采用外延工艺实现时，在压
力为10至15千帕，
温度为600～950℃的条件下进行；硅源前驱气体可以为硅烷(SiH4)、二氯硅烷(SiH2Cl2，简称DCS)和三氯硅烷(SiHCl3，简称TCS)；锗源前驱气体为GeH4，其气体流量在淀积过程中逐渐变小；载气为氢气。
[0025] 本发明的半导体器件中，由于在硅衬底上还生长有锗的组分百分比渐进变化的硅锗层，该硅锗层内，从与硅衬底相邻的面到与栅极结构相邻的面间，其锗的组分百分比从高到低依次递减。由于锗的禁带宽度变窄效应的作用，使得半导体器件沟道里将形成内建电场。当电子试图穿过沟道进入栅氧化层(即热载流子注入效应)时，由于内建电场的作用，电子将会受到一个反向作用力，因此可以抑制热载流子注入效应。因此，本发明的半导体器件相较于
现有技术的半导体器件可更好的抑制热载流子注入效应，提高半导体器件的性能。
附图说明
[0026] 图1为本发明的半导体器件的截面结构示意图；
[0027] 图2a-图2e为制备图1所示的半导体器件的方法示意图。
具体实施方式
[0028] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0029] 本发明所述的半导体器件及其制造方法可利用多种替换方式实现，下面是通过较佳的
实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。
[0030] 其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。
[0031] 请参照图1，图1为本发明的半导体器件的截面结构示意图。如图1所示，本发明的半导体器件包括：
[0032] 具有沟道区101的衬底100，所述衬底100包括硅衬底102和位于所述硅衬底102上的硅锗层103；
[0033] 位于所述沟道区之上的栅极结构110，所述栅极结构包括栅介电层111和栅电极112；
[0034] 形成于所述栅极结构110两侧的侧墙113；
[0035] 形成于衬底100中，位于所述沟道区101两侧的源/漏区120，所述源/漏区120包括轻掺杂源/漏区121和重掺杂源/漏区122；
[0036] 所述硅锗层103的厚度为10埃～1000埃；所述硅锗层103内，从与所述硅衬底102相邻的面到与所述栅极结构110相邻的面间，其锗的组分百分比从高到低依次递减，所述硅锗层内锗的组分百分比的最高值的范围为5％至100％，所述硅锗层内锗的组分百分比的最低值为0％。
[0037] 请参照图2a-图2e，图2a-图2e为制备图1所示的半导体器件的方法示意图。
[0038] 首先，如图2a所示，提供一硅衬底102，在所述硅衬底102上形成硅锗层103，所述硅衬底102和其上形成的硅锗层103共同组成衬底100。形成所述硅锗层可采用外延工艺包括分子束外延(MBE)、超高真
空化学气相沉积(UHV/CVD)、常压化学气相沉积(APCVD)和减压化学气相沉积(RPCVD)等工艺实现。
[0039] 采用外延工艺实现时，在压力为10至15千帕，温度为600～950℃的条件下进行；硅源前驱气体可以为硅烷(SiH4)、二氯硅烷(SiH2Cl2，简称DCS)和三氯硅烷(SiHCl3，简称TCS)；锗源前驱气体为GeH4，其气体流量在淀积过程中逐渐减小；载气为氢气。所述硅锗层
103的厚度为10埃～1000埃；所述硅锗层103内，从与所述硅衬底102相邻的面到与所述栅极结构110相邻的面间，其锗的组分百分比从高到低依次递减，所述硅锗层内锗的组分百分比的最高值的范围为5％至100％，所述硅锗层内锗的组分百分比的最低值为0％。
[0040] 其次，如图2b所示，在所述硅锗层103上形成栅极结构110。所述栅极结构110由下而上包括栅介电层111与栅电极112，所述栅介电层111的材料可以是氧化硅，所述栅电极112的材料可以是掺杂
多晶硅、金属、金属硅化物或其它导体。
[0041] 再次，如图2c所示，在所述衬底100的上执行倾斜离子注入，即在所述栅极结构110两侧的衬底100上注入低浓度杂质离子(例如，N-离子)，在所述栅极结构110两侧的衬底100的表面中形成轻掺杂源/漏区121a。
[0042] 再次，如图2d所示，在所述衬底100上，所述栅极结构110的两侧形成侧墙113。形成所述侧墙113的一种方法是：首先，采用化学气相沉积(CVD)工艺在所述衬底100和所述栅极结构110的全部表面上沉积绝缘层，所述绝缘层可以为包括氧化物层或氮化物层的
单层结构，也可以为氧化物层和氮化物层的层叠结构；接着，通过具有
各向异性蚀刻特性的干刻工艺(例如反应离于蚀刻)蚀刻所述绝缘层，使得所述绝缘层保留
覆盖在所述栅极结构110的两
侧壁的部分，从而形成侧墙113。
[0043] 最后，如图2e所示，在所述衬底100上进行离子注入，即在所述侧墙113两侧的衬底100上注入高浓度杂质离子(例如N+离子)，形成重掺杂源/漏区122，从而形成包含有轻掺杂源/漏区121和重掺杂源/漏区122的源/漏区120。
[0044] 本发明的半导体器件中，由于在硅衬底上还生长有锗的组分百分比渐进变化的硅锗层，该硅锗层内，从与硅衬底相邻的面到与栅极结构相邻的面间，其锗的组分百分比从高到低依次递减。由于锗的禁带宽度变窄效应的作用，使得半导体器件沟道里将形成内建电场。当电子试图穿过沟道进入栅氧化层(即热载流子注入效应)时，由于内建电场的作用，电子将会受到一个反向作用力，因此可以抑制热载流子注入效应。因此，本发明的半导体器件相较于现有技术的半导体器件可更好的抑制热载流子注入效应，提高半导体器件的性能。
[0045] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些
修改和变型属于本发明
权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
