首页 / 专利库 / 物理 / 能量 / 一种应用于能量收集系统的多能量融合升压电路

一种应用于能量收集系统的多能量融合升压电路

阅读:750发布:2021-04-13

专利汇可以提供一种应用于能量收集系统的多能量融合升压电路专利检索,专利查询,专利分析的服务。并且本 发明 公开一种应用于 能量 收集系统的多能量融合 升压 电路 ,包括2个多能量升压单元;每个多能量升压单元各由1个高 电压 钳位电路、1个 低电压 钳位支路和1个输出电路构成。2个高电压钳位电路各包括1个电容和1个NMOS管。2个低电压钳位电路各包括1个电容和1个NMOS管。2个输出电路各包括1个PMOS管和1个NMOS管。本发明通过对两种形式的能量进行整合,解决 现有技术 对单一能量要求严苛问题,降低最低启动电压。本发明使用范围广,可广泛应用在 能量收集 系统中,降低自启动所需求的电压值。,下面是一种应用于能量收集系统的多能量融合升压电路专利的具体信息内容。

1.一种应用于能量收集系统的多能量融合升压电路,其特征是,包括2个多能量升压单元;每个多能量升压单元各由1个高电压钳位电路、1个低电压钳位支路和1个输出电路构成;
第一高电压钳位电路包括电容C1和NMOS管CMN1;NMOS管CMN1的衬底接其漏极;差分射频输入信号RF-连接电容C1的上级板;电容C1的下级板连接NMOS管CMN1的源极,并形成第一高电压钳位电路的输出端;NMOS管CMN1的漏极和栅极同时连接直流信号DC+;
第一低电压钳位电路包括电容C2和NMOS管CMN2;NMOS管CMN2的衬底接其漏极;差分射频输入信号RF-连接电容C2的上级板;电容C2的下级板连接NMOS管CMN2漏极和栅极,并形成第一低电压钳位电路的输出端;NMOS管CMN2源极连接直流信号DC-;
第一输出电路包括NMOS管MN1和PMOS管MP1;NMOS管MN1的衬底接其源极;PMOS管MP1的衬底接其源极;PMOS管MP1的源极接第一高电压钳位电路的输出端;NMOS管MN1的源极接第一低电压钳位电路的输出端;差分射频输入信号RF+同时连接NMOS管MN1和PMOS管MP1的栅极;
NMOS管MN1和PMOS管MP1的漏极相连,并输出差分输出信号Out-;
第二高电压钳位电路包括电容C3和NMOS管CMN3;NMOS管CMN3的衬底接其漏极;差分射频输入信号RF+连接电容C3的上级板;电容C3的下级板连接NMOS管CMN3的源极,并形成第二高电压钳位电路的输出端;NMOS管CMN3的漏极和栅极同时连接直流信号DC+;
第二低电压钳位电路包括电容C4和NMOS管CMN4;NMOS管CMN4的衬底接其漏极;差分射频输入信号RF+连接电容C4的上级板;电容C4的下级板连接NMOS管CMN4漏极和栅极,并形成第二低电压钳位电路的输出端;NMOS管CMN4源极连接直流信号DC-;
第二输出电路包括NMOS管MN2和PMOS管MP2;NMOS管MN2的衬底接其源极;PMOS管MP2的衬底接其源极;PMOS管MP2的源极接第二高电压钳位电路的输出端;NMOS管MN2的源极接第二低电压钳位电路的输出端;差分射频输入信号RF+同时连接NMOS管MN2和PMOS管MP2的栅极;
NMOS管MN2和PMOS管MP2的漏极相连,并输出差分输出信号Out+。
2.根据权利要求1所述的一种应用于能量收集系统的多能量融合升压电路,其特征是,电容C1~C4的参数相同。
3.根据权利要求1所述的一种应用于能量收集系统的多能量融合升压电路,其特征是,NMOS管CMN1~CMN4的参数相同。
4.根据权利要求1所述的一种应用于能量收集系统的多能量融合升压电路,其特征是,PMOS管MP1宽长比是NMOS管MN1宽长比的3倍。
5.根据权利要求1所述的一种应用于能量收集系统的多能量融合升压电路,其特征是,PMOS管MP2宽长比是NMOS管MN2宽长比的3倍。

说明书全文

一种应用于能量收集系统的多能量融合升压电路

技术领域

[0001] 本发明涉及集成电路技术领域,具体涉及一种应用于能量收集系统的多能量融合升压电路。

背景技术

[0002] 随着无线充电技术飞快发展,人们要求设备在工作时具备较低的启动电压。能量收集系统核心技术之一是低压自启动电路设计。在较低的输入下通过低压自启动电路使系统控制电路工作,从而启动整个能量收集系统的工作。低压自启动技术决定了系统启动工作的最低值,由于给能量收集系统供能的微能量较低,想要进一步降低最低启动电压十分困难。目前,现有技术一般采用单一能量实现自启动的方式,比如采用射频能量实现系统的自启动,或采用温差能量等进行升压。如果将两种能量相结合共同对自启动电路供能,达到一个互补的效果,将会改善升压效果,降低最低启动电压的电压值。

发明内容

[0003] 本发明所要解决的是现有的能量收集系统中低压自启动电路的最低启动电压值较高的问题,提供一种应用于能量收集系统的多能量融合升压电路。
[0004] 为解决上述问题,本发明是通过以下技术方案实现的:
[0005] 一种应用于能量收集系统的多能量融合升压电路,包括2个多能量升压单元;每个多能量升压单元各由1个高电压钳位电路、1个低电压钳位支路和1个输出电路构成;
[0006] 第一高电压钳位电路包括电容C1和NMOS管CMN1;NMOS管CMN1的衬底接其漏极;差分射频输入信号RF-连接电容C1的上级板;电容C1的下级板连接NMOS管CMN1的源极,并形成第一高电压钳位电路的输出端;NMOS管CMN1的漏极和栅极同时连接直流信号DC+;
[0007] 第一低电压钳位电路包括电容C2和NMOS管CMN2;NMOS管CMN2的衬底接其漏极;差分射频输入信号RF-连接电容C2的上级板;电容C2的下级板连接NMOS管CMN2漏极和栅极,并形成第一低电压钳位电路的输出端;NMOS管CMN2源极连接直流信号DC-;
[0008] 第一输出电路包括NMOS管MN1和PMOS管MP1;NMOS管MN1的衬底接其源极;PMOS管MP1的衬底接其源极;PMOS管MP1的源极接第一高电压钳位电路的输出端;NMOS管MN1的源极接第一低电压钳位电路的输出端;差分射频输入信号RF+同时连接NMOS管MN1和PMOS管MP1的栅极;NMOS管MN1和PMOS管MP1的漏极相连,并输出差分输出信号Out-;
[0009] 第二高电压钳位电路包括电容C3和NMOS管CMN3;NMOS管CMN3的衬底接其漏极;差分射频输入信号RF+连接电容C3的上级板;电容C3的下级板连接NMOS管CMN3的源极,并形成第二高电压钳位电路的输出端;NMOS管CMN3的漏极和栅极同时连接直流信号DC+;
[0010] 第二低电压钳位电路包括电容C4和NMOS管CMN4;NMOS管CMN4的衬底接其漏极;差分射频输入信号RF+连接电容C4的上级板;电容C4的下级板连接NMOS管CMN4漏极和栅极,并形成第二低电压钳位电路的输出端;NMOS管CMN4源极连接直流信号DC-;
[0011] 第二输出电路包括NMOS管MN2和PMOS管MP2;NMOS管MN2的衬底接其源极;PMOS管MP2的衬底接其源极;PMOS管MP2的源极接第二高电压钳位电路的输出端;NMOS管MN2的源极接第二低电压钳位电路的输出端;差分射频输入信号RF+同时连接NMOS管MN2和PMOS管MP2的栅极;NMOS管MN2和PMOS管MP2的漏极相连,并输出差分输出信号Out+。
[0012] 上述方案中,电容C1~C4的参数相同。
[0013] 上述方案中,NMOS管CMN1~CMN4的参数相同。
[0014] 上述方案中,PMOS管MP1宽长比是NMOS管MN1宽长比的3倍。
[0015] 上述方案中,PMOS管MP2宽长比是NMOS管MN2宽长比的3倍。
[0016] 与现有技术相比,本发明具有如下特点:
[0017] 1、把交流能量(射频能量)和直流能量(温差能量等)结合起来,两者协同工作,可以降低最低启动电压的需求。
[0018] 2、交流能量和直流能量相协调,减小传统收集单一能量时对单一能量的较高需求。在直流能量较高时对射频能量需求较低;射频能量足够高时,直流能量可低至0。
[0019] 3、具有很强的实用性,可广泛应用于能量收集系统中。在VDC=100mV,RF功率为-11dBm时输出峰值比输入幅值高约30%;在RF功率为-9.5dBm时,VDC需求可低至0V,使得输出范围超过输入幅值约15%。
[0020] 4、电路输出范围可调,在其输出端连接相应的整流稳压电路即可得到需要的直流电压值。附图说明
[0021] 图1为一种应用于能量收集系统的多能量融合升压电路的电路图。
[0022] 图2为输入差分波形C:(VRF+和VRF-)与输出差分波B:(Out+和Out-)形对比图。

具体实施方式

[0023] 为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实例,并参照附图,对本发明进一步详细说明。
[0024] 参见图1,一种应用于能量收集系统的多能量融合升压电路,利用2个多能量升压单元,构成差分输入和差分输出结构,实现对多能量升压功能。第一多能量升压单元连接差分射频输入信号RF-作为交流能量来源,连接直流信号DC+和DC-作为直流能量来源,连接差分射频输入信号RF+作为控制信号。第二多能量升压单元连接差分射频输入信号RF+作为交流能量来源,连接直流信号DC+和DC-作为直流能量来源,连接差分射频输入信号RF-作为控制信号。
[0025] 第一多能量升压单元和第二多能量升压单元各由1个高电压钳位电路、1个低电压钳位电路和1个输出电路构成。
[0026] 2个高电压钳位电路各包括1个电容和1个NMOS管。NMOS管作用是作为一个受输入信号控制的开关,以提高电容下极板电位,从而得到一个高电位输出。
[0027] 第一高电压钳位电路包括电容C1和NMOS管CMN1,其中电容C1容值为5p,CMN1尺寸为55u/0.18um。NMOS管CMN1的衬底接其漏极。差分射频输入信号RF-连接电容C1的上级板。电容C1的下级板连接NMOS管CMN1的源极,并形成第一高电压钳位电路的输出端。NMOS管CMN1的漏极和栅极同时连接直流信号DC+。
[0028] 在第一高电压钳位电路中,当RF-为低时,电容C1上极板为低,电容C1下极板也为低,CMN1栅极电压高于CMN1的源极电压,CMN1导通,DC+电荷流向电容C1,使得C1的下极板电压等于VDC,此时C1两端电压差为VDC+VRF,A点电位为VDC。当RF-为高时,电容C1上极板为高,电容C1下极板也为高,CMN1栅极电压低于CMN1源极电压,CMN1截止,电容C1上的电压差保持不变,C1下极板电压为VDC+2VRF,此时A点电位为VDC+2VRF因此,通过差分射频输入信号RF-的输入控制,得到A点电位范围(VDC,VDC+2VRF)。
[0029] 第二高电压钳位电路包括电容C3和NMOS管CMN3,其中电容C3容值为5p,CMN3尺寸为55um/0.18um。NMOS管CMN3的衬底接其漏极。差分射频输入信号RF+连接电容C3的上级板。电容C3的下级板连接NMOS管CMN3的源极,并形成第二高电压钳位电路的输出端。NMOS管CMN3的漏极和栅极同时连接直流信号DC+。
[0030] 在第二高电压钳位电路中,当RF+为低时,电容C3上极板为低,电容C3下极板也为低,CMN3栅极电压高于CMN3的源极电压,CMN3导通,DC+电荷流向电容C3,使得C3的下极板电压等于VDC,此时C3两端电压差为VDC+VRF,C点电位为VDC。当RF+为高时,电容C3上极板为高,电容C3下极板也为高,CMN3栅极电压低于CMN3源极电压,CMN3截止,电容C3上的电压差保持不变,C3下极板电压为VDC+2VRF,此时C点电位为VDC+2VRF因此,通过差分射频输入信号RF+的输入控制,得到C点电位范围(VDC,VDC+2VRF)。
[0031] 2个低电压钳位电路各包括1个电容和1个NMOS管。NMOS管作用是作为一个受输入信号控制的开关,以降低电容下极板电位,从而得到一个低电位输出。
[0032] 第一低电压钳位电路包括电容C2和NMOS管CMN2,其中电容C2容值为5p,CMN2尺寸为55u/0.18um。NMOS管CMN2的衬底接其漏极。差分射频输入信号RF-连接电容C2的上级板。电容C2的下级板连接NMOS管CMN2漏极和栅极,并形成第一低电压钳位电路的输出端。NMOS管CMN2源极连接直流信号DC-。
[0033] 在第一低电压钳位电路中,当RF-为低时,电容C2上极板为低,电容C2下极板也为低,CMN2栅极电压低于CMN2源极电压,CMN2截止,电容C2上的电压差保持不变,由接下来的分析可知,C2上电压差为VDC+VRF,因此,此时B电电位为-(VDC+2VRF)。当RF-为高时,电容C2上极板为高,下极板也为高,CMN2栅极电压高于CMN2源极电压,CMN2导通,电容C2上电荷流向DC-,使得C2的下极板电压逐渐降低并等于-VDC,此时C2两端电压差为VDC+VRF,此时C2下极板电位为-VDC,即B点电位为-VDC。因此B点电位范围(-VDC,-(VDC+2VRF))。
[0034] 第二低电压钳位电路包括电容C4和NMOS管CMN4,其中电容C4容值为5p,CMN4尺寸为55u/0.18um。差分射频输入信号RF+连接电容C4的上级板。电容C4的下级板连接NMOS管CMN4漏极和栅极,并形成第二低电压钳位电路的输出端。NMOS管CMN4源极连接直流信号DC-。
[0035] 在第二低电压钳位电路中,当RF+为低时,电容C4上极板为低,电容C4下极板也为低,CMN4栅极电压低于CMN4源极电压,CMN4截止,电容C4上的电压差保持不变,由接下来的分析可知,C4上电压差为VDC+VRF,因此,此时D电电位为-(VDC+2VRF)。当RF+为高时,电容C4上极板为高,下极板也为高,CMN4栅极电压高于CMN4源极电压,CMN4导通,电容C4上电荷流向DC-,使得C4的下极板电压逐渐降低并等于-VDC,此时C4两端电压差为VDC+VRF,此时C4下极板电位为-VDC,即D点电位为-VDC。因此D点电位范围(-VDC,-(VDC+2VRF))。
[0036] 2个输出电路各包括1个PMOS管和1个NMOS管。2个MOS管的作用是通过输入信号的控制,选择四个电压钳位电路中高电位和低电位进行输出,得到具有更大输出范围的差分差分输出信号Out-和Out+。
[0037] 第一输出电路包括NMOS管MN1和PMOS管MP1,其中MN1尺寸为3um/0.18um,MP1尺寸为9um/0.18um。NMOS管MN1的衬底接其源极。PMOS管MP1的衬底接其源极。PMOS管MP1的源极接第一高电压钳位电路的输出端。NMOS管MN1的源极接第一低电压钳位电路的输出端。差分射频输入信号RF+同时连接NMOS管MN1和PMOS管MP1的栅极。NMOS管MN1和PMOS管MP1的漏极相连,并输出差分输出信号Out-。
[0038] 在第一输出电路中,控制差分射频输入信号RF+为高时,MN1导通,MP1截止,输出电压VOut-等于B点电压,即VOut-=-(VDC+2VRF)。控制差分射频输入信号RF+为低时,MN1截止,MP1导通,输出电压VOut-等于A点电压,即VOut-=VDC+2VRF。即输出范围为(-(VDC+2VRF),VDC+2VRF)。
[0039] 第二输出电路包括NMOS管MN2和PMOS管MP2,其中MN2尺寸为3um/0.18um,MP2尺寸为9um/0.18um。NMOS管MN2的衬底接其源极。PMOS管MP2的衬底接其源极。PMOS管MP2的源极接第二高电压钳位电路的输出端。NMOS管MN2的源极接第二低电压钳位电路的输出端。差分射频输入信号RF+同时连接NMOS管MN2和PMOS管MP2的栅极。NMOS管MN2和PMOS管MP2的漏极相连,并输出差分输出信号Out+。
[0040] 在第二输出电路中,控制差分射频输入信号RF-为高时,MN2导通,MP2截止,输出电压VOut+等于D点电压,即VOut+=-(VDC+2VRF)。控制差分射频输入信号RF-为低时,MN2截止,MP2导通,输出电压VOut+等于C点电压,即VOut+=VDC+2VRF。即输出范围为(-(VDC+2VRF),VDC+2VRF)。
[0041] 图2为输入差分波形C:(VRF+和VRF-)与输出差分波B:(Out+和Out-)形对比图。根据不同的输入差分射频输入信号RF+,RF-得到的A、B、C和D点电位信息和输出信号VOut-、VOut+电位关系如表1所示:
[0042] 表1
[0043]RF+ RF- A B C D Out- Out+ Out+-Out-
L H VDC+2VRF -VDC VDC -VDC-2VRF VDC+2VRF -VDC-2VRF -2VDC-4VRF
H L VDC -VDC-2VRF VDC+2VRF -VDC -VDC-2VRF VDC+2VRF 2VDC+4VRF
[0044] 表中:H表示控制电压高电平;L表示控制信号低电平。如A列第三行表示在RF+为H,RF-为L时,A点电位为VDC,以此类推;根据实际情况得到的电压关系为VRF>VDC>0>-VDC>-VRF。
[0045] 本发明通过对两种形式的能量进行整合,解决现有技术对单一能量要求严苛问题,降低最低启动电压。本发明使用范围广,可广泛应用在能量收集系统中,降低自启动所需求的电压值。
[0046] 需要说明的是,尽管以上本发明所述的实施例是说明性的,但这并非是对本发明的限制,因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下,凡是本领域技术人员在本发明的启示下获得的其它实施方式,均视为在本发明的保护之内。
相关专利内容
标题 发布/更新时间 阅读量
能量储存装置 2020-05-11 1025
流体能量转换装置 2020-05-11 925
用于能量转换的装置、系统及方法 2020-05-13 913
能量回收系统 2020-05-11 780
能量回收系统 2020-05-11 937
能量转化水处理技术及其设备 2020-05-13 602
生产能量的设备和方法 2020-05-11 203
复合能量经络刷 2020-05-11 341
流体能量传递装置 2020-05-11 750
停车计费方法及装置 2020-05-12 705
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈