通过半导体的固态图像传感器主要归类为电荷耦合器件(CCD)和基于 互补金属氧化物半导体(CMOS)的CMOS图像传感器。
CMOS图像传感器主要包括：像素阵列部分，其包括具有排列为矩阵的 光电二极管的像素；黑色像素阵列部分，其包括被遮光的像素；模拟电路部 分，用于处理从该像素阵列部分输出的模拟信号；数字电路部分，用于处理 从该模拟电路部分输出的信号；以及输入/输出电路部分，用于向/从外界输 入/输出信号。该黑色像素阵列部分用于确保黑色的参考电平。
由于电功率消耗比CCD低得多，所以CMOS图像传感器更受关注。
下述参考文献揭示了本发明的背景技术。
专利文献1：日本专利申请未审查公开号2002-329854的说明书。
专利文献2：日本专利申请未审查公开号Hei 11-317667/1999的说明书。
然而，传统的CMOS图像传感器一直未能具有良好的图像质量。

本发明的目的是提供一种图像质量得到改善的固态图像传感器。
根据本发明的一方案，本发明提供一种固态图像传感器，包括：像素部 分，包括用于光电转换入射光的光电转换器，其形成于第一导电类型的半导 体衬底中；模拟电路部分，用于处理该像素部分输出的模拟信号；数字电路 部分，用于对该模拟电路部分输出的信号进行数字处理；以及输入/输出电路 部分，用于将信号输出至外界或从外界输入信号。该数字电路部分包括：与 该第一导电类型不同的第二导电类型的第一阱，形成于该半导体衬底的第二 区域中，该第二区域围绕该半导体衬底的第一区域；第二导电类型的第一掩 埋扩散层，掩埋于该第一区域中的该半导体衬底中，在该第一掩埋扩散层侧 边处连接于该第一阱；第一导电类型的第二阱，形成于该第一区域的该半导 体衬底的表面附近；以及第一晶体管，形成于该第二阱上。该输入/输出电路 部分包括：第二导电类型的第三阱，形成于围绕第三区域的该半导体衬底的 第四区域中；第二导电类型的第二掩埋扩散层，掩埋于该第三区域中的该半 导体衬底中，在该第二掩埋扩散层侧边处连接于该第三阱；第一导电类型的 第四阱，形成于该第三区域中的该半导体衬底的表面附近；以及第二晶体管， 其形成于该第四阱上。
根据本发明的另一方案，本发明还提供一种固态图像传感器，包括：像 素部分，包括用于光电转换入射光的光电转换器，其形成于第一导电类型的 半导体衬底中；模拟电路部分，用于处理由该像素部分输出的模拟信号；数 字电路部分，用于对该模拟电路部分输出的信号进行数字处理；以及输入/ 输出电路部分，用于将信号输出至外界或从外界输入信号。该数字电路部分 包括：与第一导电类型不同的第二导电类型的第一阱，形成于该半导体衬底 中；第一导电类型的第二阱，形成于该第一阱中；以及第一晶体管，形成于 该第二阱上。该输入/输出电路部分包括：第二导电类型的第三阱，形成于该 半导体衬底中；第一导电类型的第四阱，形成于该第三阱中；以及第二晶体 管，形成于该第四阱上。
根据本发明，通过第二导电类型的第一阱和第二导电类型的第一掩埋扩 散层，该数字电路部分的第一导电类型的第二阱从该像素部分被电隔离；通 过第二导电类型的第三阱和第二导电类型的第二掩埋扩散层，该输入/输出电 路部分的第一导电类型的第四阱从该像素部分被电隔离，由此能够防止该像 素部分受到噪音影响。此外，掩埋扩散层等并非形成于该像素部分的光电转 换器之下，由此光电转换能够变得高效率。因此，本发明能够提供可改善图 像质量的固态图像传感器。
根据本发明，通过第二导电类型的第一阱，该数字电路部分的第一导电 类型的第二阱从该像素部分被电隔离；该输入/输出电路部分的第一导电类型 的第四阱从第二导电类型的第三阱被电隔离，由此能够防止该像素部分受到 噪音影响。此外，该像素部分的光电转换器之下未形成阱，从而光电转换效 率高。因此，本发明能够提供可改善图像质量的固态图像传感器。
附图说明
图1是根据本发明第一实施例的固态图像传感器的平面图；
图2是根据本发明第一实施例的固态图像传感器的剖视图；
图3是根据本发明第一实施例的固态图像传感器在制造固态图像传感器 的方法步骤中的剖视图，其示出了该方法(部分1)；
图4是根据本发明第一实施例的固态图像传感器在制造固态图像传感器 的方法步骤中的剖视图，其示出了该方法(部分2)；
图5是根据本发明第一实施例的固态图像传感器在制造固态图像传感器 的方法步骤中的剖视图，其示出了该方法(部分3)；
图6是根据本发明第一实施例的固态图像传感器在制造固态图像传感器 的方法步骤中的剖视图，其示出了该方法(部分4)；
图7是根据本发明第一实施例的固态图像传感器在制造固态图像传感器 的方法步骤中的剖视图，其示出了该方法(部分5)；
图8是根据本发明第一实施例的固态图像传感器在制造固态图像传感器 的方法步骤中的剖视图，其示出了该方法(部分6)；
图9是根据本发明第一实施例的固态图像传感器在制造固态图像传感器 的方法步骤中的剖视图，其示出了该方法(部分7)；
图10是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分8)；
图11是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分9)；
图12是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分10)；
图13是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分11)；
图14是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分12)；
图15是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分13)；
图16是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分14)；
图17是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分15)；
图18是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分16)；
图19是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分17)；
图20是根据本发明第一实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分18)；
图21是根据本发明第一实施例改型的固态图像传感器的剖视图；
图22是根据本发明第二实施例的固态图像传感器的剖视图；
图23是根据本发明第二实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分1)；
图24是根据本发明第二实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分2)；
图25是根据本发明第二实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分3)；
图26是根据本发明第二实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分4)；
图27是根据本发明第二实施例改型的固态图像传感器的剖视图；
图28是根据本发明第三实施例的固态图像传感器的剖视图；
图29是根据本发明第三实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分1)；
图30是根据本发明第三实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分2)；
图31是根据本发明第三实施例的同态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分3)；
图32是根据本发明第三实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分4)；
图33是根据本发明第三实施例的同态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分5)；
图34是根据本发明第三实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分6)；
图35是根据本发明第三实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分7)；
图36是根据本发明第三实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法(部分8)；
图37是根据本发明第三实施例改型的固态图像传感器的剖视图。

[第一实施例]
下文将参考图1至图20，阐述根据本发明第一实施例的固态图像传感器。 图1是根据本发明实施例的固态图像传感器的平面图。图2是根据本发明实 施例的固态图像传感器的剖视图。
(固态图像传感器)
首先，将参考图1和图2，阐述根据本发明实施例的固态图像传感器。
如图1所示，根据本发明实施例的固态图像传感器主要包括：像素阵列 部分10、黑色像素阵列部分12、模拟电路部分14、数字电路部分16和I/O 电路部分(输入/输出电路部分)18。
像素阵列部分10是用于撷取(taking)图像的区域，并且多个像素在这 里形成为矩阵。
黑色像素阵列部分12用于获取将作为黑色基准的信号。在黑色像素阵 列部分12中，形成了被遮光膜58遮住光线的像素。
在该实施例中，黑色像素阵列部分12的像素被遮光膜58遮住光线。然 而，黑色像素阵列部分的像素也可被固态成型的互连层遮住光线。
模拟电路14用于处理例如从像素部分输出的模拟信号。模拟电路部分 14例如包括：放大电路，用于放大所检测的光信号；信号读取/去噪电路， 用于读取信号或去噪；A/D转换器，用于将模拟信号转换成数字信号，等等。 在信号读取/去噪电路中，例如通过CDS(相关双采样)来去噪。
数字电路部分16用于数字化从模拟电路部分14输出的信号和其他处 理。在数字电路部分16中形成：用于进行指定信号处理的处理器单元；用 于确定读取信号定时的定时发生器；用于记忆数据的静态存储器电路，等等。
I/O电路部分18用于向/从外界输入/输出信号。
在图2中，在该图的右侧，示出了像素阵列部分10。在像素阵列部分 10的左侧，示出了黑色像素阵列部分12。在黑色像素阵列部分12的左侧， 示出了模拟电路部分14。在模拟电路部分14的左侧，示出了数字电路部分 16。在数字电路部分16的左侧，示出了I/O电路部分18。
像素阵列部分10在图右侧上的区域10D是形成有光电二极管(光电转 换器件)PD1的区域，像素阵列部分10在图左侧上的区域10N是形成有 NMOS晶体管的区域。
黑色像素阵列部分12在图右侧上的区域12D是形成有光电二极管PD2 的区域，黑色像素阵列部分12在图左侧上的区域12N是形成有NMOS晶体 管的区域。
模拟电路部分14在图右侧上的区域14P是形成有PMOS晶体管的区域， 模拟电路部分14在图左侧上的区域14N是形成有NMOS晶体管的区域。
数字电路部分16在图右侧上的区域16P是形成有PMOS晶体管的区域， 数字电路部分16在图左侧上的区域16N是形成有NMOS晶体管的区域。
I/O电路部分18在图右侧上的区域18P是形成有PMOS晶体管的区域， I/O电路部分18在图左侧上的区域18N是形成有NMOS晶体管的区域。
用于限定器件区域的器件隔离区域22形成于P型半导体衬底20表面上。
在形成有光电二极管的像素阵列部分10的区域10D中，在半导体衬底 20中形成N型杂质扩散区域24a。N型杂质扩散区域24a形成光电二极管 PD1。在形成有N型杂质扩散区域24a的器件区域的表面上，形成P型杂质 扩散层26。二氧化硅膜30a、34形成于P型杂质扩散层26上。
在形成有NMOS晶体管的像素阵列部分10的区域10N中，形成P型阱 28a。栅电极32形成于P型阱28a上，其间形成栅极绝缘膜30a。在栅电极 32的两侧上，N型轻掺杂扩散层形成于半导体衬底20中。侧壁绝缘膜34形 成于栅电极32的侧壁上。在其上形成有侧壁绝缘膜34的栅电极32的两侧 上，N型重掺杂扩散层形成于半导体衬底20中。N型轻掺杂扩散层和N型 重掺杂层形成LDD结构的源/漏极扩散层36n。由此，形成了包括栅电极32 和源/漏极扩散层36n的NMOS晶体管38a。NMOS晶体管38a例如形成像 素阵列部分10的读取电路的一部分。
在黑色像素阵列部分12的半导体衬底20中，形成N型掩埋扩散层40a。 围绕半导体衬底20表面和N型掩埋扩散层40a之间的区域，形成N型阱42a。 N型阱42a和N型掩埋扩散层40a在N型掩埋扩散层40a的侧边处互相连接。 P型阱28b形成于掩埋扩散层40a和N型阱42a所包围的区域中。P型阱28b 形成于区域12N(形成有NMOS晶体管)中，还形成于区域12D(形成有光 电二极管)中。通过N型掩埋扩散层40a和N型阱42a，P型阱28b从像素 阵列部分10被隔离。该结构被称为三阱结构。
在形成有光电二极管的黑色像素阵列部分12的区域12D中，N型杂质 扩散区域24b形成于P型阱28b中。在形成有N型杂质扩散区域24b的器件 区域的表面上，形成P型杂质扩散层26。二氧化硅膜30a、34形成于P型杂 质扩散层26上。
在形成有NMOS晶体管的黑色像素阵列部分12的区域12N中，栅电极 32形成于P型阱28b上，其间形成有栅极绝缘膜30a。在栅电极32两侧上 的半导体衬底20中，形成N型轻掺杂扩散层。侧壁绝缘膜34形成于栅电极 32的侧壁上。在其上形成有侧壁绝缘膜34的栅电极32的两侧上，N型重掺 杂扩散层形成于半导体衬底20中。N型轻掺杂扩散层和N型重掺杂扩散层 形成LDD结构的源/漏极扩散层36n。因此，形成了包括栅电极和源/漏极扩 散层36n的NMOS晶体管38b。NMOS晶体管38b形成例如黑色像素阵列部 分12的读取电路的一部分。
在形成有NMOS晶体管的模拟电路部分14的区域14N中，N型掩埋扩 散层40b掩埋于半导体衬底20中。围绕半导体20的表面和掩埋扩散层40b 之间的区域，形成N型阱42b。N型阱42b形成于器件区域14N(形成有NMOS 晶体管)中，还形成于区域14P(形成有PMOS晶体管)中。N型阱42b和 掩埋扩散层40b在掩埋扩散层40b的侧边处互相连接。P型阱44a形成于掩 埋扩散层40b和N型阱42b所围绕的区域中。通过掩埋扩散层40b和N型 阱42b，P型阱44a从像素阵列部分10被电隔离。
在P型阱44a上将栅电极32与栅极绝缘膜30b一起形成。在栅电极32 的两侧上，N型轻掺杂扩散层形成于半导体衬底20中。侧壁绝缘膜34形成 于栅电极32的侧壁上。在其上形成有侧壁绝缘膜34的栅电极32的两侧上， N型重掺杂扩散层形成于半导体衬底20中。N型轻掺杂扩散层和N型重掺 杂扩散层形成LDD结构的源/漏极扩散层36n。因此，形成了包括栅电极32 和源/漏极扩散层36n的NMOS晶体管38c。
在形成有PMOS晶体管的区域14P中的N型阱42b上，形成栅电极32， 其间形成有栅极绝缘膜30b。在栅电极32的两侧上，P型轻掺杂扩散层形成 于半导体衬底20中。侧壁绝缘膜34形成于栅电极32的侧壁上。在其上形 成有侧壁绝缘膜34的栅电极32的两侧上，P型重掺杂扩散层形成于半导体 衬底20中。P型轻掺杂扩散层和P型重掺杂扩散层形成LDD结构的源/漏极 扩散层36p。由此，形成了包括栅电极32和源/漏极扩散层36p的PMOS晶 体管38d。NMOS晶体管38c和PMOS晶体管38d形成CMOS电路。
在形成有NMOS晶体管的数字电路部分16的区域16N中，N型掩埋扩 散层40c掩埋于半导体衬底20中。围绕半导体衬底20的表面和掩埋扩散层 40c之间的区域，形成N型阱42c。N型阱42c形成于器件区域16N(形成 有NMOS晶体管)中，还形成于区域16P(形成有PMOS晶体管)中。掩埋 扩散层40c和N型阱42c在掩埋扩散层40c的侧边处互相连接。P型阱44b 形成于掩埋扩散层40c和N型阱42c所包围的区域中。通过掩埋扩散层40c 和N型阱42c，P型阱44b从像素阵列部分10被电隔离。
栅电极32形成于P型阱44b上，其间形成有栅极绝缘膜30b。在栅电极 32的两侧上，N型轻掺杂扩散层形成于半导体衬底20中。侧壁绝缘膜34形 成于栅电极32的侧壁上。在其上形成有侧壁绝缘膜34的栅电极32的两侧 上，N型重掺杂扩散层形成于半导体衬底20中。N型轻掺杂扩散层和N型 重掺杂扩散层形成LDD结构的源/漏极扩散层36n。由此，形成了包括栅电 极32和源/漏极扩散层36n的NMOS晶体管。
在形成有PMOS晶体管的数字电路部分16的区域16P中，栅电极32形 成于N型阱42c上，其间形成有栅极绝缘膜30b。在栅电极32的两侧上，P 型轻掺杂扩散层形成于半导体衬底20中。侧壁绝缘膜34形成于栅电极32 的侧壁上。在其上形成有侧壁绝缘膜34的栅电极32的两侧上，P型重掺杂 扩散层形成于半导体衬底20中。P型轻掺杂扩散层和P型重掺杂扩散层形成 LDD结构的源/漏极扩散层36p。由此，形成了包括栅电极32和源/漏极扩散 层36p的PMOS晶体管38f。NMOS晶体管38c和PMOS晶体管38f形成 CMOS电路。
在形成有NMOS晶体管的I/O电路部分18的区域18N中，N型掩埋扩 散层40d掩埋于半导体衬底20中。围绕半导体衬底20的表面和掩埋扩散层 40d之间的区域，形成N型阱42d。N型阱42d形成于区域18N(形成有NMOS 晶体管)中，还形成于区域18P(形成有PMOS晶体管)中。N型阱42d和 N型掩埋扩散层40d在掩埋扩散层40d的侧边处互相连接。P型阱44c形成 于N型掩埋扩散层40d和N型阱42d所包围的区域中。通过掩埋扩散层40d 和N型阱42d，P型阱44c从像素阵列部分10被电隔离。
栅电极32形成于P型阱44c上，其间形成有栅极绝缘膜30a。在栅电极 32的两侧上，N型轻掺杂扩散层形成于半导体衬底20中。侧壁绝缘膜34形 成于栅电极32的侧壁上。在其上形成有侧壁绝缘膜34的栅电极32的两侧 上，N型重掺杂扩散层形成于半导体衬底20中。N型轻掺杂扩散层和N型 重掺杂扩散层形成LDD结构的源/漏极扩散层36n。由此，形成了包括栅电 极32和源/漏极扩散层36n的NMOS晶体管38g。
在形成有PMOS晶体管的I/O电路部分18的区域18P中，栅电极32形 成于N型阱42d上，其间形成有栅极绝缘膜30a。侧壁绝缘膜34形成于栅 电极32的侧壁上。在其上形成有侧壁绝缘膜34的栅电极32的两侧上，P型 源/漏极扩散层36p形成于半导体衬底20中。由此，形成了包括栅电极32 和源/漏极扩散层36p的PMOS晶体管38h。NMOS晶体管38g和PMOS晶 体管38h形成CMOS电路。
在源/漏极扩散层36n、36p上，形成金属硅化物的源/漏电极46a。还在 栅电极32的上表面上，形成金属硅化物膜46b。
层间(inter-layer)绝缘膜48形成于半导体衬底20上，在该衬底上形成 有光电二极管PD1、PD2、NMOS晶体管38a-38c、38e、38g、PMOS晶体管 38d、38f、38h等。
在层间绝缘膜48中，形成接触孔50a和接触孔50b，分别向下到达源/ 漏电极46a和向下到达栅电极32。
导电塞(conductor plug)52掩埋于接触孔50a、50b中。
在其中掩埋有导电塞52的层间绝缘膜48上，形成互连(interconnection) 54，连接于导电塞52。
在其上形成有互连54的层间绝缘膜48上，分别多层地形成其他互连层 和其他层间绝缘层56。
遮光膜58形成于层间绝缘膜56上。在遮光膜58中，形成开口60，用 于敞开形成有光电二极管的像素阵列部分10的区域10D。黑色像素阵列部 分12的光电二极管PD2被遮光膜58遮住光线。
如上所述，在本实施例中，所谓三阱结构被用于黑色像素阵列部分12、 模拟电路部分14、数字电路部分16和I/O电路部分18中。换而言之，在本 实施例中，通过N型阱42a和N型掩埋扩散层40a，黑色像素阵列部分12 的P型阱28b从像素阵列部分10被电隔离；通过N型阱42b和N型掩埋扩 散层40b，模拟电路部分14的P型阱44a从像素阵列部分10被电隔离；通 过N型阱42c和N型掩埋扩散层40c，数字电路部分16的P型阱44b从像 素阵列部分10被电隔离；通过N型阱42d和N型掩埋扩散层40d，I/O电路 部分18的P型阱44c从像素阵列部分10被电隔离。
通过N型阱42a和N型掩埋扩散层40a，黑色像素阵列部分12的P型 阱28b从像素阵列部分10被电隔离，从而当较强光线入射至像素阵列部分 10上时，防止电荷流入黑色像素阵列部分12中，由此获得稳定的参考信号。
通过N型阱42b和N型掩埋扩散层40b，模拟电路部分14的P型阱44a 从像素阵列部分10被电隔离，从而防止噪音侵入模拟电路部分14中，还防 止模拟电路部分14中产生的噪音影响其他部件。
通过N型阱42c和N型掩埋扩散层40c，数字电路部分16的P型阱44b 从像素阵列部分10被电隔离，从而防止噪音侵入数字电路部分16中，还防 止数字电路部分16中产生的噪音影响其他部件。
通过N型阱42d和N型掩埋扩散层40d，I/O电路部分18的P型阱44c 从像素阵列部分10被电隔离，从而防止噪音侵入I/O电路部分18中，还防 止I/O电路部分18中产生的噪音影响其他部件。
由于下述原因，像素阵列部分10中并未使用所谓三阱结构。
也就是说，为了在光电二极管PD1中的高效率光电转换，重要的是，当 光线从外界入射至光电二极管PD1上时，该耗尽层延伸至半导体衬底20的 足够深区域。如果形成光电二极管PD1的N型杂质扩散区域24a被形成于P 型阱中，则由于P型阱的杂质浓度高于半导体衬底的杂质浓度，所以当光线 入射至光电二极管PD1上时，该耗尽层不能轻易地延伸。即使P型阱的杂质 浓度被设定得较低以使耗尽层容易延伸，但P型阱之下所形成的N型掩埋扩 散层阻止该耗尽层延伸。因此，在像素阵列部分10中使用三阱结构将难以 获得高质量的图像。
为此，三阱结构不用于像素阵列部分10中，而用于黑色像素阵列部分 12、模拟电路部分14、数字电路部分16和I/O电路部分18中，由此防止像 素阵列部分10受噪音影响。
根据本实施例的固态图像传感器的特征主要在于，三阱结构不是用在像 素阵列部分10中，而是用在黑色像素阵列部分12、模拟电路部分14、数字 电路部分16和I/O电路部分18中。
在本实施例中，三阱结构是用在黑色像素阵列部分12、模拟电路部分 14、数字电路部分16和I/O电路部分18中，由此防止像素阵列部分10受噪 音影响。此外，未利用三阱结构的像素阵列部分10能够进行高效率的光电 转换。因此，根据本实施例的固态图像传感器能够实现高质量的图像。
专利文献1揭示了一种技术，该技术在强光入射至像素阵列部分的像素 上时，通过防止电荷流入黑色像素阵列部分中，稳定黑色电平。然而，仅通 过稳定黑色电平，难以实现图像质量的大幅度改善。对于本发明的技术，专 利文献1既未揭示也未暗示，将三阱结构用于模拟电路部分、数字电路部分 和输入/输出电路部分中，以由此实现图像质量的大幅度改善。
(制造固态图像传感器的方法)
下面，将参考图3至图20，阐述用于制造根据本实施例的固态图像传感 器的方法。图3至图20是根据本发明第一实施例的固态图像传感器在制造 固态图像传感器的方法步骤中的剖视图，其示出了该方法。
首先，如图3所示，制备P型半导体衬底20。半导体衬底20例如是在 硅衬底上外延生长有厚度例如11μm厚度硅层的外延衬底。半导体衬底20 的电阻率例如是10Ω·cm。
接着，在半导体衬底20中形成约250nm深度的沟槽62。然后，在整个 表面上形成二氧化硅膜。然后，例如通过CMP对二氧化硅膜进行研磨 (polish)，直到露出半导体衬底20的表面。由此，二氧化硅膜被掩埋于沟 槽62中，以形成器件隔离区域22。由此，器件隔离区域22由STI(浅沟槽 隔离)形成。
随后，如图4所示，通过旋转涂敷法在整个表面上形成光阻膜(photoresist film)64。
然后，通过光刻法(photolithography)对光阻膜64进行图案化。从而， 在光阻膜64中，形成开口66a，以露出黑色像素阵列部分12，形成开口66b， 以露出将要形成NMOS晶体管的模拟电路部分14的区域14N，形成开口66c， 以露出将要形成NMOS晶体管的数字电路部分16的区域16N，形成开口66d， 以露出将要形成NMOS晶体管的I/O电路部分18的区域18N。
随后，以光阻膜64作为掩模，通过离子注入法，注入N型掺杂杂质。 该N型掺杂杂质例如是磷(P+)。离子注入条件例如是1Mev的加速能量和 1×1013-5×1013cm-2。因此，掩埋N型掩埋扩散层40a-40d。掩埋扩散层 40a-40d被掩埋于从半导体20表面深度约为1-1.5μm的区域中。然后，除去 光阻膜64。
接着，如图5所示，通过旋转涂敷法，在整个表面上形成光阻膜68。
接着，通过光刻法，对光阻膜68进行图案化。由此，在光阻膜68中形 成：开口70a，用于露出将要形成NMOS晶体管的模拟电路部分14的区域 14N；开口70b，用于露出将要形成NMOS晶体管的数字电路部分16的区域 16N；以及开口70c，用于露出将要形成NMOS晶体管的I/O电路部分18的 区域18N。
然后，以光阻膜68作为掩模，通过离子注入法，注入P型掺杂杂质。 该P型掺杂杂质例如是硼(B+)。离子注入条件例如是300-500kev和1×1013 -5×1013Gm-2。因此，形成P型阱44a-44c。
在除去光阻膜68之前，以光阻膜58作为掩模，通过在半导体衬底20 中注入掺杂杂质，可形成用于控制NMOS晶体管38c、38e、38g(参见图2) 临界电压的临界电压控制层(未示出)。在形成临界电压控制层时，以光阻 膜68作为掩模，通过离子注入法，将P型掺杂杂质引入半导体衬底20的较 浅区域中。P型掺杂杂质例如是硼。离子注入条件例如是50keV或更低加速 能量和1×1012-7×1012cm-2剂量。然后，除去光阻膜68。
随后，如图6所示，通过旋转涂敷法，在整个表面上形成光阻膜72。
接着，通过光刻法对光阻膜72进行图案化。从而，在光阻膜72中，形 成开口74a-74d，用于露出形成有掩埋扩散层40a-40d的区域的外缘。形成开 口74b，用于露出形成有掩埋扩散层40b的区域的外缘，还露出将要形成 PMOS晶体管的模拟电路部分14的区域14P的外缘。形成开口74c，用于露 出形成有掩埋扩散层40c的区域的外缘，还露出将要形成PMOS晶体管的数 字电路部分16的区域16P。形成开口74d，用于露出形成有掩埋扩散层40d 的区域的外缘，还露出将要形成PMOS晶体管的I/O电路部分18的区域18P。
接着，以光阻膜72作为掩模，通过离子注入法，引入N型掺杂杂质。 该N型掺杂杂质例如是磷(P+)。离子注入条件例如是500-700kev加速能 量和1×1013-5×1013cm-2。由此，在黑色像素阵列部分12、模拟电路部分14、 数字电路部分16和I/O电路部分18中形成N型阱42a-42d。N型阱42a-42d 和N型掩埋扩散层40a-40d在N型掩埋扩散层40a-40d的侧边处互相连接。
在除去光阻膜72之前，以光阻膜72作为掩模，通过在半导体衬底20 中注入掺杂杂质，可形成用于控制PMOS晶体管38d、38f、38h(参见图2) 临界电压的临界电压控制层(未示出)。在形成临界电压控制层时，以光阻 膜72作为掩模，通过离子注入法，将N型掺杂杂质引入半导体衬底20的较 浅区域中。N型掺杂杂质例如是砷(As+)。离子注入条件例如是200keV或 更低加速能量和1×1012-5×1012cm-2剂量。然后，除去光阻膜72。
随后，如图7所示，通过旋转涂敷法，在整个表面上形成光阻膜76。
随后，通过光刻法，对光阻膜76进行图案化。形成开口78a，用于露出 将要形成NMOS晶体管的像素阵列部分10的区域10N；形成开口78b，用 于露出黑色像素阵列部分12。
接着，以光阻膜76作为掩模，通过离子注入法，引入P型掺杂杂质。 该P型掺杂杂质例如是硼。离子注入条件例如是300-500keV加速能量和 1×1013-5×1013cm-2。由此，在将要形成NMOS晶体管的像素阵列部分10 的区域10N中形成P型阱28a。在N型阱42a和掩埋扩散层28b所包围的黑 色像素阵列部分12的区域中形成P型阱28b。
在除去光阻膜76之前，以光阻膜76作为掩模，通过在半导体衬底20 中注入掺杂杂质，可形成用于控制NMOS晶体管38a、38b(参见图2)临界 电压的临界电压控制层(未示出)。在形成临界电压控制层时，以光阻膜76 作为掩模，通过离子注入法，将P型掺杂杂质引入半导体衬底20的较浅区 域中。P型掺杂杂质例如是硼。离子注入条件例如是50keV的加速能量和 2×1012-7×1012cm-2剂量。然后，除去光阻膜76。
然后，如图8所示，通过旋转涂敷法，在整个表面上形成光阻膜80。
接着，通过光刻法，对光阻膜80进行图案化，以在光阻膜80中形成： 开口82a，用于露出将要形成光电二极管PD1的像素阵列部分10的区域； 以及将要形成光电二极管PD2的黑色像素阵列部分12的开口82b。
接着，以光阻膜80作为掩模，通过离子注入法，引入N型掺杂杂质。 该掺杂杂质例如是磷。离子注入条件例如是300-500keV加速能量和1×1012 -5×1012cm-2。由此，形成了用于形成光电二极管PD1、PD2的N型杂质扩 散区域24a、24b。
离子注入可重复多次，以形成N型杂质扩散区域24a、24b。在该例中， 第一次离子注入条件例如是300-500keV加速能量和1×1012-5×1012cm-2剂 量；第二次离子注入条件例如是大约100keV加速能量和1×1012-5×1012cm-2 的剂量。因此，可形成N型杂质扩散区域24a、24b。然后，除去光阻膜80。
接着，如图9所示，在整个表面上形成例如5-8nm厚的栅极绝缘膜30。
接着，如图10所示，通过旋转涂敷法，在整个表面上形成光阻膜84。
然后，通过光刻法在光阻膜84中形成开口86，用于露出将要形成模拟 电路部分的区域14和将要形成数字电路部分的区域16。
接着，以光阻膜84作为掩模，将暴露于开口86中的栅极30蚀刻掉。 蚀刻剂例如是氢氟酸。然后，除去光阻膜84。
接着，通过热氧化，在半导体衬底20的暴露表面上形成栅极绝缘膜30b， 同时增加栅极绝缘膜30的厚度。热氧化的条件这样设定，在半导体衬底20 的暴露表面上形成3nm厚度的热氧化膜。在模拟电路部分14和数字电路部 分16中形成3nm厚度的栅极绝缘膜30b。在已经形成有栅极绝缘膜30的像 素阵列部分10、黑色像素阵列部分12和I/O电路部分18中，栅极绝缘膜30a 的膜厚在这里例如是大约8-10nm(参见图11)。
接着，如图12所示，在整个表面上形成厚度例如为150-200nm的多晶 硅膜32。
接着，如图13所示，通过光刻法，对多晶硅膜32进行图案化。因此， 形成多晶硅栅电极32。
接着，通过旋转涂敷法，在整个表面上形成光阻膜(未示出)。
然后，在该光阻膜中形成开口(未示出)，这些开口用于露出将要形成 NMOS晶体管的区域10N、12N、14N、16N、18N。
然后，以该光阻膜和栅电极32作为掩模，通过离子注入法，将N型掺 杂杂质引入半导体衬底20中。该掺杂杂质例如是砷(As+)。离子注入条件 例如是15keV或更低加速能量和2×1014-7×1014cm-2剂量。从而，在栅电极 32的两侧上，N型轻掺杂扩散层35n形成于半导体衬底20中。接着，除去 该光阻膜。
然后，通过旋转涂敷法，在整个表面上形成光阻膜(未示出)。
然后，在该光阻膜中形成开口(未示出)，这些开口用于露出将要形成 PMOS晶体管的区域14P、16P。
然后，以该光阻膜和栅电极32作为掩模，通过离子注入法，将P型掺 杂杂质引入半导体衬底20中。该掺杂杂质例如是BF2 +。离子注入条件例如 是15keV或更低加速能量和2×1014-7×1014cm-2剂量。由此，在栅电极32 的两侧上，P型轻掺杂扩散层35p形成于半导体衬底20中。然后，除去该光 阻膜。
接着，通过旋转涂敷法，在整个表面上形成光阻膜(未示出)。
然后，在该光阻膜中形成开口(未示出)，这些开口用于露出将要形成 光电二极管的区域10D、12D。
然后，以该光阻膜作为掩模，通过离子注入法，将P型掺杂杂质引入半 导体衬底20中。该掺杂杂质例如是硼(B+)。离子注入条件例如是15keV 加速能量和1×1013-5×1013cm-2剂量。由此，在将要形成光电二极管的区域 10D、12D中，P型杂质扩散层26形成于半导体衬底20的表面上。然后， 除去光阻膜。
接着，如图15所示，通过例如化学气相沉积(CVD)，在整个表面上 形成100nm厚度的二氧化硅膜34。二氧化硅膜34将成为栅电极32侧壁上 的侧壁绝缘膜。二氧化硅膜34还起到保护膜的作用，用于保护将不形成金 属硅化物膜46a、46b的区域。
接着，如图16所示，通过旋转涂敷法，在整个表面上形成光阻膜88。
然后，通过光刻法对光阻膜88进行图案化，以覆盖将要形成金属硅化 物膜46a、46b的区域(参见图2)。
然后，以光阻膜88作为掩模，对二氧化硅膜34进行各向异性蚀刻。由 此，在栅电极32的侧壁上，形成二氧化硅膜34的侧壁绝缘膜。二氧化硅膜 34保留于将不形成金属硅化物膜46a的区域中。然后，除去光阻膜88。
然后，通过旋转涂敷法，在整个表面上形成光阻膜(未示出)。
接着，形成光阻膜(未示出)，该光阻膜用于露出将要形成NMOS晶体 管的区域10N、12N、14N、16N、18N。
然后，以光阻膜和栅电极32作为掩模，通过离子注入法，注入N型掺 杂杂质。该掺杂杂质例如是磷(P+)。离子注入条件例如是20keV或更低加 速能量和1×1015-5×1015cm-2剂量。然后，在栅电极32的两侧上，在半导 体衬底20中形成N型重掺杂扩散层。N型轻掺杂扩散层35n和该N型重掺 杂扩散层形成LDD结构的源/漏扩散层36n。然后，除去光阻膜。
接着，通过旋转涂敷法，在整个表面上形成光阻膜(未示出)。
然后，在该光阻膜中形成开口(未示出)，用于露出将要形成PMOS晶 体管的区域14P、16P、18P。
然后，以该光阻膜和栅电极32作为掩模，通过离子注入法，注入P型 掺杂杂质。该掺杂杂质例如是硼(B+)。离子注入条件例如是10keV或更低 加速能量和1×1015-5×1015cm-2剂量。由此在栅电极32的两侧上，在半导 体衬底20中形成P型重掺杂扩散层。在将要形成PMOS晶体管的模拟电路 部分14的区域14P中和在将要形成PMOS晶体管的数字电路部分16的区域 16P中，P型轻掺杂扩散层35p和P型重掺杂扩散层形成LDD结构的源/漏 极扩散层36p。在将要形成PMOS晶体管的I/O电路部分18的区域18P中， 形成P型重掺杂扩散层的源/漏极扩散层36p。然后除去光阻膜(参见图17)。
接着，通过例如溅射法，形成厚10nm钴膜的金属膜。
接着，进行热处理，使金属膜中的钴原子和半导体衬底中的硅原子互相 反应。由此，形成硅化钴的金属硅化物膜46a、46b。热处理气氛例如是氮保 护气氛。热处理温度例如是500℃。热处理时间例如是30秒。源/漏极扩散 层36p、36n的表面上所形成的金属硅化物膜46a用作源/漏电极。金属硅化 物膜46b还形成于栅电极32的表面上。
金属膜在这里是钴膜，但并不限于钴膜。该金属膜例如是钛膜，在这种 情况下，金属硅化物膜是硅化钛膜。
接着，尚未反应的金属膜被蚀刻掉(参见图18)。
接着，如图19所示，例如通过等离子化学气相沉积(CVD)，在整个 表面上形成1500nm厚的二氧化硅膜48。
然后，例如通过化学机械研磨法(CMP)，对二氧化硅膜48的表面进 行研磨，直到二氧化硅膜的厚度减小至大约1000nm为止。由此，形成厚度 例如为1000nm的二氧化硅膜48的层间绝缘膜。
接着，通过光刻法，在层间绝缘膜48中分别形成接触孔50a、50b，向 下到达源/漏电极46a和栅电极46b。
然后，通过例如化学气相沉积，在整个表面上形成300nm厚的钨膜。
然后，通过例如化学机械研磨法，对钨膜进行研磨，直到露出层间绝缘 膜48的表面为止。由此，将例如钨导电塞52掩埋于这些接触孔中。
接着，通过例如溅射法，形成500nm厚的铝膜54。
然后，通过光刻法对铝膜54进行图案化。由此，形成了铝的互连(第 一金属互连层)54。
然后，依次重复形成层间绝缘膜56的步骤、形成接触孔的步骤和形成 互连的步骤，由此形成多个层间绝缘膜56、互连等。
然后，在层间绝缘膜56上形成遮光膜58。
然后，通过光刻法对遮光膜58进行图案化。由此，在遮光膜58中形成 开口60，用于露出形成有光电二极管PD1的区域。
由此，制造出根据本实施例的固态图像传感器。
(改型)
下面将参考图21，说明根据本实施例改型的固态图像传感器。图21是 根据本改型的固态图像传感器的剖视图。
根据本改型的固态图像传感器的特征主要在于，数字电路部分16的N 型阱42e和I/O电路部分18的N型阱42e是互相一体形成的。换而言之， 数字电路部分16的N型阱42e和I/O电路部分18的N型阱42e形成为互相 连续。
N型掩埋扩散层40c和N型阱42e在掩埋扩散层40c的侧边处互相连接。
N型掩埋扩散层40d和N型阱42e在掩埋扩散层40d的侧边处互相连接。
由此，数字电路部分16的N型阱42e和I/O电路部分18的N型阱42e 形成为互相连续。
[第二实施例]
下面参考图22至图26，阐述根据本发明第二实施例的固态图像传感器 和制造固态图像传感器的方法。图22是根据本实施例的固态图像传感器的 剖视图。为了不重复或简化其说明，本发明与图1至图21所示根据第一实 施例的固态图像传感器和用于制造该固态图像传感器中的方法相同的元件 是由相同标号来表示的。
(固态图像传感器)
首先，参考图22，说明根据本实施例的固态图像传感器。
根据本实施例的固态图像传感器的特征主要在于，通过LOCOS(硅局 部氧化)来形成器件隔离区域22a。
如图22所示，在本实施例中，通过LOCOS来形成器件隔离区域22a。 器件隔离区域22a的厚度例如约为300nm。器件隔离区域22a被形成为向下 到达距离半导体衬底20表面大约150nm的深度。
与根据第一实施例的固态图像传感器一样，即使利用通过LOCOS而形 成的器件隔离区域22a，该固态图像传感器仍然能够改善图像质量，。
(制造固态图像传感器的方法)
下面，参考图23至图26，说明根据本实施例制造固态图像传感器的方 法。图23至图26是根据本实施例的固态图像传感器在制造固态图像传感器 的方法步骤中的剖视图，其示出了该方法。
首先，如图23所示，例如通过热氧化，在整个表面上形成3-10nm厚的 二氧化硅膜90。
然后，通过例如化学气相沉积，在整个表面上形成100-150nm厚的氮化 硅膜92。
接着，如图24所示，通过旋转涂敷法，在整个表面上形成光阻膜94。
然后，通过光刻法，在光阻膜94中形成开口96，用于露出将要形成器 件隔离区域22a的区域。
接着，以光阻膜94作为掩模，蚀刻氮化硅膜92和二氧化硅膜90。然后， 除去光阻膜94。
然后，在未被氮化硅膜92覆盖的部分处，通过热氧化法，选择性热氧 化半导体衬底20。由此，通过LOCOS形成二氧化硅膜的器件隔离区域22a。
接着，将二氧化硅膜92蚀刻掉。该蚀刻剂例如是沸腾磷酸(参见图25)。
根据第二实施例用于制造固态图像传感器的后续方法步骤与参考图4至 图20所述制造固态图像传感器的方法步骤相同，这里就不再重复说明。
因此，制造了根据本实施例的固态图像传感器(参见图26)。
(改型)
下面，将参考图27说明根据本实施例的固态图像传感器改型。图27是 根据本改型的固态图像传感器的剖视图。
根据本改型的固态图像传感器的特征主要在于，数字电路部分16的N 型阱42e和I/O电路部分18的N型阱42e是互相一体形成的。换而言之， 数字电路部分16的N型阱42e和I/O电路部分18的N型阱42e形成为互相 连续。
因此，数字电路部分16的N型阱42e和I/O电路部分18的N型阱42e 可互相一体形成。
[第三实施例]
下面，将参考图28至图36，阐述根据本发明第三实施例的固态图像传 感器和制造固态图像传感器的方法。图28是根据本实施例的固态图像传感 器的剖视图。为了不重复或为简化相应的描述，本实施例与图1至图27所 示根据第一或第二实施例的固态图像传感器和制造该固态图像传感器的方 法相同的元件是由相同标号来表示的。
(固态图像传感器)
首先，参考图28，说明根据本实施例的固态图像传感器。
根据本实施例的固态图像传感器的特征主要在于，P型阱形成于N型阱 中，以形成三阱结构。
如图28所示，在形成有光电二极管的像素阵列部分10的区域10D中， N型杂质扩散区域24c形成于半导体衬底20中。N型杂质扩散区域24c形成 光电二极管PD1。
在形成有NMOS晶体管的像素阵列部分10的区域10N中，形成P型阱 100a。在P型阱100a上形成NMOS晶体管38a。
在黑色像素阵列部分12的半导体衬底20中，形成N型阱98a。在N型 阱98a中形成P型阱100b。通过将P型掺杂杂质注入N型阱98a中，形成P 型阱100b。P型阱100b形成于区域12N(形成有NMOS晶体管)中，还形 成于区域12D(形成有光电二极管PD2)中。通过N型阱98a，P型阱100b 从像素阵列部分10被电隔离。
在形成有光电二极管的黑色像素阵列部分12的区域12D中，N型杂质 扩散区域24d形成于P型阱100b中。
在形成有NMOS晶体管的黑色像素阵列部分12的区域12N中，NMMOS 晶体管38b形成于P型阱100b中。
在模拟电路部分14的半导体衬底20中，形成N型阱98b。N型阱98b 形成于区域14N(形成有NMOS晶体管)中，还形成于区域14P(形成有 PMOS晶体管)中。在形成有NMOS晶体管的模拟电路部分14的区域14N 中，P型阱100c形成于N型阱98b中。P型阱100c是通过将P型掺杂杂质 注入N型阱98b中而形成的。通过N型阱98b，P型阱100c从像素阵列部 分10被电隔离。在P型阱100c上形成NMOS晶体管38c。在形成有PMOS 晶体管的模拟电路部分14的区域14P中，PMOS晶体管38d形成于N型阱 98b上。
在数字电路部分16的半导体衬底20中，形成N型阱98c。N型阱98c 形成于区域16N(形成有NMOS晶体管)中，还形成于区域16P(形成有 PMOS晶体管)中。在形成有NMOS晶体管的数字电路部分16的区域16N 中，P型阱100d形成于N型阱98c中。P型阱100d通过将P型掺杂杂质注 入N型阱98c中来形成。通过N型阱98c，P型阱100d从像素阵列部分10 被电隔离。在P型阱100d上形成NMOS晶体管38e。在形成有PMOS晶体 管的数字电路部分16的区域16P，PMOS晶体管38f形成于N型阱98c上。
在I/O电路部分18的半导体衬底20中，形成N型阱98d。N型阱98d 形成于区域18N(形成有NMOS晶体管)中，还形成于区域18P(形成有 PMOS晶体管)中。在形成有NMOS晶体管的I/O电路部分18的区域18N 中，P型阱100e形成于N型阱98d中。P型阱100e是通过将P型掺杂杂质 注入N型阱98d中而形成的。通过N型阱98d，P型阱100e从像素阵列部 分10被电隔离。在P型阱100e上形成NMOS晶体管38g。在形成有PMOS 晶体管的I/O电路部分18的区域18P中，PMOS晶体管38h形成于N型阱 98d上。
由此，形成了根据本实施例的固态图像传感器。
由此，P型阱100b-100e是通过将P型掺杂杂质注入N型阱98a-98d中 而形成的。
(用于制造固态图像传感器的方法)
下面参考图29至图36，说明根据本实施例用于制造固态图像传感器的 方法。图29至图36是根据本实施例的固态图像传感器在制造固态图像传感 器的方法步骤中的剖视图，其示出了该方法。
首先，如图29所示，通过例如热氧化，在整个表面上形成3-10nm厚的 二氧化硅膜90。
然后，通过例如化学气相沉积，在整个表面上形成100-150nm厚的氮化 硅膜92。
接着，如图30所示，通过旋转涂敷法，在整个表面上形成光阻膜94。
然后，通过光刻法在光阻膜94中形成开口96，用于露出将要形成器件 隔离区域22a的区域。
接着，以光阻膜94作为掩模，蚀刻氮化硅膜92和二氧化硅膜90。然后， 除去光阻膜94。
接着，如图31所示，通过旋转涂敷法，在整个表面上形成光阻膜102。
然后，通过光刻法，在光阻膜102中形成：开口104a，用于露出将要形 成黑色像素阵列部分的区域12；开口104b，用于露出将要形成模拟电路部 分的区域14；开口104c，用于露出将要形成数字电路部分的区域16；以及 开口104d，用于露出将要形成I/O电路部分的区域18。
然后，以光阻膜102作为掩模，通过离子注入，将N型掺杂杂质引入半 导体衬底20中。离子注入条件例如是150-300keV加速能量和1×1013- 5×1013cm-2剂量。由此，在半导体衬底中形成N型阱98a-98d。然后，除去 光阻膜102。
接着，进行热处理，以使掺杂杂质在N型阱98a-98d中扩散。热处理的 气氛例如是氮气保护气氛。热处理的温度例如是1100℃。热处理的时间例如 是100分钟。
然后，在未被氮化硅膜92覆盖的部分处，通过热氧化选择性地氧化半 导体衬底20。由此，形成二氧化硅膜的器件隔离区域22a。由此，通过LOCOS 形成器件隔离区域22a(参考图32)。通过在氮气气氛中的热处理和用于形 成器件隔离区域22a的热处理，N型阱98a-98d例如被形成为向下到达从半 导体衬底20表面大约3μm深度。
接着，将氮化硅膜92蚀刻掉。该蚀刻剂例如是沸腾磷酸。
在已经进行热处理，用于使注入于N型阱98a-98d中的N型掺杂杂质扩 散之后，在这里形成器件隔离区域22a，但是，用于使N型掺杂杂质扩散的 热处理也可在已经形成器件隔离区域22a之后进行。
然后，如图33所示，通过旋转涂敷，在整个表面上形成光阻膜106。
接着，通过光刻法，对光阻膜106进行图案化。由此，在光阻膜106中 形成：开口108a，用于露出将要形成NMOS晶体管的像素阵列部分10的区 域10N；开口108b，用于露出黑色像素阵列部分12；开口108c，用于露出 将要形成NMOS晶体管的模拟电路部分14的区域14N；开口108d，用于露 出将要形成NMOS晶体管的数字电路部分16的区域16N；以及开口108e， 用于露出将要形成NMOS晶体管的I/O电路部分18的区域18N。
然后，以光阻膜106作为掩模，通过离子注入，将P型掺杂杂质引入半 导体衬底20中。P型掺杂杂质例如是硼。离子注入条件例如是100-300keV 加速能量和1×1013-5×1013cm-2剂量。
然后，在除去光阻膜106之前，通过利用光阻膜106，可形成用于控制 NMOS晶体管38a-38c、38e、38g临界电压的临界电压控制层(未示出)。 在形成临界电压控制层时，以光阻膜106作为掩模，通过离子注入，将P型 掺杂杂质引入相对浅的半导体衬底20的区域中。P型掺杂杂质例如是硼。离 子注入条件例如是50keV或更低加速能量和1×1012-7×1012cm-2剂量。然后， 除去光阻膜106。
然后，通过以与如图9至图11所示用于制造固态图像传感器的相同的 方式，在像素阵列部分10、黑色像素阵列部分12和I/O电路部分18中形成 相对厚的栅极绝缘膜30a，在模拟电路部分14和数字电路部分16中形成相 对薄的栅极绝缘膜30b(见图34)。
紧接在形成栅极绝缘膜30a、30b的步骤之前或之后，通过将掺杂杂质 注入半导体衬底20的整个表面中，可形成用于控制晶体管38临界电压的临 界电压控制层(未示出)。该掺杂杂质例如是硼。离子注入条件例如是50keV 或更低加速能量和1×1012-7×1012cm-2剂量。
接着，以与如图12和图13所示制造固态图像传感器的方法相同的方式， 形成栅电极32。
然后，如图35所示，通过旋转涂敷，在整个表面上形成光阻膜110。
然后，通过光刻法对光阻膜110进行图案化。由此，在光阻膜110中形 成：开口112a，用于露出将要形成光电二极管的像素阵列部分10的区域10D； 以及开口112b，用于露出将要形成光电二极管的黑色像素阵列部分12的区 域12D。
接着，以光阻膜110作为掩模，通过离子注入，引入N型掺杂杂质。掺 杂杂质例如是磷。离子注入条件例如是20-500keV加速能量和1×1014- 5×1015cm-2剂量。由此，形成N型杂质扩散区域24c、24d，其形成了光电二 极管PD1、PD2。然后，除去光阻膜110。
用于制造该固态图像传感器的方法的随后步骤与参考图15至图20所述 用于制造固态图像传感器的方法相同，这里将不再重复其说明。
因此，制造出根据本实施例的固态图像传感器(参见图36)。
(改型)
下面将参考图37，说明根据本实施例的固态图像传感器。图37是根据 本改型的固态图像传感器的剖视图。
根据本改型的固态图像传感器的特征主要在于，数字电路部分16的N 型阱98e和I/O电路部分18的N型阱98e是互相一体形成的。换而言之， 数字电路部分16的N型阱98e和I/O电路部分18的N型阱98e形成为互相 连续。
因此，数字电路部分16的N型阱98e和I/O电路部分18的N型阱98e 可互相一体形成。
[改型实施例]
本发明并不限于上述实施例，并且能够覆盖其他各种改型。
例如，在上述实施例中，半导体衬底20是P型半导体衬底。然而，半 导体衬底20可以是N型半导体衬底，并且在这种情况下，各部件的导电类 型被相反地设置。