技术领域
[0001] 本
发明涉及
电源电压脉冲干扰技术领域，特别是用于电源电压脉冲干扰的检测电路。
背景技术
[0002] 在电路系统中，通常存在多种功能的电路模
块，比较说时钟发生器电路，
存储器电路，数字
逻辑电路等。为了保证整个电路系统中所有电路模块都能正确工作需要有一个正常的电源电压。但有时候，电源电压上会有较大的高频脉冲，会对系统中的一些电路模块产生影响或者造成误运算，甚至会有人为产生的脉冲干扰对电路系统进行攻击。这种高频脉冲可能是高于电源电压的，也可能是低于电源电压的。
现有技术的检测电路，脉冲干扰时产生的报警
信号，一般都存在报警有延迟和报警信号无
锁定功能不能对其有效
采样的缺点，而且电源电压正常情况下检测电路的静态功耗较高。
[0003] 美国2000年7月4日发表的
专利号为6085342的专利“ELECTRONIC SYSTEM HAVING A CHIP INTEGRATED POWER ON RESETCIRCUIT WITH GLITCH SENSOR”是在上电复位电路中包含了一个脉冲干扰检测电路，用来检测电源电压上的异常。但是该电路只能检测低于电源电压的脉冲干扰，对于高于电源电压的脉冲干扰就无能为
力。
[0004] 中国专利CN1427954的专利“用于检测功能干扰的电路布置”，通过
放大器和
门电路将集成电路的电源电压超过电压上限和下限的电压
波动进行响应，检测正负两个方向上的电压干扰。但是该电路在无干扰的正常情况下，也要消耗一定的功耗，而且报警信号无锁定功能，其它电路可能不能有效采样。
发明内容
[0005] 为了解决上述现有技术中存在的问题，本发明的目的是提供一种用于电源电压脉冲干扰的检测电路。它能对高于或者低于电源电压的脉冲干扰情况进行报警，并具有报警及时、有效，且静态功耗低的特点，以保证电路系统中其它电路模块的正常工作。
[0006] 为了达到上述发明目的，本发明的技术方案以如下方式实现：
[0007] 一种用于电源电压脉冲干扰的检测电路，其结构特点是，它包括参考电压产生电路、
阈值比较器和锁存器电路。电源电压。经参考电压产生电路低通滤波后输出参考电压。到阈值比较器的一个输入端，阈值比较器的另一个输入端与电源电压相连。阈值比较器的
输出信号经锁存器电路锁定并输出。所述阈值比较器包括PMOS管一、PMOS管二和
电阻。电源电压分别与PMOS管一的源极和PMOS管二的栅极连接，参考电压分别与PMOS管二的源极和PMOS管一的栅极连接。PMOS管一和PMOS管二的漏极并联与比较器输出端连接并经电阻接地。
[0008] 在上述检测电路中，所述参考电压产生电路包括电阻和电容。电源电压。依次经电阻和电容接地，电阻和电容的连接点为输出的参考电压。
[0009] 本发明由于采用了上述结构，当电源电压与参考电压的偏差在一定阈值范围内时，阈值比较器和锁存器电路输出为低电平，不报警；当电源电压与参考电压的偏差大于或者小于一定阈值范围时，阈值比较器输出高电平到锁存电路锁定并输出报警信号。同现有技术相比，本发明静态功耗低，能检测出高于或者低于电源电压的脉冲
干扰信号，并能及时、有效地报警，保证电路系统中其它电路模块的正常工作。
[0010] 下面结合
附图和具体实施方式对本发明做进一步说明。
附图说明
[0011] 图1为本发明的电路原理图；
[0012] 图2为本发明参考电压产生电路的电路结构图；
[0013] 图3为本发明阈值比较器的电路结构图；
具体实施方式
[0015] 参看图1至图3，本发明包括参考电压产生电路、阈值比较器和锁存器电路。电源电压VDD经参考电压产生电路低通滤波后输出参考电压VREF到阈值比较器的一个输入端，阈值比较器的另一个输入端与电源电压VDD相连。阈值比较器的输出信号经锁存器电路锁定并输出。参考电压产生电路包括电阻和电容，电源电压VDD依次经电阻和电容接地，电阻和电容的连接点为输出的参考电压VREF。阈值比较器包括PMOS管一P1、PMOS管二P2和电阻R1。电源电压VDD分别与PMOS管一P1的源极和PMOS管二P2的栅极连接，参考电压VREF分别与PMOS管二P2的源极和PMOS管一P1的栅极连接，PMOS管一P1和PMOS管二P2的漏极并联与比较器输出端OUT连接并经电阻R1接地。
[0016] 本发明工作时，参考电压产生电路对电源电压VDD进行低通滤波得到参考电压VREF，参考电压VREF中较高
频率的干扰信号已经基本滤除得到一个较干净的
准直流电源信号。参考电压产生电路中
滤波器的参数设定可以根据实际工作环境和需求进行配置。然后，把电源电压VDD与参考电压VREF作为阈值比较器的两个输入作阈值比较，当电源电压VDD高于参考电压VREF一定的阈值电压或者电源电压VDD低于参考电压VREF一定的阈值电压时，阈值比较器输出一个高电平报警信号，反之输出低电平不报警信号。阈值比较器中的电阻R1在电路中即可以用电阻实现，也可以用
电流源或者工作在线性区的MOS管实现。锁存器电路是把报警信号锁存，充分保证电路系统中其它电路都能准确的读取这个报警信号。
[0017] 在电源电压VDD中无脉冲干扰时，电源电压VDD与参考电压VREF的电压值基本相等。两者之间的电压差值远小于PMOS管一P1和PMOS管二P2的开启电压，PMOS管一P1和PMOS管二P2都处于截止状态。在阻值较大的电阻R1的下拉作用下，比较器输出端OUT输出为低电平。
[0018] 电源电压VDD上产生一个高于电源电压VDD的脉冲干扰且这个干扰与参考电压VREF的差值大于PMOS管一P1的开启电压，PMOS管一P1就会开启。流过PMOS管一P1的电流一快速增大，根据欧姆定律，比较器输出端OUT的电压等于电流一乘以电阻R1的阻值。当电流一快速增加到一定数值，比较器输出端OUT上的电压就会上升到与电源电压VDD相等的电压，输出为高电平。
[0019] 同理，如果电源电压VDD上产生一个低于电源电压VDD的脉冲干扰且这个干扰与参考电压VREF的差值绝对值大于PMOS管二P2的开启电压，PMOS管二P2就会开启。流过PMOS管二P2的电流二快速增大，根据欧姆定律，比较器输出端OUT的电压等于电流二乘以电阻R1的阻值。当电流二快速增加到一定数值，比较器输出端OUT上的电压就会上升到与电源电压VDD相等的电压，输出为高电平。
[0020] 在电源电压VDD正常时，PMOS管一P1和PMOS管二P2都不导通，所以本发明检测电路的静态功耗接近为0。而在系统处理高于或者低于电源电压VDD的脉冲干扰异常时，PMOS管一P1或者PMOS管二P2上的电流迅速增大，这个电流流过电阻R1，使得比较器输出端OUT结点上的电压快速增大到电源电压VDD附近，具有较高的响应速度。
[0021] 参看图4，将本发明与存储器电路、数字逻辑电路和其它电路相连接，即可以避免电源电压VDD中的脉冲干扰信号对各电路模块的损坏。
