快速模拟数字转换器包含一组同时将模拟信号转变成一种温度计 代码的比较器，该代码被转变成二进制码。该转变依赖于针对温度计 代码中1-到-0转变的位置的侦测。然而，由于转换器内元件的不完善 性，事实上，在温度计代码中可能存在一些这类转变。这被称为一种 磁泡或火花，并导致转变中的模糊性。参考文献[1]-[4]描述了在温 度计代码中处理磁泡的不同算法。这些算法的目的是避免由于磁泡的 存在而导致温度计-到-二进制解码器中较大的转变误差。然而，虽然 这些方法是容许磁泡的，但它们仍然产生较大误差，而且这些方法并 不试图消除将来磁泡的产生。

本发明的一个目的在于提供针对模拟数字转换器级别上的一种快 速模拟数字转换器或一种模拟数字次转换器的校准方法和装置，该方 法和装置能减少或消除温度计代码磁泡的发生。
符合附件的权利要求的做法可以实现该目的。
简而言之，本发明识别模拟数字转换器比较器，其负责一种被侦 测的磁泡，且调节它们的阈值以减少或消除产生磁泡的阈值跨越。该 技术的一个优点是，模拟数字转换器将最终是无磁泡的。这对于在多 级模拟数字转换器上的基于残余的修正方法具有特别吸引人的特征， 例如管道、循环或次测距模拟数字转换器。
附图说明
参考以下结合附图所作的描述能最好地了解本发明，连同其进一 步的目的和优点，其中：
图1是一种典型的管道模拟数字转换器的框图；
图2是图1中模拟数字转换器的一种典型级别的框图；
图3举例说明图2中在模拟数字转换器级的正常操作期间，温度计 代码总线上的信号行为；
图4举例说明温度计代码总线上的一种磁泡的概念；
图5是一种流程图，其举例说明根据本发明该方法的一种概念性实 施例；
图6是一种流程图，其举例说明根据本发明该方法的另一种概念性 实施例；
图7是一种框图，其举例说明根据本发明的模拟数字转换器校准装 置的一种示范性实施例；
图8是图7中一种增/减逻辑块(IDLB)的示范性实施例的一种框 图；
图9在图7中一种合并逻辑块(MLB)的示范性实施例的一种框图；
图10是图7中一种上/下计数器的示范性实施例和校准模拟数字转 换器的一种框图；
图11是一种组合比较器和插销的示范性实施例的框图；
图12是图7中一种增/减逻辑块(IDLB)的简化实施例的框图；且
图13是图7中一种合并逻辑块(MLB)的简化实施例的框图。

在下列各项描述中，将使用相同的参考标识来指示相同或相似的 组件。
下面的描述将参考一种管道模拟数字转换器来描述本发明。然 而，应该了解，相同的原则也可能用于其它多级别模拟数字转换器， 例如循环或次测距模拟数字转换器(虽然一种循环转换器只包含一种 级别，但是为了本应用的目的，它仍然被认为是一种多级别转换器， 因为该级别已被多次使用)。此外，以下描述的磁泡处理方法也可以 应用在单级别快速模拟数字转换器中。
图1是一种典型的管道模拟数字转换器的框图。一种N位元的模拟- 数字的转变在两个或更多级别中运行，每个级别析取由数字字{d1，d2... dk}所表现的信息的{N1，N2...Nk}位元，其中K是管道级别的数目。第 一管道级别析取最重要的位元N1，其使用N1-位元模拟数字次转换器 10。然后，估计值通过使用一种数字模拟次转换器12和一种加法器14 从模拟输入信号Vin中减去，留下一种残余，其包含析取不太重要的位 元所必需的信息。通常，一种具有增益Gi的放大器16将该残余放大， 以便为级别2建立适当的信号范围。针对所有K级别重复这些步骤， 除了最后的管道级别以外，该管道级别无需产生一种模拟输出，因此 没有数字模拟转换器，加法器或放大器，而只有一种模拟数字转换器 10。然后，数字字{d1，d2...dk}在一种单元18中得到结合以形成数 字输出字dout，以便进行模拟数字次转换器数据的时序调整和量位矫 正。
为了简化下列描述，假设一种转换器级别具有一种三位元的分辨 率。该数目小得足够易于处理，但是也大得足以举例说明一种典型情 况的本质特征。然而，应该了解，通常，位元的数目可能较大。这尤 其是一种针对单级快速转换器的情况，在典型情况下，该转换器可能 具有一种高达10位元的分辨率。
图2是图1中转换器的一种典型级别的框图。次转换器10包含一定 数目的比较器COMP1-COMP7。每个比较器的一个输入终端被连接到对 应的参考电压或阈值电压T1-T7。这些阈值电压通过一种阈值发生器 20而形成。每个比较器的另一个输入终端接受模拟输入信号(针对每 个比较器的相同信号)。来自比较器的输出信号共同形成温度计代码 中的数字化值。这些信号在一种温度计代码总线上被向前转送至数字 模拟次转换器12，在此，它们被转变成一种对应的模拟值。在加法器 14上将该值从最初模拟值中减去，且残余信号在增益组件16中被一种 等于4的增益所放大。
在详细描述本发明之前，将参考图3-4解释温度计代码磁泡的概 念。
温度计代码信号被转变成一种在温度计/二进制解码器22中的二 进制码信号。图3举例说明该程序。在该例中，模拟信号的一种样品 在阈值T5和T6之间。这说明比较器COMF1-COMP5将输出″1″，而比较 器COMP6-COMP7将输出″0″。因此，如图所示，温度计代码将是 0011111。典型情况下，解码器22包含查找1到0转换的位置的简单逻 辑。该位置用来选择ROM中含有二进制码的一种对应行。
参考图3所描述的例子针对一种理想的转换器是正确的。然而，转 换器中的不完善性可能造成阈值的细微改变，如图4中的T2所示。如果 这些改变在两个连续的阈值之间具有一半量化步骤的次序(这可能是 高分辨率转换器的情况)，那么在两个阈值之间的次序可能被颠倒， 如图4中T5和T6所示。如果样品碰巧位于这些被颠倒的阈值之间，结果 将是一种陷于两个“1”输出之间的″0″输出。这被称为″磁泡″。在本 例子中，这种情况将会在温度计代码总线上发生信号0101111。应该了 解，这种情况中将会有两个1到0的转变，一个转变在温度计代码线路4 和5之间，第二转变在线路6和7之间。因为转变点决定在ROM中查出行， 所以现在将存在一种模糊性，无法清楚该使用哪个二进制码。
在现有技术中，温度计代码的各种预加工或容许故障的程序已能 部分地解决上文所述的模糊性。然而，仍然存在较大的转换器误差， 因为这些方法只能避免较严重的误差。一种较好的方式是消除磁泡发 生的理由，这就是本发明所采取的方法。
图5是一种流程图，根据本发明举例说明该方法的一种概念上的实 施例。该程序开始于步骤S1，在此决定下一个样品的相关位元的温度 计代码，设定代码指数i＝1(与温度计代码总线上的第一线路相对应)。 当磁泡从较低的温度计代码位置移动到较高的温度计代码位置时(图4 中，这种转变发生在位置(线路)5和6之间)，这时产生磁泡的理由， 即横断的决定水平，能够被温度计代码中的0到1的转变所侦测。该过 程在步骤S2中运行，该步骤测试温度计代码i是否小于温度计代码 i+1。如果是，步骤S3根据第一预定的电压增加(调高)阈值i，并 根据第二预定的电压减少(调低)阈值i+1。较佳方法是，预定的电 压相等，且是量化阶段次序的5-25％。例如，修正电压可能是量化阶 段的1/16。然后，该程序进行到S4，其中代码指数i被增加1。如 果在步骤S2中的测试显示温度计代码i不小于温度计代码i+1，那 么该程序则直接执行步骤S4。步骤S5测试代码指数i是否是最后 的指数(图4中的7)。如果是，该程序转回执行步骤S1。否则，该 程序转回执行步骤S2。
该处描述的磁泡处理方法在单级快速模拟数字转换器和多级或多 步骤快速模拟数字转换器的模拟数字转换器级别中都是有用的，例如 管道、次测距和循环模拟数字转换器。
本发明在使用基于残余的修正方法的多级模拟数字转换器中尤 其具有优势，例如在参考文献[5]及[6]中描述的方法，因为这些方法 在很大程度上要依赖一种无磁泡的温度计代码。图6中的流程图举例 说明了这样一种实施例。在这个流程图中，步骤S1-S5与图5中的 实施例是相同的。如果步骤S2决定在温度计代码位置i处没有磁 泡，那么步骤S6决定代码i是否比代码i+1更大，即本位置是否 符合温度计代码转变1-到-0。如果这不是该转变位置，那么程序进行 到步骤S4。否则，步骤S7测试来自这个转换器级别的残余信号是否 超过最大的准许值。如果如此，步骤S8通过一种预定的电压来减少 阈值i+1。如果残余不太大，那么步骤S9测试它是否低于一种预定 的最小准许值。如果如此，步骤S10通过一种预定的电压增加阈值i。 否则，程序进行到步骤S4。较佳方法是，在步骤S8和S10中的预 定电压是相等的，而且具有量化步骤5-25％的次序。这些电压也可能 等于步骤S3中的电压。例如，修正电压可能是量化步骤的1/16。举 例来说，最大和最小值可能是针对理想的模拟数字次转换器的预期最 大和最小残余值。
因为参照图6所描述的校准方法依赖对一种不模糊的1-到-0温 度计代码转变所进行的侦测，所以应该了解它对磁泡是敏感的。因此， 符合本发明的磁泡消除对本方法的适当操作是必要的。
在图6中的实施例中，当侦测到一种磁泡时，基于残余的校准被 禁止。然而，这不是完全必需的。虽然在有磁泡时校准的正确性将下 降，但是这些磁泡将最终被本发明所消除，而且其后基于残余的校准 将不受磁泡的影响。
在参照图5和6所描述的方法中，连续检查温度计代码线路。然 而，如同下文将参照7-11所举例说明的那样，所有线路都可能以平 行方式得到检查。
现在将参照图7-11来描述一种模拟数字转换器校准装置的一种 示范性实施例。
图7是一种框图，举例说明一种符合本发明的模拟数字转换器校 准装置的一种示范性差别实施例。该图举例说明一种模拟数字转换器 级别的模拟数字次转换器比较器阵列的校准逻辑。增/减逻辑块 (IDLE)30被放置在阵列中每个比较器对之间，以及在阵列的顶端和 底端。这些块决定毗连的比较器转变水平是否应该得到增加、保持不 变或得到减少，其根据基于分别来自后续模拟数字转换器级别的比较 器输出代码、残余快速和低流信号o和u。分别属于IDLB-块顶端和 底端的温度计代码输入tu和ti与比较器输出没有连接，并且相反被保 持在(恒定)的电位上，该电位将由一种延伸的、具有范围内输入信 号的比较器阵列产生。与每个比较器相关的合并逻辑块(MLB)32将来 自附近的IDLB-块的增/减信号合并到一种时钟信号CLK以及一种上/ 下信号(顶部IDLB-块的顶部输出和底部IDLB-块的底部输出没有被连 接(NC)到任何MLB-块)。这些信号控制一种对应的上/下计数器34， 该计数器为一种对应的校准数字模拟转换器36提供校准数据。校准 数字模拟转换器被连接到相关的比较器，这里它调整比较器的偏差， 因此可以调整比较器阈值。
图8是图7中的一种增/减逻辑块(IDLB)的示范性实施例的一 种框图。两个AND(与)门A1和A3侦测到分别来自附近比较器的温 度计代码的转变和磁泡。转变信号T2BIN被传输到温度计/二进制解码 器22(图3)。假使有一种被侦测到的磁泡，那么晶体管M向下拉 动线路b。这向所有的IDBL-块发出一种被侦测到的磁泡信号，因此 会因为被侦测到的转变而禁止进一步的活动(符合图6中的步骤 S6-S10)。当线路b被向下拉动时，不需要考虑静态功率消耗，因为 磁泡将被快速地消除。当由一种时钟相位信号Φs所控制的插销对磁泡 信号进行时序对准时，增大和减少要求iu和d1能分别被直接发布给毗 连的比较器。如果没有磁泡，那么转变信号经过与门A3，而且在时序 对准之后，它被门处理到信号u和o，以便决定任何递减或递增信号 du和i1是否应该分别被传递到毗连的比较器。
图9是图7中一种合并逻辑块(MLB)的示范性实施例的一种框 图。分别进入一种比较器的递减或递增信号du和i1被合并在或门01 和O2中。一种或门03侦测是否有任何信号进入MLB-块，而且一种与门A6 用一种时钟相位信号Φh对产生的信号进行门处理，以便避免由于瞬态 而产生的错误CLK脉冲。O2产生上/下信号，而且只有在出现增量信 号时该信号才具有高值。CLK和上/下信号被用来控制上/下计数器 34。
图10是图7中一种上/下计数器和校准数字模拟转换器的一种示 范性实施例的一种框图。在校准范围不准确的情况下，为避免计数器 缠绕其最低值和最高值(0和MAX最大值)，CLK信号得到门处理。计 数器链中的AND与门AL，x和AH，x分别被用于决定计数器是否处于其最 小值(0)，还是其最大值(MAX)。如果计数器在其最小值，则门A7， A8，O4和N1将阻塞时钟脉冲，否则脉冲会递减计数器。另一方面， 如果计数器在其最大值，将禁止进一步的递增。针对正级引发插销的 时钟信号CLK通过NAND门N1得到相反处理，以便在上/下信号上发生 一种改变之后，允许针对计数器链给予尽可能多的固定时间。通过避 免使用一种连续的时钟，而且仅仅在调整时对计数器进行时钟处理， 一旦校准值确定后，这种做法将是少有的，这样则可避免不必要的功 率消耗及电路噪音。通过设定/重设插销，使用一种预设的信号能首先 将计数器置于其中部位置，但本功能是可选的。
上/下计数器34控制开关S，x，该开关将当前源极M，x的电 流以符合计数器值的方式指向输出信号的CAL+和CAL-分支。通过一种 电阻网络，所指的电流被二进制加权到校准数字模拟转换器输出来形 成一种符合计数器值的差别电压输出。
图11是一种组合比较器和插销的示范性实施例的框图。值得注意 的是，参照正常输入，校准输入的极性是反向的，以获得对阈值水平 所进行的一种正确调节。
参考图7-11，以上所述的实施例执行磁泡消除调节，也在磁泡消 除后执行基于残余的校准。然而，在一种快速模拟数字转换器中，该 转换器在一种单级别中执行所有位元的数字化，在此不可能有基于残 余的校准(虽然在这种情况中可用其它的校准方法)。相同的评价适 用于多级模拟数字转换器中的最后级别。在这些情况下，IDLB-块和 MLB-块可能得到重大的简化，如图12和13分别所示。
所述的实施例通过调节比较器偏差来调节阈值。然而，应该了解， 相同的原则可能被用来调节直接位于阈值发生器22(图2)中的阈 值。
本发明将允许功能中的一种增加，并产生及/或简化模拟设计，因 为可能减少速率和精度之间的抵偿。此处提供的连续背景校准可能性 消除了由于偏差产生的性能降低，同时避免校准中时常发生的干扰性 中断。
本技术领域中的专业人士应该理解，对本发明可以进行各种修正 和改变，而不会背离附件中的权利要求书所定义的发明范围。
参考文献
[1]S.Padoan，A.Boni，C.Morandi和R Venturi，″一种针对 具有平行ADCs的ROM的新型编码方案，其特征在于在温度计代码中 出现单一磁泡的情况下减少转换噪音″，IEEE电子学、电路和系统国 际会议，1998。
[2]M.Sugawa，H.Yoshida，M.Mitsuishi，S.Nakamura，S. Nakaigawa，Y.Kunisald和H.Suzuki，″一种2.5V 100MS/s 8位 元ADC，其使用预先线形化输入缓冲器和水平提高DAC/减法器″，IEEE VLSI电路研讨会，技术论文文摘，1998。
[3]Jy-Der David Tai，″用于在热代码中消除磁泡误差的磁泡蒸发 电路及其方法″，U.S.美国专利第6038662号(颁发到Powerchip半 导体公司)。
[4]Andrew G.F.Dingwall，″用于快速模拟数字转换器的解码器误 差预防装置″，U.S.美国专利第5023613号(颁发到Harris专利公司)。 [5]Zigiang Gu和W，Martin Snelgrove，″一种用于视频-速率2步 骤的快速模拟数字转换器的、新颖的自校准方案″，IEEE电路和系统 国际研讨会，Vol.4，pp.601-604，1992。
[6]Zigiang Gu和W，Martin Snelgrove，″一种用于一种视频-速 率管道多级模拟数字转换器的、新颖的自校准方案的应用″，IEEE， 1992。