栅极驱动电路及控制方法

阅读:782发布:2021-04-11

专利汇可以提供栅极驱动电路及控制方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了栅极驱动 电路 及控制方法,栅极驱动电路包括多级栅极驱动单元,每级栅极驱动单元包括:预充电模 块 ,用于根据前级栅极驱动 信号 对第一 节点 进行预充电;稳定模块,用于根据后级栅极驱动信号改变第二节点的 电压 ;输出模块,用于根据第一节点的电压、第二节点的电压以及输出 时钟信号 产生本级栅极驱动信号,其中,每级栅极驱动单元还包括重置模块,重置模块用于在 开关 信号的控制下改变第二节点的电平状态以补偿 选定 晶体管的 阈值 电压。本发明 实施例 的栅极驱动电路以及控制方法通过加入重置模块,使得选定晶体管的阈值电压在待机模式下得到补偿,不仅延长了选定晶体管的寿命,还降低了电路功耗。,下面是栅极驱动电路及控制方法专利的具体信息内容。

1.一种栅极驱动电路,包括多级栅极驱动单元,每级所述栅极驱动单元包括:
预充电模,用于根据前级栅极驱动信号对第一节点进行预充电;
稳定模块,用于根据后级栅极驱动信号改变第二节点的电压
输出模块,具有与所述预充电模块的输出端在所述第一节点处相连的第一输入端以及与所述稳定模块的输出端在所述第二节点处相连的第二输入端,所述输出模块用于根据所述第一节点的电压、所述第二节点的电压以及输出时钟信号产生本级栅极驱动信号,其中,每级所述栅极驱动单元还包括重置模块,所述重置模块用于在开关信号的控制下改变所述第二节点的电平状态以补偿选定晶体管的阈值电压。
2.根据权利要求1所述的栅极驱动电路,其中,在每级所述栅极驱动单元中,所述重置模块包括第一晶体管,所述第一晶体管的栅极接收所述开关信号、源极接收低电平供电电压、漏极与所述第二节点相连。
3.根据权利要求2所述的栅极驱动电路,其中,在每级所述栅极驱动单元中,所述低电平供电电压的电压值为0或负值。
4.根据权利要求1所述的栅极驱动电路,其中,在每级所述栅极驱动单元中,所述输出模块包括第三晶体管、第四晶体管以及第五晶体管,所述第四晶体管与所述第五晶体管的漏极相连并输出所述本级栅极驱动信号,所述第三晶体管和所述第五晶体管的源极接地,所述第三晶体管的漏极和所述第四晶体管的栅极相连于所述第一节点,所述第三晶体管的栅极与所述第五晶体管的栅极相连于所述第二节点,所述第四晶体管的源极接收所述输出时钟信号。
5.根据权利要求4所述的栅极驱动电路,其中,在每级所述栅极驱动单元中,所述选定晶体管为所述第三晶体管和所述第五晶体管。
6.根据权利要求1所述的栅极驱动电路,其中,在每级所述栅极驱动单元中,所述前级栅极驱动信号由本级栅极驱动单元的前x级栅极驱动单元输出,所述后级栅极驱动信号由本级栅极驱动单元的后x级栅极驱动单元输出,x为非零自然数。
7.根据权利要求6所述的栅极驱动电路,其中,在每级所述栅极驱动单元中,所述预充电模块包括第二晶体管,所述第二晶体管的栅极接收所述前级栅极驱动信号,所述第二晶体管的源极接收高电平供电电压或输入时钟信号或所述前级栅极驱动信号,所述第二晶体管的漏极与所述第一节点相连。
8.根据权利要求1至7任一项所述的栅极驱动电路,其中,各级栅极驱动单元中的晶体管由N型掺杂的薄膜晶体管实现。
9.一种用于栅极驱动电路的控制方法,所述栅极驱动电路包括多级栅极驱动单元,每级所述栅极驱动单元分别提供本级栅极驱动信号并分别包括选定晶体管,其特征在于,所述控制方法包括:
在每级所述栅极驱动单元中,根据后级栅极驱动信号提供节点电压,当所述节点电压为第一电平状态时,所述选定晶体管导通以使所述本级栅极驱动信号为无效电平状态;
提供用于切换显示模式与待机模式的开关信号;
当所述开关信号为无效时,所述栅极驱动电路进入所述显示模式以驱动图像显示;
当所述开关信号为有效时,所述栅极驱动电路进入所述待机模式,每级所述栅极驱动单元改变所述节点电压的电平状态以补偿所述选定晶体管的阈值电压。
10.根据权利要求9所述的控制方法,其中,所述栅极驱动电路包括多级栅极驱动单元,每级所述栅极驱动单元包括预充电模块、输出模块以及稳定模块,所述选定晶体管位于所述输出模块内,所述选定晶体管的栅极与所述稳定模块的输出端相连,所述开关信号将所述稳定模块的输出端电压拉低以改变所述选定晶体管的栅极电压的电平状态。

说明书全文

栅极驱动电路及控制方法

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及栅极驱动电路及控制方法。

背景技术

[0002] 液晶显示装置(Liquid Crystal Display,LCD)具备轻薄、节能、无辐射等诸多优点,因此已经逐渐取代传统的阴极射线管(CRT)显示器。
[0003] 目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑移动电话数码相机电子设备中。
[0004] 液晶显示装置主要包括显示面板和驱动电路。其中,显示面板包括多条扫描线与多条数据线,且每条扫描线与每条数据线交叉形成一个像素单元。每个像素单元至少包括一个薄膜晶体管(Thin-film Transistor,TFT)。驱动电路主要包括:栅极驱动电路(Gate Driver)和源极驱动电路(Source Driver)。随着生产者对液晶显示装置的低成本化追求以及制造工艺的提高,原本设置于显示面板以外的驱动电路集成芯片被设置于显示面板的玻璃基板上成为了可能。例如,集成栅极驱动(Gate Driver InArray,GIA)技术就是将栅极驱动电路集成于显示面板上而使液晶显示面板实现窄边框化以及制造过程的简化,同时能够降低生产成本。
[0005] 显示面板与驱动电路的基本工作原理为:栅极驱动电路通过与扫描线电性连接的上拉晶体管向栅极线送出栅极驱动信号,依序将每一行的TFT打开,然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压,以显示不同的灰阶。即首先由第一行的栅极驱动电路通过其上拉晶体管将第一行的薄膜晶体管打开,然后由源极驱动电路对第一行的像素单元进行充电。第一行的像素单元充好电时,栅极驱动电路便将该行薄膜晶体管关闭,然后第二行的栅极驱动电路通过其上拉晶体管将第二行的薄膜晶体管打开,再由源极驱动电路对第二行的像素单元进行充放电。如此依序下去,当对最后一行的像素单元完成充电时,便又重新从第一行开始充电。
[0006] 栅极驱动电路通常包括多个开关元件,其利用时钟信号控制信号向多个开关元件的栅极施加正电压或负电压,以控制多个开关元件的导通与关断,从而输出理想的栅极驱动信号。当各个开关元件的栅极被施加正电压的时间过长时,其阈值电压就会增大,导致开关元件的功耗增大且开关特性变差。由于目前的技术中栅极驱动电路中的部分开关元件的栅极一直处于高电平状态,当这些开关元件的工作时间过长时,会导致开关性能的退化,不仅增大了功耗,还会缩短这些开关元件的使用寿命。同时,由于这些开关元件的阈值电压发生了正向漂移,栅极驱动电路的功能可能会错乱,从而影响栅极驱动电路的正常工作。
[0007] 目前,现有技术通常采用以下三种方法解决上述技术问题:1、通过对制程的调整改善薄膜晶体管的阈值电压漂移程度,然而,这种方法的具有一定的操作难度,并且不能完全解决薄膜晶体管的阈值电压漂移问题;2、利用交流信号控制栅极驱动电路,这种方法虽然能够在一定程度上减小阈值电压的漂移,但是也不能完全解决薄膜晶体管的阈值电压漂移问题;3、在栅极驱动电路中设计两组分时控制的稳定模,以延长工作时间过长的开关元件的寿命,在这种方法中,由于两组稳定模块增大了版图面积,不利于实现液晶显示装置的窄边框化。
[0008] 因此,有必要提供一种新的技术方案以克服现有技术中存在的以上技术问题。

发明内容

[0009] 本发明要解决的主要技术问题是提供一种能够实现阈值电压补偿的栅极驱动电路及控制方法。
[0010] 根据本发明的一方面,提供了一种栅极驱动电路,包括多级栅极驱动单元,每级所述栅极驱动单元包括:预充电模块,用于根据前级栅极驱动信号对第一节点进行预充电;稳定模块,用于根据后级栅极驱动信号改变第二节点的电压;输出模块,具有与所述预充电模块的输出端在所述第一节点处相连的第一输入端以及与所述稳定模块的输出端在所述第二节点处相连的第二输入端,所述输出模块用于根据所述第一节点的电压、所述第二节点的电压以及输出时钟信号产生本级栅极驱动信号,其中,每级所述栅极驱动单元还包括重置模块,所述重置模块用于在开关信号的控制下改变所述第二节点的电平状态以补偿选定晶体管的阈值电压。
[0011] 优选地,在每级所述栅极驱动单元中,所述重置模块包括第一晶体管,所述第一晶体管的栅极接收所述开关信号、源极接收低电平供电电压、漏极与所述第二节点相连。
[0012] 优选地,在每级所述栅极驱动单元中,所述低电平供电电压的电压值为0或负值。
[0013] 优选地,在每级所述栅极驱动单元中,所述输出模块包括第三晶体管、第四晶体管以及第五晶体管,所述第四晶体管与所述第五晶体管的漏极相连并输出所述本级栅极驱动信号,所述第三晶体管和所述第五晶体管的源极接地,所述第三晶体管的漏极和所述第四晶体管的栅极相连于所述第一节点,所述第三晶体管的栅极与所述第五晶体管的栅极相连于所述第二节点,所述第四晶体管的源极接收所述输出时钟信号。
[0014] 优选地,在每级所述栅极驱动单元中,所述选定晶体管为所述第三晶体管和所述第五晶体管。
[0015] 优选地,在每级所述栅极驱动单元中,所述前级栅极驱动信号由本级栅极驱动单元的前x级栅极驱动单元输出,所述后级栅极驱动信号由本级栅极驱动单元的后x级栅极驱动单元输出,x为非零自然数。
[0016] 优选地,在每级所述栅极驱动单元中,所述预充电模块包括第二晶体管,所述第二晶体管的栅极接收所述前级栅极驱动信号、源极接收高电平供电电压或输入时钟信号或所述前级栅极驱动信号、漏极与所述第一节点相连。
[0017] 优选地,各级栅极驱动单元中的晶体管由N型掺杂的薄膜晶体管实现。
[0018] 根据本发明的另一方面,还提供一种用于栅极驱动电路的控制方法,包括:提供用于切换显示模式与待机模式的开关信号;当所述开关信号为无效时,所述栅极驱动电路进入所述显示模式,所述栅极驱动电路输出栅极驱动信号;当所述开关信号为有效时,所述栅极驱动电路进入所述待机模式,所述栅极驱动电路改变选定晶体管栅极的电平状态以补偿所述选定晶体管的阈值电压。
[0019] 优选地,所述栅极驱动电路包括多级栅极驱动单元,每级所述栅极驱动单元包括预充电模块、输出模块以及稳定模块,所述选定晶体管位于所述输出模块内,所述选定晶体管的栅极与所述稳定模块的输出端相连,所述开关信号将所述稳定模块的输出端电压拉低以改变所述选定晶体管的栅极电压的电平状态。
[0020] 根据本发明实施例的栅极驱动电路以及控制方法,通过在栅极驱动电路中加入重置模块,使得栅极驱动电路在显示模式下长期处于导通状态的薄膜晶体管的阈值电压在待机模式下得到补偿,从而恢复了栅极驱动电路中在显示模式下长期处于导通状态的薄膜晶体管的阈值电压,不仅延长了薄膜晶体管的寿命,同时还降低了栅极驱动电路的功耗、降低栅极驱动电路输出的出错率。附图说明
[0021] 通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
[0022] 图1示出本发明第一实施例的显示装置的结构示意图。
[0023] 图2示出本发明第一实施例的显示装置中第i级栅极驱动单元的电路结构示意图。
[0024] 图3示出本发明第一实施例的栅极驱动单元的基本时序示意图。
[0025] 图4示出本发明第二实施例的栅极驱动电路的控制方法的部分流程示意图。

具体实施方式

[0026] 以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
[0027] 在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
[0028] 图1示出本发明第一实施例的显示装置的结构示意图。
[0029] 如图1所示,本发明第一实施例的显示装置100包括显示面板110、集成于显示面板上的栅极驱动电路以及源极驱动电路130。
[0030] 显示面板110包括排成m×n阵列的m×n个像素单元111、n条扫描线G[1]至G[n]以及m条数据线D[1]至D[m],m和n分别为非零自然数。每个像素单元111中包含像素电极以及用于导通或关断该像素电极的晶体管,所述晶体管例如为薄膜晶体管。在显示面板110中,位于同一行(所述“行”例如对应图中所示的横向方向)的像素单元中的各晶体管的栅极相连并向显示面板的边缘区域引出一条扫描线,n行像素单元向显示面板110一侧或两侧的边缘区域交替引出扫描线G[1]至G[n];位于同一列(所述“列”例如对应图中所示的纵向方向)的像素单元中的各晶体管的源极相连并引出一条数据线,m列像素单元分别引出数据线D[1]至D[m];各像素单元中,晶体管的漏极与像素电极相连。
[0031] 源极驱动电路130为数据线D[1]至D[m]提供数据信号使得各个像素单元接收数据电压。
[0032] 栅极驱动电路包括多级栅极驱动单元120,每级栅极驱动单元分别输出用于驱动显示面板上的一条对应的扫描线G[1]至G[n]的栅极驱动信号,用于控制各行像素单元的选通与关断。
[0033] 图2示出本发明第一实施例的显示装置中第i级栅极驱动单元的电路结构示意图。其中i为大于1且小于n的自然数。
[0034] 如图2所示,第i级栅极驱动单元120包括预充电模块121、输出模块122、稳定模块123以及重置模块124。预充电模块121用于根据前级栅极驱动单元所输出的前级栅极驱动信号完成第一节点Q的预充电,输出模块122用于根据第一节点Q与第二节点QB提供本级栅极驱动单元输出的本级栅极驱动信号VG[i]。稳定模块123用于根据后级栅极驱动单元所输出的后级栅极驱动信号VG[i+x]改变第二节点QB的电压。其中,后级栅极驱动信号可以由后一级或多级栅极驱动单元所输出的栅极驱动信号,即x为非零自然数。
[0035] 预充电模块可以由一个或多个晶体管实现。例如图2所示的预充电模块121包括晶体管M4,晶体管M4的栅极接收前级栅极驱动单元所输出的前级栅极驱动信号VG[i-x]、源极接收输入时钟信号clk_in或者高电平供电电压Vdd或者前级栅极驱动信号VG[i-x],漏极与第一节点Q相连。其中,前级栅极驱动信号可以由前一级或多级栅极驱动单元所输出的栅极驱动信号,即x为非零自然数。
[0036] 输出模块可以由多个晶体管实现。例如图2所述的输出模块122包括晶体管M1至M3,其中晶体管M1的漏极和晶体管M3的漏极相连用于输出本级栅极驱动单元的栅极驱动信号VG[i],晶体管M2的栅极和晶体管M3的栅极与第二节点QB相连,晶体管M1的栅极和晶体管M3的漏极与第一节点Q相连,晶体管M3的源极和晶体管M2的源极接收第一低电平供电电压Vss(第一低电平供电电压Vss的电压例如为0或负值),晶体管M1的漏极接收输出时钟信号clk_out。
[0037] 稳定模块123根据后级栅极驱动信号VG[i+x]以及稳定时钟信号clk_s、高电平供电电压Vdd、第一低电平供电电压Vss等信号控制第二节点QB的电压。
[0038] 重置模块124包括晶体管M5,其中晶体管M5的栅极接收开关信号sw、源极接收第二低电平供电电压VL(第二低电平供电电压VL的电压例如为0或负值)、漏极与第二节点QB相连。
[0039] 图2示出的晶体管M1至M5均为N型掺杂的薄膜晶体管。
[0040] 本发明第一实施例的显示装置主要有显示模式和待机模式。在显示模式下,栅极驱动电路中包含的各级栅极驱动单元逐行通过扫描线对像素阵列中的各行像素单元输出栅极驱动信号VG[1]至VG[n],以使显示面板在源极驱动电路的驱动下显示图像;在待机模式下,显示装置中的显示面板不显示图像。
[0041] 图3示出本发明第一实施例的栅极驱动单元的基本时序示意图。
[0042] 在显示模式下,本发明第一实施例的栅极驱动单元120的工作过程分为多个工作阶段,下面结合图2所示的栅极驱动单元的电路结构以及图3所示的栅极驱动单元的时序分别进行描述。
[0043] 如图3和图2所示,在栅极驱动单元的预充电阶段T1中,输出时钟信号clk_out为低电平,稳定模块123提供的第二节点QB的电压为低电平,此时晶体管M2和M3处于关闭状态。同时,前级栅极驱动单元输出的栅极驱动信号VG[i-x]为高电平,因此晶体管M4导通并开始给第一节点Q充电,从而使得晶体管M1由关断状态转换至导通状态。由于输出时钟信号clk_out为低电平,因此本级栅极驱动单元输出的栅极驱动信号VG[i]也输出低电平。
[0044] 在栅极驱动单元的充电阶段T2中,前级栅极驱动单元输出的栅极驱动信号VG[i-x]为低电平,稳定模块123输出的第二节点QB的电压为低电平。因此晶体管M4变为关断状态,晶体管M2与M3也处于关断状态,导致第一节点Q处于悬空状态。在充电阶段T2的最初阶段,输出时钟信号clk_out由低电平跳变为高电平。晶体管M1处于导通状态,其漏极与源极之间的电压快速上升,悬空的第一节点Q的电位也随之抬高,实现自举(Bootstrap)。由于晶体管M1的栅极电压升高,晶体管M1的导通能增强,从而栅极驱动单元的驱动能力得到了增强。
[0045] 在栅极驱动单元的下拉阶段T3中,输出时钟信号clk_out为低电平,稳定模块123输出的第二节点QB的电压为高电平,晶体管M2和M3处于导通状态。与本级栅极驱动单元对应的扫描线G[i]相连的像素单元中的晶体管栅极上的电荷可以通过晶体管M2释放。在这个过程中,晶体管M1逐渐由导通状态转变为关断状态,在晶体管M1关断之前,由于输出时钟信号clk_out处于低电平状态,与本级栅极驱动单元对应的扫描线G[i]相连的像素单元中晶体管栅极上的电荷仍然可以通过M1释放。从而,每个栅极驱动单元120中包含两条放电路径,使得本级栅极驱动单元所输出的栅极驱动信号VG[i]由高电平转换为低电平。
[0046] 在栅极驱动单元的低电平维持阶段T4中,稳定模块123持续对第二节点QB提供高电平电压,使得晶体管M2和M3持续处于导通状态。从而第一节点Q的电压被晶体管M3下拉至低电平,即晶体管M1保持关断状态;晶体管M2导通,使得本级栅极驱动单元所输出的栅极驱动信号VG[i]保持在低电平状态。然而在本阶段中,由于第二节点QB的电压将会长时间保持在高电平,因此晶体管M2和M3将会长时间保持在导通状态。各晶体管由低稳定性、低可靠性的TFT实现,由于TFT长时间接收正向偏压会导致TFT的阈值电压发生正向漂移,因此在本阶段,晶体管M2与M3的阈值电压将会发生正向漂移。
[0047] 上面对各阶段T1至T4的描述内容为本发明第一实施例的显示装置在显示模式下的时序特征,此时开关信号sw处于低电平。当tsw时刻来临时,栅极驱动单元120进入待机模式。
[0048] 在待机模式下,开关信号sw由低电平跳变为高电平。由于在重置模块124中,晶体管M5的栅极接收开关信号sw、源极接收第二低电平供电电压VL(第二低电平供电电压VL的电压值例如为0或负值),因此晶体管M5导通,使得第二节点QB的电压被拉低,晶体管M2和M3的栅极电压的电平状态改变,即晶体管M2和M3的栅极偏压反相。因此在待机模式下,晶体管M2与M3的阈值电压会产生反相漂移以补偿显示模式下产生的正向漂移,使晶体管M2和M3的开关特性得到恢复,从而降低栅极驱动单元由于阈值电压的漂移而产生的不必要的功耗。
[0049] 根据本发明第一实施例的栅极驱动电路,通过在栅极驱动电路中加入重置模块,使得栅极驱动电路在显示模式下长期处于导通状态的晶体管的阈值电压在待机模式下得到补偿,从而恢复了这些晶体管的阈值电压,不仅延长了这些晶体管的寿命,同时还降低了栅极驱动电路的功耗、降低栅极驱动电路输出的出错率。
[0050] 图4示出本发明第二实施例的栅极驱动电路的控制方法的部分流程示意图。包括步骤S201至S203。
[0051] 栅极驱动电路包括多级栅极驱动单元,每级栅极驱动单元主要包括预充电模块、输出模块以及稳定模块。
[0052] 在步骤S201中,提供用于切换显示模式与待机模式的开关信号sw。
[0053] 栅极驱动电路具有两种工作模式:显示模式与待机模式。当开关信号sw无效时(例如当开关信号sw为低电平时),执行步骤S202;当开关信号sw有效时(例如当开关信号sw为高电平时),执行步骤S203。
[0054] 在步骤S202中,栅极驱动电路处于显示模式。栅极驱动电路驱动显示面板以显示图像。
[0055] 在步骤S203中,显示面板关闭,栅极驱动电路处于待机模式。栅极驱动电路改变选定薄膜晶体管的栅极电压的电平状态以补偿选定薄膜晶体管的阈值电压。
[0056] 选定晶体管位于输出模块内,选定晶体管的栅极与稳定模块的输出端相连。在待机模式下,开关信号有效,稳定模块的输出端电压降低至低电平以改变选定晶体管的栅极电压的电平状态。
[0057] 根据本发明第二实施例的栅极驱动电路的控制方法,在无需进行图像显示的待机模式下对栅极驱动电路中在显示模式下长期处于导通状态的晶体管的栅极电压进行电平状态的翻转,从而恢复这些晶体管的阈值电压,不仅延长了这些晶体管的寿命,同时还降低了栅极驱动电路的功耗、降低栅极驱动电路输出的出错率。
[0058] 应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0059] 依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈