技术领域
[0001] 本
发明属于非挥发性存储器技术领域，具体涉及一种
半导体存储器及其制备方法，特别涉及一种可用在柔性电路中的阻变存储器及其制备方法。
背景技术
[0002] 随着
电子产品的不断发展，非挥发性存储器在半导体行业中扮演着越来越重要的
角色，其最大的优点是所存储的数据在没有外部电源的情况下仍能保持很久。目前市场上的非挥发性存储器主要以闪存为主。近年来，如
铁电存储器(FeRAM)、
相变存储器(PRAM)及阻变存储器(RRAM)都得到了广泛的研究。在这些存储器当中，阻变存储器因为其具有制备简单、存储
密度高、操作
电压低、读写速度快、保持时间长、非破坏性读取、低功耗、与传统CMOS工艺兼容性好等优势而得到了很大的重视。
[0003] 阻变存储器的信息读写是依靠读取或者改变阻变材料的
电阻来实现的。通常的阻变材料具有高阻和低阻两种状态。阻变存储器就是依靠材料本身高阻和低阻两种状态的改变来存储信息的。如图1为一个典型阻变存储器单元的剖面图，阻变存储器单元100中，电阻转变存储层102位于顶部
电极101和底部电极103之间。顶部电极101和底部电极103通常使用Pt和Ti等化学性质较稳定的金属材料，电阻转变存储层102通常为TiO2、ZrO、Cu2O和SrTiO3等二元或三元金属
氧化物。电阻转变存储层102的电阻值在外加电压作用下可以具有高阻态和低阻态两种不用的状态，其可以分别用来表征“0”和“1”两种状态。在不同外加电压的作用下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息存储的功能。
[0004] 在传统阻变存储器的电极制作中，通常为先形成一层金属，然后通过
刻蚀来形成阻变存储器的电极，并用作阻变存储器阵列的字线或者位线。这种方法工艺复杂，而且受到刻蚀条件的限制，在实现超高密度阻变存储器阵列的过程中遇到了很大的挑战。此外，柔性衬底集成电路的制造也需要新型的存储器。
发明内容
[0005] 本发明的目的在于提出一种新型的阻变存储器结构及其制备方法，所获得的阻变存储器结构简单，可以实现超高密度的阻变存储器阵列，并且可以应用在柔性衬底集成电路中。
[0006] 本发明提出的一种阻变存储器结构，包括至少一个电阻可变的存储单元、一个用于对阻变存储器进行控制的p-n结结构和用于与外界电路相连接的电极。
[0007] 所述的p-n结结构由n型掺杂的
聚合物材料和p型掺杂的聚合物材料构成。所述的电极由金属
纳米线构成。
[0008] 本发明通过
接触式印刷法来实现两层相互垂直排布的高密度金属纳米线，并以金属纳米线作为阻变存储器的电极，从而可以实现超高密度的阻变存储器阵列，同时，本发明以聚合物材料构成存储器中的p-n结结构和存储单元，避免了高温，因此可以在柔性电路中集成。
[0009] 上述阻变存储器结构的制备方法如下：
[0010] 利用接触式印刷法，在提供的半导体衬底上形成第一种金属的平行纳米线阵列；
[0011] 在所述半导体衬底上依次形成一层第一种掺杂类型的聚合材料和一层第二种掺杂类型的聚合物材料；
[0012] 对第一种掺杂类型的聚合材料和第二种掺杂类型的聚合物材料进行刻蚀形成器件的p-n结结构；
[0013] 形成一层用于存储信息的聚合物阻变材料；
[0014] 利用接触式印刷法，在所述聚合物阻变材料上形成第二种金属的平行纳米线阵列；
[0015] 所述接触式印刷法的步骤为：首先利用气态-液态-固态(VLS)法，在第一
块衬底上形成所需金属的垂直纳米线阵列；在第二块衬底上淀积形成一层
光刻胶，并对所述光刻胶进行刻蚀以形成用于排布纳米线阵列所需的图案；利用接触式印刷将第一块衬底上的垂直纳米线阵列转移到第二块衬底上；移除剩余的光刻胶，在第二块衬底上得到规则排布的所需金属的平行纳米线阵列。所述的第一块衬底为
二氧化硅等绝缘体衬底或者为半导体衬底，所述的第二块衬底为用于排布所需金属的平行纳米线阵列的基底；所述金属为为镍、金、
银、铂、铑或钕等。
[0016] 进一步地，所述的半导体衬底为
单晶硅、
多晶硅或者绝缘体上的硅(SOI)。所述的第一种掺杂类型为p型，所述的第二种掺杂类型为n型；或者，所述的第一种掺杂类型为n型，所述的第二种掺杂类型为p型。
[0017] 再进一步地，所述的第一种金属和第二种金属可以为镍、金、银、铂、铑、钕或者其它金属。所述的第一种金属的平行纳米线阵列和第二种种金属的平行纳米线阵列可以分别作为阻变存储器的字线和位线，并且，所述第一种金属的平行纳米线阵列的方向与所述第二种金属的平行纳米线阵列的方向垂直。
[0018] 本发明
专利的制备方法具有实现工艺简单、成本低廉、不需高温
退火等优点，并且适用于打印电路。
附图说明
[0019] 图1为一个典型的阻变存储器单元的剖面图。
[0020] 图2a至图2c为接触式印刷法的示意图。
[0021] 图3至图7为本发明提供的一种阻变存储器结构的形成工艺示意图。
[0022] 图7b为图7a所示阻变存储器结构中一个存储单元的截面图。
[0023] 图8a为基于图7a所示结构的阻变存储器的工作原理示意图。
[0024] 图8b为图8a所示阻变存储器中一个存储单元的电路示意图。
[0025] 图9为本发明提供的阻变存储器的字线和位线由多条金属纳米线组成时的结构示意图。
具体实施方式
[0026] 下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互
位置，特别是组成结构之间的上下和相邻关系。参考图是本发明的理想化
实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它
薄膜层。
[0027] 利用接触式印刷法形成平行的金属纳米线阵列的步骤如图2a至2c。首先，利用气态-液态-固态法(VLS)，在提供的第一块衬底201上生长所需要的垂直的金属纳米线阵列，如图2a，所示衬底201比如为SiO2，所示202为形成的金属纳米线阵列中的一根金属纳米线，所述的金属可以为镍、金、银、铂、铑、钕等。接下来，在提供的第二块衬底203上淀积形成一层光刻胶，然后对光刻胶进行刻蚀形成所需的图案，如图2b，所示衬底203可以为单晶硅、多晶硅等半导体衬底或者其它材料的衬底，所示204为光刻胶，所示205a和205b为对光刻胶204进行刻蚀后形成的图案。最后，利用接触式印刷将第一块衬底201上的金属纳米线阵列转移到第二块衬底203上，然后移除光刻胶204即可得到规则排列的平行的金属纳米线阵列，如图2c，所示206为平行的金属纳米线阵列中的一根金属纳米线。
[0028] 在实现本发明所述的阻变存储器时，首先，利用接触式印刷法，在提供的半导体衬底300上形成平行的金属A的纳米线阵列，金属A可以为镍、金、银、铂、铑、钕等，如图3，所示半导体衬底300为单晶硅、多晶硅或者绝缘体上的硅(SOI)，所示301为形成的平行的金属A的纳米线阵列中的一根金属A的纳米线。
[0029] 接下来，利用
旋涂或者其他方法，在半导体衬底300上依次形成一层n型掺杂的聚合物材料302和一层p型掺杂的聚合物材料303，如图4。
[0030] 接下来，对n型掺杂的聚合物材料302和p型掺杂的聚合物材料303进行刻蚀得到对应每个阻变存储器单元的p-n结结构，如图5，所示304为形成的多个p-n结结构中的一个。
[0031] 再接下来，形成一层用于存储信息的聚合物阻变材料305，如图6。
[0032] 最后，再次利用接触式印刷法，在聚合物阻变材料305上形成平行的金属B的纳米线阵列，如图7a，所示306为形成的平行的金属B的纳米线阵列中的一根金属B的纳米线，金属B可以为镍、金、银、铂、铑、钕等，并且金属B的纳米线阵列的方向与金属A的纳米线阵列的方向垂直。图7b为图7a所示结构中的单个阻变存储器单元307沿金属A的纳米线301方向上的截面图。
[0033] 这样一个阻变存储器结构便形成了。
[0034] 基于图7a所示阻变存储器结构的集成阻变存储器的工作原理图如图8a。在工作时，金属A的纳米线和金属B的纳米线可以分别作为高密度的阻变存储器的字线和位线，并且每根金属A的纳米线和对应的金属B的纳米线之间的阻变材料可以作为单个的阻变存储器单元，如图8a中所示的308可以作为金属A的纳米线A(n)和金属B的纳米线B(m)之间的阻变存储器单元R(nm)。通过对金属A的纳米线A(n)和金属B的纳米线B(m)之间施加正向电压，便可以实现对阻变存储器单元R(nm)的写入和擦除。通过测量金属A的纳米线A(n)和金属B的纳米线B(m)之间的电阻值，便可以实现对阻变存储器单元R(nm)的读取。图8b为阻变存储器单元R(nm)的电路示意图，所示401为n型掺杂的聚合物材料和p型掺杂的聚合物材料形成的p-n结结构，所示402为聚合物阻变材料形成的阻变存储器单元R(nm)，所示403为金属A的纳米线A(n)形成的阻变存储器的字线，所示404为金属B的纳米线B(m)形成的阻变存储器的位线，所示403与所示404是垂直不相交的。
[0035] 在以本发明所述的阻变存储器结构为
基础集成阻变存储器时，阻变存储器的一条字线可以由多条金属A的纳米线并联而成，阻变存储器的一条位线也可以由多条金属B的纳米线并联而成。如图9为集成阻变存储器的字线和位线由多条金属纳米线组成时的结构示意图，所示400为单晶硅、多晶硅等半导体衬底，所示405为聚合物阻变材料，所示C(n+2)为由多条金属A的纳米线并联形成的一条字线，而D(m+2)则为由多条金属B的纳米线并联形成的一条位线。由n型掺杂的聚合物材料和p型掺杂的聚合物材料形成的p-n结结构被
覆盖在聚合物阻变材料405之下，在此我们未做显示。
[0036] 如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的
权利要求所限定的，本发明不限于在
说明书中所述的具体实例。
