执行编程操作的方法及相关的存储器件
专利汇可以提供执行编程操作的方法及相关的存储器件专利检索，专利查询，专利分析的服务。并且公开了一种对三维(3D)NAND 存储器 件执行编程操作的方法。该方法使得能够去除在预充电阶段期间在3D NAND存储器件的未 选定 串的中间虚设存储单元的储存区域中俘获的残余 电子 ，从而减小对与未选定串相邻的选定串的编程干扰。，下面是执行编程操作的方法及相关的存储器件专利的具体信息内容。
1.一种对三维(3D)NAND存储器件执行编程操作的方法，包括：
在所述编程操作的预充电阶段期间，向所述3D NAND存储器件的多条第一字线施加第一电压，其中，所述多条第一字线垂直位于选定字线下方及多条虚设字线上方；
在所述预充电阶段期间，向所述3D NAND存储器件的第二相邻字线施加第二电压，其中，所述第二相邻字线垂直位于所述多条第一字线和所述选定字线上方；以及在所述编程操作的升压阶段期间，向所述第二相邻字线和所述多条第一字线施加所述第二电压，并且向所述3D NAND存储器件的第一相邻字线施加第三电压，其中，所述第一相邻字线垂直位于所述第二相邻字线下方和所述选定字线、所述多条第一字线和所述多条虚设字线上方。
2.根据权利要求1所述的方法，其中，在所述编程操作的所述预充电阶段期间，向所述
3D NAND存储器件的多条第一字线施加第一电压包括：
当所述预充电阶段开始时，将所述多条第一字线的电压从零伏增大；
从第一时间到第二时间向所述多条第一字线施加所述第一电压；以及
将所述多条第一字线的电压从所述第二时间处的所述第一电压减小到第三时间处的零伏，直至所述预充电阶段结束。
3.根据权利要求2所述的方法，还包括：
当所述预充电阶段结束时，从所述第三时间到第七时间向所述多条字线施加零伏；
将所述多条字线的电压从所述第七时间处的零伏增大到第八时间处的所述第二电压；
从所述第八时间到第十一时间向所述多条第一字线施加所述第二电压；以及将所述多条字线的电压从所述第十一时间处的所述第二电压减小到第十二时间处的零伏；
其中，所述升压阶段在所述第七时间处开始，并在所述第十二时间处结束。
4.根据权利要求1所述的方法，其中，在所述预充电阶段期间，向所述3D NAND存储器件的所述第二相邻字线施加所述第二电压包括：
将所述第二相邻字线的电压从第四时间处的零伏增大到第五时间处的所述第二电压；
以及
从所述第五时间到第七时间向所述第二相邻字线施加所述第二电压；
其中，在所述第七时间处所述预充电阶段结束而所述升压阶段开始。
5.根据权利要求4所述的方法，其中，在所述升压阶段期间，所述方法还包括：
从所述第七时间到第十一时间向所述第二相邻字线施加所述第二电压；以及将所述第二相邻字线的电压从所述第十一时间处的所述第二电压减小到第十二时间处的零伏；
其中，所述升压阶段在所述第十二时间处结束。
6.根据权利要求1所述的方法，其中，向所述3D NAND存储器件的所述第一相邻字线施加所述第三电压包括：
在所述预充电阶段期间向所述第一相邻字线施加零伏；
将第一相邻字线的电压从第七时间处的零伏增大到第八时间处的第三电压；
从所述第八时间到第十一时间向所述第一相邻字线施加所述第三电压；以及将所述第一相邻字线的电压从所述第十一时间处的所述第三电压减小到第十二时间处的零伏；
其中，第一相邻存储单元垂直位于选定存储单元上方及未选定串的第二相邻存储单元下方；
其中，所述第三电压小于施加到选定字线、第一部分和第二部分的所述第二电压，并且所述第三电压弱关断所述第一相邻存储单元以关断所述未选定串的沟道的第三部分。
7.根据权利要求1所述的方法，还包括：
在所述预充电阶段期间，从第一时间到第六时间向所述3D NAND存储器件的未选定串的位线施加第四电压；
在所述预充电阶段期间，将所述未选定串的位线的电压从所述第六时间处的所述第四电压减小到第七时间处的零伏；以及
在所述升压阶段期间，从第七时间到第十二时间向所述未选定串的位线施加零伏；
其中，在所述第七时间处所述预充电阶段结束而所述升压阶段开始，而在所述第十二时间处所述升压阶段结束。
8.根据权利要求1所述的方法，还包括：
在所述预充电阶段期间，从所述第一时间到第五时间向所述3D NAND存储器件的顶部选择字线施加第五电压，其中，所述顶部选择字线垂直位于所述第二相邻字线、所述选定字线、所述多条第一字线和所述多条虚设字线上方；
在所述预充电阶段期间，将所述顶部选择字线的电压从所述第五时间处的所述第五电压减小到第六时间处的零伏；以及
从所述第六时间到第十二时间向所述顶部选择字线施加零伏；
其中，所述预充电阶段在第七时间处结束，所述升压阶段在所述第七时间处开始并且在所述第十二时间处结束。
9.根据权利要求1所述的方法，还包括：
在所述预充电阶段期间，向所述多条虚设字线施加零伏；
将所述多条虚设字线的电压从第七时间到第八时间从零伏增大；
从所述第八时间到第十一时间向所述多条虚设字线施加第六电压；以及
将所述多条虚设字线的电压从所述第十一时间处的所述第六电压减小到第十二时间处的零伏。
10.根据权利要求1所述的方法，还包括：
在所述升压阶段期间，向选定字线施加零伏；
将所述选定字线的电压从第七时间处的零伏增大到第八时间处的第二电压；
从所述第八时间到第九时间向所述选定字线施加所述第二电压；
将所述选定字线的电压从所述第九时间处的所述第二电压增大到第十时间处的第七电压；
从所述第十时间到第十一时间向所述选定字线施加所述第七电压；以及
将所述选定字线的电压从所述第十一时间处的所述第七电压减小到第十二时间处的零伏。
11.一种三维(3D)NAND存储器件，包括：
多条位线；
多条字线；
存储器阵列，包括多个串；
字线驱动器，耦合到所述存储器阵列，并被配置为根据多个控制信号生成施加到所述存储器阵列的所述多条字线的多个电压；
控制电路，被配置为根据执行编程操作的过程来生成所述多个控制信号，其中，所述过程包括：
在所述编程操作的预充电阶段期间，向所述3D NAND存储器件的多条第一字线施加第一电压，其中，所述多条第一字线垂直位于选定字线下方及多条虚设字线上方；
在所述预充电阶段期间，向所述3D NAND存储器件的第二相邻字线施加第二电压，其中，所述第二相邻字线垂直位于所述多条第一字线和所述选定字线上方；以及在所述编程操作的升压阶段期间，向所述第二相邻字线和所述多条第一字线施加所述第二电压，并且向所述3D NAND存储器件的第一相邻字线施加第三电压，其中，所述第一相邻字线垂直位于所述第二相邻字线的下方和所述选定字线、所述多条第一字线和所述多条虚设字线上方。
12.根据权利要求11所述的3D NAND存储器件，其中，在所述编程操作的所述预充电阶段期间，向所述3D NAND存储器件的多条第一字线施加第一电压包括：
当所述预充电阶段开始时，将所述多条第一字线的电压从零伏增大；
从第一时间到第二时间向所述多条第一字线施加所述第一电压；以及
将所述多条第一字线的电压从所述第二时间处的所述第一电压减小到第三时间处的零伏，直至所述预充电阶段结束。
13.根据权利要求12所述的3D NAND存储器件，其中，所述过程包括：
当所述预充电阶段结束时，从所述第三时间到第七时间向所述多条字线施加零伏；
将所述多条字线的电压从所述第七时间处的零伏增大到第八时间处的所述第二电压；
从所述第八时间到第十一时间向所述多条第一字线施加所述第二电压；以及将所述多条字线的电压从所述第十一时间处的所述第二电压减小到第十二时间处的零伏；
其中，所述升压阶段在所述第七时间处开始，并在所述第十二时间处结束。
14.根据权利要求11所述的3D NAND存储器件，其中，在所述预充电阶段期间，向所述3D NAND存储器件的所述第二相邻字线施加所述第二电压包括：
将所述第二相邻字线的电压从第四时间处的零伏增大到第五时间处的所述第二电压；
以及
从所述第五时间到第七时间向所述第二相邻字线施加所述第二电压；
其中，在所述第七时间处所述预充电阶段结束而所述升压阶段开始。
15.根据权利要求14所述的3D NAND存储器件，其中，在所述升压阶段期间，所述过程包括：
从所述第七时间到第十一时间向所述第二相邻字线施加所述第二电压；以及将所述第二相邻字线的电压从所述第十一时间处的所述第二电压减小到第十二时间处的零伏；
其中，所述升压阶段在所述第十二时间处结束。
16.根据权利要求11所述的3D NAND存储器件，其中，向所述3D NAND存储器件的所述第一相邻字线施加所述第三电压包括：
在所述预充电阶段期间向所述第一相邻字线施加零伏；
将第一相邻字线的电压从第七时间处的零伏增大到第八时间处的第三电压；
从所述第八时间到第十一时间向所述第一相邻字线施加所述第三电压；以及将所述第一相邻字线的电压从所述第十一时间处的所述第三电压减小到第十二时间处的零伏；
其中，第一相邻存储单元垂直位于所述选定存储单元上方及未选定串的第二相邻存储单元下方；
其中，所述第三电压小于施加到选定字线、第一部分和第二部分的所述第二电压，并且所述第三电压弱关断所述第一相邻存储单元以关断所述未选定串的沟道的第三部分。
17.根据权利要求11所述的3D NAND存储器件，其中，所述过程包括：
在所述预充电阶段期间，从第一时间到第六时间向所述3D NAND存储器件的未选定串的位线施加第四电压；
在所述预充电阶段期间，将所述未选定串的位线的电压从所述第六时间处的所述第四电压减小到第七时间处的零伏；以及
在所述升压阶段期间，从第七时间到第十二时间向所述未选定串的位线施加零伏；
其中，在所述第七时间处所述预充电阶段结束而所述升压阶段开始，而在所述第十二时间处所述升压阶段结束。
18.根据权利要求11所述的3D NAND存储器件，其中，所述过程包括：
在所述预充电阶段期间，从所述第一时间到第五时间向所述3D NAND存储器件的顶部选择字线施加第五电压，其中，所述顶部选择字线垂直位于所述第二相邻字线、所述选定字线、所述多条第一字线和所述多条虚设字线上方；
在所述预充电阶段期间，将所述顶部选择字线的电压从所述第五时间处的所述第五电压减小到第六时间处的零伏；以及
从所述第六时间到第十二时间向所述顶部选择字线施加零伏；
其中，所述预充电阶段在第七时间处结束，所述升压阶段在所述第七时间处开始并且在所述第十二时间处结束。
19.根据权利要求11所述的3D NAND存储器件，其中，所述过程包括：
在所述预充电阶段期间，向所述多条虚设字线施加零伏；
将所述多条虚设字线的电压从第七时间到第八时间从零伏增大；
从所述第八时间到第十一时间向所述多条虚设字线施加第六电压；以及
将所述多条虚设字线的电压从所述第十一时间处的所述第六电压减小到第十二时间处的零伏。
20.根据权利要求11所述的3D NAND存储器件，其中，所述过程包括：
在所述升压阶段期间，向选定字线施加零伏；
将所述选定字线的电压从第七时间处的零伏增大到第八时间处的第二电压；
从所述第八时间到第九时间向所述选定字线施加所述第二电压；
将所述选定字线的电压从所述第九时间处的所述第二电压增大到第十时间处的第七电压；
从所述第十时间到第十一时间向所述选定字线施加所述第七电压；以及
将所述选定字线的电压从所述第十一时间处的所述第七电压减小到第十二时间处的零伏。
执行编程操作的方法及相关的存储器件
技术领域
背景技术
发明内容
附图说明
具体实施方式
12的沟道，以防止残余电子移回到在与字线WL_x+1相对应的顶部存储单元下方的顶部存储单元。结果，可以从多个中间虚设单元中去除残余电子，以避免编程干扰。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 橡胶的选定方法 | 2020-05-11 | 794 |
| 可选定角度的工具 | 2020-05-12 | 360 |
| 基于选定时间段及选定区域筛选进出车辆的方法 | 2020-05-13 | 760 |
| 焊接线选定方法 | 2020-05-11 | 275 |
| 选定分子的导入方法 | 2020-05-12 | 866 |
| 为选定上下文构造词典 | 2020-05-12 | 846 |
| 基于选定时间段及选定区域筛选进出车辆的方法 | 2020-05-13 | 818 |
| 为选定上下文构造词典 | 2020-05-12 | 523 |
| 选定ECG信道的交互式显示器 | 2020-05-13 | 434 |
| 检查项目选定装置、检查项目选定方法及检查项目选定程序 | 2020-05-11 | 752 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
