用于改进的间隙填充、可靠性以及减小的电容的双金属互
连
发明领域
[0001] 本发明领域一般涉及
半导体集成
电路制造领域，尤其但并不排他地涉及形成用于增强
稳定性并减小电容的双金属互连结构。
[0002] 背景信息
[0003] 微
电子设备的制造涉及在诸如
硅晶片的微电子衬底上形成电子组件。这些电子组件可以包括晶体管、
电阻、电容等等，具有在不同层上的由介电材料分隔的中间和
覆盖金属化图案。金属化图案将电学组件互相连接(即，术语“互连”)以形成集成电路。本文中将术语互连定义成包括所有互连组件，包括填充有导电材料的沟槽和开口或通孔。
[0004] 用于形成互连的一种工艺被称为“大
马士革(damascene)工艺”。在典型的大马士革工艺，在介电层上
图案化光刻材料，并且通过光刻材料图案化来蚀刻介电层以形成孔或通孔(下文中统称为“开口”或“多个开口”)，从而在下层金属与邻近沟槽或其它互连结构之间形成路径。移除光刻材料，并且用隔层和籽层共同涂布开口和沟槽，然后用低
电阻率金属填充以形成通过开口和沟槽的导电路径。
[0005] 使用公共隔层、籽层和沟槽材料的通过高纵横比开口的导电路径的形成可能损害籽层在高纵横比开口表面上的连续性从而导致不完全的膜覆盖，可能增大开口中的电迁移从而导致稳定性失效，并且可能由于间隙填充约束而限制介电层厚度。
[0006] 现在参照
附图，图1(
现有技术)示出邻近沟槽120形成的开口110的横截面图，沟槽120在开口110上形成并与之直接相邻，开口110具有开口宽度112和开口高度114。使用
物理气相沉积(PVD)工艺在沟槽表面140、开口
侧壁150和下层金属表面160上形成隔层130。由于沉积工艺的
各向异性的特性，使用PVD工艺沉积130造成沿开口侧壁150的非共形隔层130厚度。开口110中的非共形隔层130可以在开口侧壁150一部分上造成具有隔层130的薄或缺失部分的区域，使开口侧壁150的至少一部分暴露。
[0007] 隔层130是多层膜，通常由用于最小化或基本上阻止污染物跨隔层130扩散的氮化钽(TaN)膜和钽(Ta)膜叠层构成。使用本领域技术人员公知的方法在介电区域180中形成
铜(Cu)的下层金属170。介电区域180可选择地由介电材料形成以
电隔离导体，减小电阻电容(RC)延迟并改进设备性能，诸如
二氧化硅(SiO2)。
[0008] 图2(现有技术)示出在隔层130上形成导电层210之后的图1中设备。导电层210是Cu的多层膜，通常由包括使用PVD工艺而沉积的Cu的籽层以及随后使用电
镀工艺而沉积的较薄Cu层构成，以在开口110和沟槽120中形成导电层。当形成导电层210时，PVD籽层的沉积可能会加剧隔层130显现的非共形，导致开口110中的一个或多个空隙。导电层210的形成是富有挑战的，因为必须使用较大的各向异性工艺沿开口侧壁150连续形成籽层以沿垂直或近似垂直的开口侧壁150沉积该层，这意味着在与表面垂直的方向上的方向速率远高于与表面平行的方向。当导电层210从基本上横向相对侧壁填充开口110时，在形成有最少空隙(未示出)的情况下形成导电层210会在开口110中心附近创建缝隙。
[0009] 开口侧壁150可以逐渐变细(未示出)以提供更强健的籽层沉积工艺，但是通孔电阻和可靠性受到损害，因为渐变轮廓随着开口厚度112的收缩而增大开口110底部的
电流密度。结果，开口110的纵横比(或，开口高度114与开口宽度112的比值)被限制以允许使用传统方法来填充开口110。限制纵横比会随着开口宽度112的持续收缩而强制开口高度114减小，同时增大电容。此外，在下层金属表面160上沉积隔层130创建了电学隔层，该隔层也会增大导电层210与下层金属170之间电学流动的电阻。
[0010] 附图简述
[0011] 通过示例而非限制，在附图中示出本发明，其中
[0012] 图1(现有技术)示出邻近于覆盖沟槽而形成的开口的横截面图，其中在沟槽和开口上形成隔层。
[0013] 图2(现有技术)示出在隔层上形成籽层和导电层之后的图1的设备。
[0014] 图3示出在下层金属层上填充耐熔互连的沟槽和开口的俯视图。
[0015] 图4是沿线A-A示出填充有耐熔互连的开口的图3的横截面图。
[0016] 图5示出在邻近与耐熔互连并在其上的沟槽中沉积隔层、籽层和导电层之后图4的设备。
[0017] 图6示出设备中双金属互连的横截面图。
[0018] 图7示出具有包括双金属互连的中央处理单元的系统。
[0019] 图8是描述用于形成双金属互连结构的制造工艺的一个
实施例的
流程图。
[0020] 详细描述
[0021] 在各个实施例中描述了一种用于形成双金属互连结构的装置和方法。在以下描述中，陈述了许多具体细节，诸如描述了制造双金属互连结构同时允许互连开口的持续小型化以及增大的互连层厚度的方法。但是本领域技术人员会意识到，可以在无需这些具体细节中一个或多个的情况下或者使用其它方法、组件、材料等来实践本发明。在其它情况下，没有详细示出或描述公知的结构、材料或操作以避免混淆本发明的诸方面。
[0022] 使用常规双大马士革图案化技术形成互连同时提供可靠性增强、电容减小的强健的间隙填充工艺，这是微电子设备制造领域的进步。制造具有高纵横比(即高度除以宽度)的可靠通孔、
接触和其它特征对支持在单位衬底面积上增加电路密度而言是必要的。
[0023] 一种此类方法可以包括在图案化金属层上沉积介电层并蚀刻该介电层以形成沟槽和开口来暴露图案化金属层。对开口和暴露的图案化金属层进行预处理，并且在预处理的开口中形成耐熔互连。在沟槽和耐熔互连上形成隔层和籽层。在籽层上形成低电阻率金属以提供通过介电层从图案化金属层到低电阻率金属的互连。
[0024] 随着设备密度持续增加，急需减小微电子设备中的电容、功耗和相关发热。具有增大纵横比以及相对较厚的层间介电层的互连的形成需要用于在金属层之间形成互连的开口持续缩小。隔层的去除以及在开口110中形成连续导电塞的可靠方法的重要性不断增大。图3示出根据本发明的一个实施例的在介电区域180中在下层金属170(其是图案化金属层的一部分)上填充耐熔互连310的沟槽120和开口110的俯视图。
[0025] 耐熔互连310可以是具有约等于或大于50nm的开口宽度112的接触、线、通孔或另一导电元件，其中开口宽度112是开口110的标称宽度。沟槽120可以被整形成在介电区域180中蚀刻或以其它方式形成的
块图案、v形图案、半圆图案、和/或不规则图案。介电区域180可以使用氧化硅、轻掺杂氧化硅、含氟
聚合物、多孔氧化硅、氮氧化硅、和/或氮化硅来形成。在该实施例中，沟槽120可以直接
定位在耐熔互连310之上。或者，沟槽120可以定位在耐熔互连310的一侧(未示出)并且与耐熔互连310直接相邻以提供耐熔互连310的暴露表面。可以使用氩(Ar)
离子轰击或用氢(H2)与氦(He)的混合物和/或H2与Ar的混合物形成的
等离子体工艺来预处理沟槽120。在一个示例中，进行对沟槽120的预处理以减少在暴露的金属表面上的氧化物层以促进催化行为。预处理过程可以在范围为基本在100至200摄氏度(℃)之间(较佳地约150℃)的
温度下在等离子体腔中进行。可以使用基本上在200-1000瓦的施加功率应用等离子体工艺约20至60秒。
[0026] 可以使用选择性沉积工艺来在开口110中形成耐熔互连310，该选择性沉积工艺基本上填充源自特征底部的高纵横比特征(尤其是3∶1或以上)以避免在开口110中创建空隙、缝隙和/或其它
缺陷。例如，可以通过全部或至少部分使用无
电镀沉积工艺来沉积耐熔互连310，该无电镀沉积工艺例如在存在催化剂或诸如下层金属表面160的催化剂表面的情况下，从金属的具有还原剂或类似电子源的盐溶液的自发还原中进行操作。在一个实施例中，耐熔互连310是被选择性地设计成缓慢扩散通过介电区域180同时提供电迁移电阻的金属。在介电区域180与耐熔互连310之间不沉积居间隔层130(其会消耗开口110的一部分并增加工艺复杂度和制造成本)的情况下，耐熔互连310的形成减小了对耐熔互连310与下层金属170之间电学流动的电阻。结果，耐熔互连310可以在下层金属170和开口110的一个或多个壁或侧面上直接形成或与之邻近地形成，而无需首先形成隔层130。使用用于移除介电区域180的部分的蚀刻工艺或另一侵蚀工艺来形成沟槽120。
[0027] 图4是沿线A-A示出填充有耐熔互连310的开口110的图3的横截面图。使用自底向上的形成工艺选择性地形成耐熔互连310以防止会增加通过耐熔互连310的电流密度的空隙。用于形成耐熔互连310的工艺从下层金属表面160填充开口110，直到整个开口110被基本上填充，如图4所示。耐熔互连310可以用钴(Co)、镍(Ni)、钯(Pd)、铂(Pt)、钨(W)、钌(Ru)及其
合金的无电镀涂镀来形成。在一个实施例中，耐熔互连310是自底向上形成的。在另一实施例中，耐熔互连310(特别是合金形式)可以掺杂有或含有少量
硼和/或磷以获得无定形特性。
[0028] 图5示出在沟槽120中邻近耐熔互连310并在其上沉积隔层410、沟槽互连420之后图4的结构。在一个实施例中，隔层410具有一般在50至200埃范围内的厚度。同样在该示例中，包括籽层和互连层的沟槽互连420可以基本上在450至1800埃的范围内，造成多层叠层具有大致在500至2000埃之间的总膜厚。使用诸如物理气相沉积(PVD)的工艺形成的籽层充当互连层的成核表面。包括籽层和互连层或导体的沟槽互连420可以由相同材料或由不同材料形成。沟槽互连420可以用诸如
银(Ag)、铜(Cu)、
铝(Al)及其合金的一个或多个低电阻率金属形成。耐熔互连310和沟槽互连420可以由两种不同材料形成，在本文中成为双金属互连。
[0029] 在该实施例中，沟槽互连420由厚度约等于开口高度114的介电区域180与下层金属170分离。在开口宽度112持续缩小以允许更大的设备密度的同时，开口高度114比较而言保持相对厚度。本发明的实施例允许原本因间隙填充约束而受禁止的渐进的较高纵横比开口(即，开口高度114与开口宽度112的比值)，因此减小了电容并使微电子设备更高效。
[0030] 图6示出根据一个实施例的在诸如
中央处理器或
存储器单元的微电子设备600中的双金属互连的横截面图。微电子设备600包含衬底605，衬底605可以包括单晶形式的硅、砷化镓(GaAs)或锑化铟(InSb)。衬底605可进一步包括诸如一个或多个硅上绝缘体层的埋入层。在衬底605上形成一个或多个前端膜以形成金属前
电介质610。金属前电介质610可以包括本领域技术人员公知的通常在当前设备制造中使用的一个或多个膜，诸如氧化硅、氮化硅、掺杂或未掺杂
多晶硅、氧化镧、氧化钽、氧化
钛、氧化铪、氧化锆、锆钛酸铅(lead-zirconate-titanate，PZT)、钛酸锶钡(barium-strontium-titanate，BST)、或氧化铝。金属前介电层610可以用诸如热沉积、电离子增强
化学气相沉积(PECVD)、高密度化学气相沉积(HDCVD)、和/或溅射的方法来沉积。
[0031] 包括耐熔互连410、沟槽隔层420和沟槽导体430的一系列层间介电层620在金属前介电层610上形成。层间介电层620可以包括氧化硅、氮化硅、或诸如
碳掺杂氧化物(CDO)的低k电介质(例如k＜3)。可以使用诸如化学机械平面化(CMP)的处理来对层间介电层620进行平面化或
抛光。平面化工艺消蚀了介电材料的顶部部分以创建均匀表面，同时提高了后续光刻步骤的光学
分辨率。在一个实施例中，用诸如钴(Co)、镍(Ni)、钯(Pd)、铂(Pt)、钨(W)、钌(Ru)及其合金的一种或多种耐熔金属来填充耐熔互连310，同时使用电镀工艺通过使用铜或
铜合金的大马士革或双大马士革工艺形成沟槽互连420和下层金属170以填充诸如层间介电层620中沟槽120的凹陷。可以使用CMP工艺或本领域技术人员公知的另一平面化工艺来对沟槽互连420和层间介电层620进行平面化。
[0032] 在层间介电层620、耐熔互连310和沟槽互连420上形成界面电介质630。界面电介质630由诸如氮化硅或氮氧化硅膜的具有阻挡特性的介电膜形成。在另一实施例中，在氮化硅或氮氧化硅的顶部施加
旋涂聚合物“缓冲涂层”。使用本领域技术人员公知的方法来图案化并蚀刻界面电介质630以形成到下层沟槽互连420和耐熔互连310的路径。
[0033] 图7示出根据一个实施例的具有包括双金属互连的中央处理器(CPU)710的通信系统700。通信系统700可以包括具有耦合到总线740的CPU 710和网络
接口730的
主板720。具体而言，CPU 710可以包括上文所述的双金属互连结构和/或其制造方法。取决于应用，通信系统700可以附加地包括本文所述的其它组件，包括但不限于易失性和
非易失性存储器、图形处理器、数字
信号处理器、密码处理器、
芯片组、
大容量存储(诸如
硬盘、压缩盘(CD)、数字多功能盘(DVD))等等。这些组件的一个或多个还可以包括上文所述的双金属互连结构和/或其制造方法。在各个实施例中，通信系统700可以是
个人数字助理(PDA)、移动设备、平板计算设备、膝上型计算设备、台式计算设备、机顶盒、娱乐控制单元、数字相机、数字摄像机、CD播放器、DVD播放器或其它数字设备。
[0034] 图8是描述用于形成双金属互连结构的
制造过程的一个实施例的流程图。在部分800中，在图案化金属层上沉积介电层。在部分810中，蚀刻介电层以形成具有沟槽和开口的大马士革图案来暴露图案化金属层。在部分820中，对开口进行预处理，并且暴露图案化金属层。在部分830中，在开口中形成耐熔互连310以基本上填充开口。在部分840中，在沟槽和耐熔互连310上沉积隔层410并形成籽层。在部分850中，在籽层上形成低电阻率金属以形成沟槽互连420。如图8所述的工艺可以重复一次或多次以提供多个附加导体。
[0035] 已经描述了用于形成双金属互连结构的装置和方法的多个实施例。出于说明和描述的目的已经给出了本发明的实施例的上述描述。不打算穷举或将本发明限于所公开的精确形式。本
说明书和所附
权利要求包括诸如左、右、顶、底、在......之上、在......之下、上部、下部、第一、第二等术语，这些仅用于描述的目的而不应解释为限制。例如，指示相对的垂直
位置的术语指的是衬底或集成电路的器件侧(或有效表面)是该衬底的“顶”面的情况；衬底可实际上处于任何方向，使得在标准陆地参考系中衬底的“顶”侧可低于“底”侧且仍落在术语“顶”的含义内。如在此所使用的术语“在......之上”(包括在权利要求中)不指示第一层直接在第二层上且与第二层直接接触，除非明确说明如此；在第一层和第一层上的第二层之间可以有第三层或其它结构。可在多个位置和方向上制造、使用或运输本文所述的器件或制品的实施例。
[0036] 然而，相关领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
[0037] 在本说明书全文中对“一个实施例”或“一实施例”的引述表示结合该实施例描述的特定特征、结构、材料或特性包括在本发明的至少一个实施例中，但不表示它们出现在每个实施例中。因此，在本说明书全文中通篇出现的短语“在一个实施例中”或“在一实施例中”不一定全指本发明的同一实施例。此外，这些特定的特征、结构、材料或特性可以按任何适当的方式在一个或更多个实施例中被组合。可包括各种附加层和/或结构和/或在其它实施例中省略所描述的特征。
[0038] 将以最有助于理解本发明的方式将各种操作描述为多个依次的分立操作。然而，描述的顺序不应被解释为表示这些操作必须依赖于该顺序。具体地，这些操作不必按所介绍的顺序执行。所述操作可以以与所述实施例不同的次序来执行可执行各种附加操作和/或可在附加实施例中省略所描述的操作。
[0039] 相关领域的技术人员可根据以上的教示领会到很多
修改和
变形是可能的。本领域的技术人员将认识到附图中所示的各组件的各种等价组合和替换。因此本发明的范围不是由该详细说明书限制而是由所附权利要求限定。
