技术领域
[0001] 本
发明涉及
半导体制造技术领域，具体涉及一种提高
多晶硅栅极刻蚀工艺稳定性的方法。
背景技术
[0002] 随着半导体技术的发展，半导体器件的尺寸越来越小，特别是在65nm及以下的工艺中，为了满足电性的需求，栅
氧层变得越来越薄，对多晶硅栅极的刻蚀工艺的要求越来越高。
[0003] 如图1-6所示，图1为常规的多晶硅栅极刻蚀方法的流程示意图，图2-6为常规的多晶硅栅极刻蚀方法的各制备步骤所形成的截面结构示意图，包括：
[0004] 步骤S11：请参阅图2，提供一个半导体衬底101，在半导体衬底101上形成栅氧层102；
[0005] 步骤S12：请参阅图3，在栅氧层102上生长多晶硅层103；
[0006] 步骤S13：请参阅图4，在多晶硅层103上依次形成硬掩膜层104和防反射层105；
[0007] 步骤S14：请参阅图5，采用
光刻工艺，依次刻蚀防反射层105和硬掩膜层104；
[0008] 步骤S15：请参阅图6，以硬掩膜层104为
模版，继续刻蚀，在多晶硅层103中形成多晶硅栅极。
[0009] 这样，在刻蚀多晶硅栅极的工艺中，由于多晶硅层103和栅氧层102之间的刻蚀选择比不够大，从而在刻蚀多晶硅层103后会造成有源区受损，如图6中所示的
缺陷106，刻穿栅氧层102，刻蚀到半导体衬底101中，从而制约着多晶硅刻蚀工艺窗口的增大，减小了改善多晶硅栅极电性的选择范围。
[0010] 通常，为了提高多晶硅栅极和栅氧层之间的刻蚀选择比，采用光刻结合胶的灰化处理工艺和硬掩膜修整技术等，这些方法会使得刻蚀后的多晶硅栅极的形貌发生改变，比如变得倾斜，这样，虽然能够提高刻蚀选择比，但是，会对产品的电性产生影响。
发明内容
[0011] 为了克服上述问题，本发明的目的旨在避免由于多晶硅栅极和栅氧层的刻蚀选择比不够大而造成有源区受损的现象，从而进一步提高多晶硅刻蚀工艺稳定性。
[0012] 本发明一种提高多晶硅栅极刻蚀工艺稳定性的方法，包括：
[0013] 步骤S01：提供一个半导体衬底，在所述半导体衬底上形成栅氧层；
[0014] 步骤S02：在所述栅氧层上形成一层氧化层；
[0015] 步骤S03：在所述氧化层上涂覆一层
光刻胶，经刻蚀，将所述多晶硅栅极区域的所述氧化层去除，去除所述光刻胶；
[0016] 步骤S04：在所述半导体衬底上生长多晶硅层；
[0017] 步骤S05：经光刻和刻蚀，在所述多晶硅层中形成所述多晶硅栅极。
[0018] 优选地，所述氧化层的形成方法，包括：
[0019] 步骤S21：分别测量所述多晶硅层刻蚀速率和所述氧化层刻蚀速率；
[0020] 步骤S22：设定所述多晶硅层厚度，计算出所述氧化层的厚度，所述计算采用的公式为：d=a/b*c，其中，a为设定多晶硅层厚度，b为多晶硅层刻蚀速率，c为氧化层刻蚀速率，d为氧化层的厚度；
[0021] 步骤S23：在所述栅氧层上形成所述计算的厚度的所述氧化层。
[0022] 优选地，所述光刻胶为负性光刻胶。
[0023] 优选地，所述多晶硅栅极区域位于所述半导体衬底的有源区上方。
[0024] 优选地，所述氧化层的材料为氧化硅。
[0025] 优选地，采用
化学气相沉积法形成所述氧化层。
[0026] 优选地，所述步骤S05中，包括：
[0027] 步骤S51：在所述多晶硅层上依次形成硬掩膜层和防反射层；
[0028] 步骤S52：采用光刻工艺，依次刻蚀所述防反射层和硬掩膜层；
[0029] 步骤S53：以所述硬掩膜层为模版，继续刻蚀，在所述多晶硅层中形成所述多晶硅栅极。
[0030] 优选地，所述硬掩膜层的材料为氮化硅。
[0031] 优选地，所述半导体衬底中含有N型有源区和P型有源区。
[0032] 优选地，所述半导体衬底中且在所述栅氧层下方包括有
浅沟槽隔离结构。
[0033] 本发明的提高多晶硅栅极刻蚀工艺稳定性的方法，通过在常规的刻蚀工艺
基础上，在生长多晶硅层之前，在栅氧层上再沉积一层氧化层，利用该氧化层来提高栅氧层的厚度，然后采用光刻工艺，去除多晶硅栅极区域的氧化层部分，保留其它部分的氧化层，这样，在刻蚀多晶硅栅极的过程中，由于增加了一层氧化层，避免了多晶硅栅极和栅氧层的刻蚀选择比不够造成的有源区受损的现象；
[0034] 同时，增加一层氧化层并不能影响到产品对栅氧层的电性要求，不仅克服了刻蚀选择比不够大的问题，而且刻蚀后的多晶硅栅极形貌没有发生改变，从而可以进行更多的多晶硅栅极形貌的调节，提高了刻蚀工艺稳定性和产品的电性能。
附图说明
[0035] 图1为常规的多晶硅栅极刻蚀方法的流程示意图
[0036] 图2-6为常规的多晶硅栅极刻蚀方法的各制备步骤所形成的截面结构示意图[0037] 图7为本发明的一个较佳
实施例的提高多晶硅栅极刻蚀工艺稳定性的方法的流程示意图
[0038] 图8-14为本发明的上述较佳实施例的提高多晶硅栅极刻蚀工艺稳定性的方法的各制备步骤所对应的截面结构示意图
[0039] 图15为本发明的一个较佳实施例的氧化层的形成方法的流程示意图具体实施方式
[0040] 体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
[0041] 以下结合附图7-15，通过具体实施例对本发明的提高多晶硅栅极刻蚀工艺稳定性的方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、明晰地达到辅助说明本发明实施例的目的。
[0042] 请参阅图7-15，图7为本发明的一个较佳实施例的提高多晶硅栅极刻蚀工艺稳定性的方法的流程示意图，图8-14为本发明的上述较佳实施例的提高多晶硅栅极刻蚀工艺稳定性的方法的各制备步骤所对应的截面结构示意图，图15为本发明的一个较佳实施例的氧化层的形成方法的流程示意图，本发明的提高多晶硅栅极刻蚀工艺稳定性的方法，包括：
[0043] 步骤S01：请参阅图8，提供一个半导体衬底301，在半导体衬底301上形成栅氧层302；具体的，本发明的半导体衬底可以是任意衬底，比如硅衬底、MOS衬底等，本发明的本实施例中，半导体衬底301中含有N型有源区和P型有源区；在另一个较佳实施例中，半导体衬底中且在栅氧层下方可以包括有浅沟槽隔离结构；本实施例中，栅氧层302的形成可以采用但不限于化学气相沉积法。
[0044] 步骤S02：请参阅图9，在栅氧层302上形成一层氧化层303；具体的，本实施例中，氧化层303的形成方法，请参阅图15，包括：
[0045] 步骤S21：分别测量多晶硅层刻蚀速率和氧化层刻蚀速率；具体的，多晶硅层刻蚀速率和氧化层刻蚀速率的测量可以但不限于为模拟测量，比如用
计算机程序设计的仿真模拟计算，或者进行实际的测量，可以由刻蚀的厚度除以所消耗的时间得到等；
[0046] 步骤S22：设定多晶硅层厚度，计算出氧化层的厚度，计算采用的公式为：d=a/b*c，其中，a为设定多晶硅层厚度，b为多晶硅层刻蚀速率，c为氧化层刻蚀速率，d为氧化层的厚度；这里，根据实际工艺要求，设定多晶硅栅极的厚度a，然后利用上述公式计算出氧化层厚度d；
[0047] 步骤S23：在栅氧层上形成计算的厚度的氧化层；具体的，本实施例中，可以采用化学气相沉积法沉积厚度为d的氧化层，氧化层的材料可以为氧化硅。
[0048] 步骤S03：请参阅图10，在氧化层303上涂覆一层光刻胶，经刻蚀，在氧化层303中刻蚀出多晶硅栅极区域，去除光刻胶；具体的，本实施例中，采用的光刻胶为负性光刻胶，也即是经曝光显影，在光刻胶中的多晶硅栅极区域的图案去除，其余的光刻胶部分保留，然后，利用此光刻胶为模板，对氧化层进行刻蚀，可以但不限于采用
等离子体干法刻蚀，将多晶硅栅极区域的氧化层去除，保留其余的氧化层，然后将光刻胶去除；需要说明的是，由于多晶硅栅极位于半导体衬底301的有源区上方，所以，氧化层303中的多晶硅栅极区域也位于半导体衬底301的有源区上方。
[0049] 步骤S04：请参阅图11，在半导体衬底301上生长多晶硅层304；具体的，本实施例中，多晶硅层304的生长方法可以但不限于为化学气相沉积法，多晶硅层304有一部分位于上述氧化层303的多晶硅区域中，其它部分位于氧化层303的表面；
[0050] 步骤S05：经光刻和刻蚀，在多晶硅层304中形成多晶硅栅极；具体的，本实施例中，多晶硅栅极的形成包括：
[0051] 步骤S51：请参阅图12，在多晶硅层304上依次形成硬掩膜层305和防反射层306；这里，可以但不限于采用化学气相沉积法形成硬掩膜层305和防反射层306，硬掩膜层305的材料可以为氮化硅，防反射层306的材料可以为无机材料，也可以为有机材料。
[0052] 步骤S52：请参阅图13，采用光刻工艺，依次刻蚀防反射层306和硬掩膜层305；具体的，本实施例中，首先在抗反射层306上涂覆一层光刻胶，然后，经曝光和显影，在这层光刻胶上刻蚀出多晶硅栅极区域的图案，再以该光刻胶为模板，先刻蚀防反射层306，再刻蚀硬掩膜层305，最终在硬掩膜层305中刻蚀出多晶硅栅极区域的图案；
[0053] 步骤S53：请参阅图14，以硬掩膜层305为模版，继续刻蚀，在多晶硅层304中形成多晶硅栅极；具体的，可以但不限于采用等离子体干法刻蚀，对多晶硅层304进行刻蚀，最终在多晶硅层304中刻蚀出多晶硅栅极。
[0054] 需要说明的是，在刻蚀多晶硅层304的实际工艺过程中，硬掩膜层305和多晶硅层304的刻蚀选择比较大，当刻蚀多晶硅层303的同时，硬掩膜层305也被逐渐刻蚀掉，当多晶硅栅极刻蚀完毕后，硬掩膜层305也随之被刻蚀去除；
[0055] 另外，在刻蚀的过程中，有可能会刻蚀掉氧化层303的表面的一部分，或者可以采用但不限于光刻方法将氧化层303去除，由于本方法中，虽然利用氧化层303从一定程度上增加了有源区的栅氧层302的厚度，但是，多晶硅栅极区域的氧化层303被去除掉，也即是，多晶硅栅极区域的栅氧层302的厚度未增加，这样就不影响最终产品的电性，所以，步骤S05中对氧化层303的去除不作要求，这不用于限制本发明的范围。
[0056] 综上，本发明的提高多晶硅栅极刻蚀工艺稳定性的方法，通过在常规的刻蚀工艺基础上，在生长多晶硅层之前，在栅氧层上再沉积一层氧化层，利用该氧化层来提高栅氧层的厚度，然后采用光刻工艺，去除多晶硅栅极区域的氧化层部分，保留其它部分的氧化层，这样，在刻蚀多晶硅栅极的过程中，由于增加了一层氧化层，避免了多晶硅栅极和栅氧层的刻蚀选择比不够造成的有源区受损的现象，同时，由于多晶硅栅极区域的氧化层被去除，增加一层氧化层并不能影响到产品对栅氧层的电性要求，不仅克服了刻蚀选择比不够大的问题，而且刻蚀后的多晶硅栅极形貌没有发生改变，从而可以进行更多的多晶硅栅极形貌的调节，提高了刻蚀工艺稳定性和产品的电性能。
[0057] 以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的
专利保护范围，因此凡是运用本发明的
说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
