首页 / 专利库 / 信号处理 / 信号 / 模数转换器电路

模数转换电路

阅读:2发布:2020-10-22

专利汇可以提供模数转换电路专利检索,专利查询,专利分析的服务。并且一种 模数转换 器 电路 ,还包括顺次连接输入斩波电路、输入 缓冲器 、第一输出斩波电路、模数转换处理电路以及第二输出斩波电路,其中,复用所述输入斩波电路与所述第一输出斩波电路、所述第二输出斩波电路分别相互匹配构成缓冲器斩波电路和系统斩波电路。传统斩波缓冲型模数转换器的 基础 上进行改进,通过系统斩波 开关 电路与模 块 斩波开关电路的复用,减少其中一个斩波开关电路,来减小输入 信号 通道上的 串联 开关个数,避免信号通道串联开关限制整 体模 数转换器性能,提高线性度,同时可减小斩波模数转换器的面积,也降低功耗,且电路实现简单,实现方法容易。(ESM)同样的 发明 创造已同日 申请 发明 专利,下面是模数转换电路专利的具体信息内容。

1.一种模数转换电路,其特征在于,包括顺次连接输入斩波电路、输入缓冲器、第一输出斩波电路、模数转换处理电路以及第二输出斩波电路,其中,所述输入斩波电路工作在叠加了第一频率和第二频率的时钟信号下,所述第一输出斩波电路工作在第二频率的时钟信号下,所述第二输出斩波电路工作在第一频率的时钟信号下,所述第二频率为第一频率的两倍以上。
2.如权利要求1所述的模数转换器电路,其特征在于,所述输入斩波电路包括第一斩波开关、第二斩波开关、第三斩波开关及第四斩波开关;
所述第一斩波开关的第一端和所述第二斩波开关的第一端共接作为模数转换器电路的第一输入端,所述第三斩波开关的第一端和所述第四斩波开关的第一端共接作为模数转换器的第二输入端,所述第一斩波开关的第二端和所述第三斩波开关的第二端共接作为模数转换器电路的第一输出端,所述第二斩波开关的第二端和所述第四斩波开关的第二端共接作为模数转换器电路的第二输出端;
所述第一斩波开关、所述第四斩波开关工作在叠加了第二频率的第一时钟信号和第一频率的第二时钟信号下,所述第二斩波开关、所述第三斩波开关工作在叠加了第二频率的第三时钟信号和第一频率的第四时钟信号下,第一时钟信号和第三时钟信号为互关系,第二时钟信号和第四时钟信号为互锁关系。
3.如权利要求2所述的模数转换器电路,其特征在于,所述第一输出斩波电路包括第五斩波开关、第六斩波开关、第七斩波开关及第八斩波开关;
所述第五斩波开关的第一端和所述第六斩波开关的第一端共接作为第一输出斩波电路的第一输入端,所述第七斩波开关的第一端和所述第八斩波开关的第一端共接作为第一输出斩波电路的第二输入端,所述第五斩波开关的第二端和所述第七斩波开关的第二端共接作为第一输出斩波电路的第一输出端,所述第六斩波开关的第二端和所述第八斩波开关的第二端共接作为第一输出斩波电路的第二输出端;
所述第五斩波开关、所述第八斩波开关工作在第二频率的第二时钟信号下,所述第六斩波开关、所述第七斩波开关工作在第二频率的第四时钟信号下。
4.如权利要求3所述的模数转换器电路,其特征在于,所述第二输出斩波电路为数字斩波电路。
5.一种模数转换器电路,其特征在于,包括顺次连接输入斩波电路、输入缓冲器、第一输出斩波电路、模数转换处理电路以及第二输出斩波电路,其中,复用所述输入斩波电路与所述第一输出斩波电路、所述第二输出斩波电路分别相互匹配构成缓冲器斩波电路和系统斩波电路。
6.如权利要求5所述的模数转换器电路,其特征在于,所述输入斩波电路工作在叠加了第一频率和第二频率的时钟信号下,所述第一输出斩波电路工作在第二频率的时钟信号下,所述第二输出斩波电路工作在第一频率的时钟信号下,所述第二频率为第一频率的两倍以上。
7.如权利要求5所述的模数转换器电路,其特征在于,所述输入斩波电路包括第一斩波开关、第二斩波开关、第三斩波开关及第四斩波开关;
所述第一斩波开关的第一端和所述第二斩波开关的第一端共接作为模数转换器电路的第一输入端,所述第三斩波开关的第一端和所述第四斩波开关的第一端共接作为模数转换器电路的第二输入端,所述第一斩波开关的第二端和所述第三斩波开关的第二端共接作为输入斩波电路的第一输出端,所述第二斩波开关的第二端和所述第四斩波开关的第二端共接作为输入斩波电路的第二输出端;
所述第一斩波开关、所述第四斩波开关工作在叠加了第二频率的第一时钟信号和第一频率的第二时钟信号下,所述第二斩波开关、所述第三斩波开关工作在叠加了第二频率的第三时钟信号和第一频率的第四时钟信号下,第一时钟信号和第三时钟信号为互锁关系,第二时钟信号和第四时钟信号为互锁关系。
8.如权利要求7所述的模数转换器电路,其特征在于,所述第一输出斩波电路包括第五斩波开关、第六斩波开关、第七斩波开关及第八斩波开关;
所述第五斩波开关的第一端和所述第六斩波开关的第一端共接作为第一输出斩波电路的第一输入端,所述第七斩波开关的第一端和所述第八斩波开关的第一端共接作为第一输出斩波电路的第二输入端,所述第五斩波开关的第二端和所述第七斩波开关的第二端共接作为第一输出斩波电路的第一输出端,所述第六斩波开关的第二端和所述第八斩波开关的第二端共接作为第一输出斩波电路的第二输出端;
所述第五斩波开关、所述第八斩波开关工作在第二频率的第二时钟信号下,所述第六斩波开关、所述第七斩波开关工作在第二频率的第四时钟信号下。
9.如权利要求5所述的模数转换器电路,其特征在于,所述第二输出斩波电路为数字斩波电路。

说明书全文

模数转换电路

技术领域

[0001] 本申请属于电子电路技术领域,尤其涉及一种模数转换器电路。

背景技术

[0002] 模数转换器(Analog-to-Digital Converter,ADC)的设计中,由于模数转换器内部的采样开关有有限的输入阻抗,且输入阻抗随时间变化。另一方面模数转换器内部采样电路对信号源的电荷注入效应,这将导致模数转换器的线性度下降,同时也限制了模数转换器的外部接口必须是低阻抗输入。为了解决这个问题,需要在模数转换器前端增加一个输入缓冲器,用以隔离信号源和采样开关电路,同时还能提供高输入阻抗。此类带缓冲器的模数转换器称为缓冲型模数转换器。
[0003] 由于输入缓冲器的电路噪声和直流失调会限制模数转换器性能,因此输入缓冲器电路需要增加缓冲级斩波电路,借此来降低闪烁噪声和直流失调。另外,当模数转换器应用在超低频和类直流场景中,模数转换器电路的直流失调和器件闪烁噪声会影响模数转换器的性能。因此需要在模数转换器的前端增加系统级斩波电路,通过周期性的使输入信号的极性反转,来降低整个模数转换器的直流失调和闪烁噪声。
[0004] 然而,从模拟电路实现来看,系统斩波电路和缓冲器斩波电路直接叠加在输入信号最前端,相当于输入信号通道上两级开关串联,开关受时钟信号控制,会带来时钟溃通效应,同时开关有限的导通阻抗和开关导通电阻的非线性都会影响整个电路的性能。对于大多数高精度、高速模数转换器来说,信号通道上的输入开关都会成为限制模数转换器性能的瓶颈。实用新型内容
[0005] 本申请的目的在于提供一种模数转换器电路,旨在解决目前带斩波的模数转换器前端两级斩波电路形成两级串联开关会带来时钟溃通效应,也会带来影响线性度以及功耗高的问题。
[0006] 本申请实施例第一方面提供了一种模数转换器电路,还包括顺次连接输入斩波电路、输入缓冲器、第一输出斩波电路、模数转换处理电路以及第二输出斩波电路,其中,所述输入斩波电路工作在叠加了第一频率和第二频率的时钟信号下,所述第一输出斩波电路工作在第二频率的时钟信号下,所述第二输出斩波电路工作在第一频率的时钟信号下,所述第二频率为第一频率的两倍以上。
[0007] 在其中一个实施例中,所述输入斩波电路包括第一斩波开关、第二斩波开关、第三斩波开关及第四斩波开关;
[0008] 所述第一斩波开关的第一端和所述第二斩波开关的第一端共接作为模数转换器电路的第一输入端,所述第三斩波开关的第一端和所述第四斩波开关的第一端共接作为模数转换器电路的第二输入端,所述第一斩波开关的第二端和所述第三斩波开关的第二端共接作为模数转换器电路的第一输出端,所述第二斩波开关的第二端和所述第四斩波开关的第二端共接作为模数转换器电路的第二输出端;
[0009] 所述第一斩波开关、所述第四斩波开关工作在叠加了第二频率的第一时钟信号和第一频率的第二时钟信号下,所述第二斩波开关、所述第三斩波开关工作在叠加了第二频率的第三时钟信号和第一频率的第四时钟信号下,第一时钟信号和第三时钟信号为互关系,第二时钟信号和第四时钟信号为互锁关系。
[0010] 在其中一个实施例中,所述第一输出斩波电路包括第五斩波开关、第六斩波开关、第七斩波开关及第八斩波开关;
[0011] 所述第五斩波开关的第一端和所述第六斩波开关的第一端共接作为第一输出斩波电路的第一输入端,所述第七斩波开关的第一端和所述第八斩波开关的第一端共接作为第一输出斩波电路的第二输入端,所述第五斩波开关的第二端和所述第七斩波开关的第二端共接作为第一输出斩波电路的第一输出端,所述第六斩波开关的第二端和所述第八斩波开关的第二端共接作为第一输出斩波电路的第二输出端;
[0012] 所述第五斩波开关、所述第八斩波开关工作在第二频率的第二时钟信号下,所述第六斩波开关、所述第七斩波开关工作在第二频率的第四时钟信号下。
[0013] 在其中一个实施例中,所述第二输出斩波电路为数字斩波电路。
[0014] 本申请实施例第二方面提供了另一种模数转换器电路,包括顺次连接输入斩波电路、输入缓冲器、第一输出斩波电路、模数转换处理电路以及第二输出斩波电路,其中,复用所述输入斩波电路与所述第一输出斩波电路、所述第二输出斩波电路分别相互匹配构成缓冲器斩波电路和系统斩波电路。
[0015] 在其中一个实施例中,所述输入斩波电路工作在叠加了第一频率和第二频率的时钟信号下,所述第一输出斩波电路工作在第二频率的时钟信号下,所述第二输出斩波电路工作在第一频率的时钟信号下,所述第二频率为第一频率的两倍以上。
[0016] 在其中一个实施例中,所述输入斩波电路包括第一斩波开关、第二斩波开关、第三斩波开关及第四斩波开关;
[0017] 所述第一斩波开关的第一端和所述第二斩波开关的第一端共接作为模数转换器电路的第一输入端,所述第三斩波开关的第一端和所述第四斩波开关的第一端共接作为模数转换器电路的第二输入端,所述第一斩波开关的第二端和所述第三斩波开关的第二端共接作为输入斩波电路的第一输出端,所述第二斩波开关的第二端和所述第四斩波开关的第二端共接作为输入斩波电路的第二输出端;
[0018] 所述第一斩波开关、所述第四斩波开关工作在叠加了第二频率的第一时钟信号和第一频率的第二时钟信号下,所述第二斩波开关、所述第三斩波开关工作在叠加了第二频率的第三时钟信号和第一频率的第四时钟信号下,第一时钟信号和第三时钟信号为互锁关系,第二时钟信号和第四时钟信号为互锁关系。
[0019] 在其中一个实施例中,所述第一输出斩波电路包括第五斩波开关、第六斩波开关、第七斩波开关及第八斩波开关;
[0020] 所述第五斩波开关的第一端和所述第六斩波开关的第一端共接作为第一输出斩波电路的第一输入端,所述第七斩波开关的第一端和所述第八斩波开关的第一端共接作为第一输出斩波电路的第二输入端,所述第五斩波开关的第二端和所述第七斩波开关的第二端共接作为第一输出斩波电路的第一输出端,所述第六斩波开关的第二端和所述第八斩波开关的第二端共接作为第一输出斩波电路的第二输出端;
[0021] 所述第五斩波开关、所述第八斩波开关工作在第二频率的第二时钟信号下,所述第六斩波开关、所述第七斩波开关工作在第二频率的第四时钟信号下。
[0022] 在其中一个实施例中,所述第二输出斩波电路为数字斩波电路。
[0023] 上述模数转换器电路在传统斩波缓冲型模数转换器的基础上进行改进,通过系统斩波开关电路与模斩波开关电路的复用,减少其中一个斩波开关电路,来减小输入信号通道上的串联开关个数,避免信号通道串联开关限制整体模数转换器性能,提高线性度,同时可减小斩波模数转换器的面积,也降低功耗,且电路实现简单,实现方法容易。附图说明
[0024] 为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
[0025] 图1为本申请实施例提供的模数转换器电路的电路框图
[0026] 图2为实施例提供的模数转换器电路的控制时钟时序图;
[0027] 图3为图1示出的模数转换器中输入斩波电路的示例电路图;
[0028] 图4为图1示出的模数转换器中第一输出斩波电路的示例电路图。

具体实施方式

[0029] 为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
[0030] 请参阅图1,本申请实施例提供的模数转换器电路包括顺次连接输入斩波电路110、输入缓冲器120、第一输出斩波电路130、模数转换处理电路140以及第二输出斩波电路
150,其中,复用输入斩波电路110与第一输出斩波电路130、第二输出斩波电路150分别相互匹配构成缓冲器斩波电路和系统斩波电路。相当于,输入斩波电路110与第一输出斩波电路
130构成缓冲器斩波电路,输入斩波电路110还与第二输出斩波电路150构成系统斩波电路,利用一级开关来替代系统斩波电路和缓冲器斩波电路的两级开关串联,避免两级开关串联带来的时钟溃通效应,以及开关有限的导通阻抗、电阻的非线性所影响的电路性能。
[0031] 请参阅图1和图2,由图1可知,输入信号只通过一级斩波电路进入输入缓冲器120输入端。模数转换器前端的缓冲器斩波电路和位于整个模数转换器首尾两端的系统斩波电路是各自独立工作,各自由不同的时序控制。假设缓冲器斩波电路以fch1频率进行周期性翻转,而模数转换器系统斩波电路以fch_sys频率进行系统周期性翻转,一般来说电路级斩波频率fch1不高于模数转换器采样速率fs/2,即fch1≤fs/2,这样可以在保证模数转换器功能的情况下有效降低电路直流失调和闪烁噪声。而系统级斩波电路翻转频率fch_sys频率就更低了,一般都可以软件进行操作,故fch_sys<<fch1。
[0032] 在工作工程中,可设定第二频率fch1为第一频率fch_sys的两倍以上,以fch_sys=fch1/8为例。输入斩波电路110工作在叠加了第一频率fch1和第二频率fch_sys的时钟信号下,第一输出斩波电路130工作在第二频率fch1的时钟信号
下,第二输出斩波电路150工作在第一频率fch_sys的时钟信号 下。
[0033] 在Φch_sys=1结束(图2中t1时刻)之前,输入缓冲器120的输入端为A1(-)、B1(+),A1、B1两点信号极性与输入信号翻转。
[0034] 在Φch_sys=0结束(图2中t2时刻)之前,输入缓冲器120的输入端为A1(+)、B1(-),A1、B1两点信号极性与输入信号一致。
[0035] 同时,可以理解的是,时钟信号 和时钟信号 分别为系统斩波电路与缓冲器斩波电路未复用之前的工作时钟。从上述实现时序上也可以看出,此时序实现的功能与系统斩波电路与缓冲器斩波电路未复用之前的时序功能一样,即电路级斩波进行8个周期的翻转,系统级斩波电路进行一次翻转切换。此开关复用技术相当于省去了原有的缓冲器输入端的斩波开关电路,通过合理的时序,让系统级斩波开关实现电路级斩波开关的功能,或反之。
[0036] 请参阅图2和图3,输入斩波电路110包括第一斩波开关112、第二斩波开关114、第三斩波开关116及第四斩波开关118.
[0037] 第一斩波开关112的第一端和第二斩波开关114的第一端共接作为模数转换器电路的第一输入端,第三斩波开关116的第一端和第四斩波开关118的第一端共接作为模数转换器电路的第二输入端,第一斩波开关112的第二端和第三斩波开关116的第二端共接作为输入斩波电路110的第一输出端,第二斩波开关114的第二端和第四斩波开关118的第二端共接作为输入斩波电路110的第二输出端;
[0038] 第一斩波开关112、第四斩波开关118工作在叠加了第二频率fch1的第一时钟信号Φch1和第一频率fch_sys的第二时钟信号Φch_sys下,即时钟信号Φch1_sys;第二斩波开关114、第三斩波开关116工作在叠加了第二频率fch1的第三时钟信号 和第一频率fch_sys的第四时钟信号 下,即时钟信号 第一时钟信号Φch1和第三时钟信号 为互锁关系,第二时钟信号Φch_sys和第四时钟信号 为互锁关系。
[0039] 请参阅图2和图4,第一输出斩波电路130包括第五斩波开关132、第六斩波开关134、第七斩波开关136及第八斩波开关138;
[0040] 第五斩波开关132的第一端和第六斩波开关134的第一端共接作为第一输出斩波电路130的第一输入端,第七斩波开关136的第一端和第八斩波开关138的第一端共接作为第一输出斩波电路130的第二输入端,第五斩波开关132的第二端和第七斩波开关136的第二端共接作为第一输出斩波电路130的第一输出端,第六斩波开关134的第二端和第八斩波开关138的第二端共接作为第一输出斩波电路130的第二输出端;
[0041] 第五斩波开关132、第八斩波开关138工作在第二频率fch1的第二时钟信号Φch1下,第六斩波开关134、第七斩波开关136工作在第二频率fch1的第四时钟信号 下。
[0042] 第二输出斩波电路150为数字斩波电路,一般由反相器、与非逻辑电路组成。对于极低频和准直流应用场景来说,输入斩波电路110和第二输出斩波电路150构成的系统斩波电路一般可由软件来操作,只用来将输入信号极性相反,借以减小整个模数转换器系统信号传输路径上的直流失调。一般实现图2的时序可采用数字电路来实现,也可通过模拟电路逻辑门实现,实现方法简单,在此不再详述。
[0043] 上述模数转换器通过单级输入开关复用构成系统斩波开关电路与模块斩波开关电路,减小串联开关个数,避免开关的非理想特性限制整体电路性能,可减小斩波模数转换器的面积,同时也降低功耗,且电路实现简单,实现方法容易。
[0044] 以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的保护范围之内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈