首页 / 专利库 / 信号处理 / 信号 / 一种输入电路

一种输入电路

阅读:128发布:2023-02-04

专利汇可以提供一种输入电路专利检索,专利查询,专利分析的服务。并且一种输入 电路 ,包括,静电保护模 块 、自偏置比较器模块、稳压电路模块和输出驱动电路模块,所述静电保护模块,其对输入的高速 信号 进行静电保护,并将经静电保护的高速信号发送到所述自偏置比较器模块;所述自偏置比较器模块,将来自所述静电保护模块的高速信号与 阈值 电平进行比较,将比较结果信号发送给所述稳压电路模块;所述稳压电路模块,将所述自偏置比较器模块输出的比较结果信号进行稳压使其保持稳定,并将稳压后的比较结果信号发送给所述输出驱动电路模块输出。本 发明 的一种输入电路,能够 自动调节 自偏置比较器的输入电平,降低消耗,提高集成度,降低成本。,下面是一种输入电路专利的具体信息内容。

1.一种输入电路,包括,静电保护模、自偏置比较器模块、稳压电路模块和输出驱动电路模块,其特征在于,
所述静电保护模块,其对输入的高速信号进行静电保护,并将经静电保护的高速信号发送到所述自偏置比较器模块;
所述自偏置比较器模块,将来自所述静电保护模块的高速信号与阈值电平进行比较,将比较结果信号发送给所述稳压电路模块;
所述稳压电路模块,将所述自偏置比较器模块输出的比较结果信号进行稳压使其保持稳定,并将稳压后的比较结果信号发送给所述输出驱动电路模块输出。
2.根据权利要求1所述的输入电路,其特征在于,所述静电保护模块,包括,第一晶体管、第二晶体管,以及第一至第三电阻,其中,
所述第一电阻的一端接电源,另一端与所述第一晶体管的栅极相连接,所述第一晶体管的源极接电源;
所述第二电阻的一端接地,另一端与所述第二晶体管的栅极相连接,所述第二晶体管的源极接地;
所述第三电阻的一端与所述第一晶体管的漏极和所述第二晶体管的漏极和电路输入端相连接,另一端与所述自偏置比较器模块相连接。
3.根据权利要求1所述的输入电路,其特征在于,所述自偏置比较器模块,包括,第三至第七晶体管,其中,
所述第五晶体管的栅极与所述静电保护模块相连接;
所述第五晶体管的源极与所述第六晶体管的源极和所述第七晶体管的漏极相连接,所述第七晶体管的源极接地,所述第五晶体管的漏极与所述第三晶体管的漏极相连接,所述第三晶体管的源极和所述第四晶体管的源极接电源,所述第三晶体管的栅极和所述第四晶体管的栅极和所述第七晶体管的栅极相连接;
所述第六晶体管的漏极和所述第四晶体管的漏极与所述稳压电路模块相连接。
4.根据权利要求3所述的输入电路,其特征在于,所述自偏置比较器模块,还包括,设置在所述第六晶体管的栅极和地之间,用于稳定阈值电压的稳压单元;
所述稳压单元,包括一个或多个晶体管的组合。
5.根据权利要求3所述的一种输入电路,其特征在于,还包括第八晶体管,所述第八晶体管的栅极与所述第六晶体管的栅极和阈值电平单元相连接,所述稳压单元的源极和漏极接地。
6.根据权利要求1所述的一种输入电路,其特征在于,所述稳压电路模块,包括第九至第十四晶体管,其中,
所述第九晶体管的栅极和所述第十晶体管的栅极和所述第十一晶体管的栅极和所述第十二晶体管的栅极与所述自偏置比较器模块相连接;
所述第九晶体管的源极接电源,所述第九晶体管的漏极与所述第十晶体管的源极和所述第十四晶体管的源极相连接,所述第十一晶体管的源极与所述第十二晶体管的漏极和所述第十三晶体管源极相连接,所述第十三晶体管的漏极接电源,所述第十四晶体管的漏极接地;
所述第十晶体管的漏极和所述第十一晶体管的漏极与所述第十四晶体管的栅极和所述第十三晶体管的栅极与所述输出驱动电路模块相连接。
7.根据权利要求1所述的一种输入电路,其特征在于,所述输出驱动电路模块,包括第十五至第十八晶体管,其中,
所述第十五晶体管的栅极和所述第十六晶体管的栅极与所述稳压电路模块的输出相连接;
所述第十五晶体管的源极接电源,所述第十五晶体管的漏极和所述第十六晶体管漏极与所述第十七晶体管栅极和所述第十八晶体管栅极相连接,所述第十六晶体管的源极接地,所述第十八晶体管的源极接电源,所述第十七晶体管的源极接地;
所述第十八晶体管的漏极与所述第十七晶体管的漏极与电路输出端相连接。

说明书全文

一种输入电路

技术领域

[0001] 本发明涉及集成电路技术领域,特别是涉及一种输入电路。

背景技术

[0002] 输入电路作为芯片接口的关键部分,是决定芯片性能的一道关卡。其速度、面积、功耗、抖动性等指标,决定了芯片的关键技术指标。在一些高速应用系统中,由于高速信号在传输过程中幅度的衰减,会引起无法正常分辨输入信号,从而使芯片无法正常工作的情况。

发明内容

[0003] 为了解决现有技术存在的不足,本发明的目的在于提供一种输入电路,能够自动调节自偏置比较器的输入电平,降低消耗,提高集成度,降低成本。
[0004] 为实现上述目的,本发明提供的输入电路,包括,静电保护模、自偏置比较器模块、稳压电路模块和输出驱动电路模块,其中,所述静电保护模块,其对输入的高速信号进行静电保护,并将经静电保护的高速信号发送到所述自偏置比较器模块;
所述自偏置比较器模块,将来自所述静电保护模块的高速信号与阈值电平进行比较,将比较结果信号发送给所述稳压电路模块;
所述稳压电路模块,将所述自偏置比较器模块输出的比较结果信号进行稳压使其保持稳定,并将稳压后的比较结果信号发送给所述输出驱动电路模块输出。
[0005] 进一步地,所述静电保护模块,包括,第一晶体管、第二晶体管,以及第一至第三电阻,其中,所述第一电阻的一端接电源,另一端与所述第一晶体管的栅极相连接,所述第一晶体管的源极接电源;
所述第二电阻的一端接地,另一端与所述第二晶体管的栅极相连接,所述第二晶体管的源极接地;
所述第三电阻的一端与所述第一晶体管的漏极和所述第二晶体管的漏极和电路输入端相连接,另一端与所述自偏置比较器模块相连接。
[0006] 进一步地,所述自偏置比较器模块,包括,第三至第七晶体管,其中,所述第五晶体管的栅极与所述静电保护模块相连接;所述第五晶体管的源极与所述第六晶体管的源极和所述第七晶体管的漏极相连接,所述第七晶体管的源极接地,所述第五晶体管的漏极与所述第三晶体管的漏极相连接,所述第三晶体管的源极和所述第四晶体管的源极接电源,所述第三晶体管的栅极和所述第四晶体管的栅极和所述第七晶体管的栅极相连接;
所述第六晶体管的漏极和所述第四晶体管的漏极与所述稳压电路模块相连接。
[0007] 进一步地,所述自偏置比较器模块,还包括,设置在所述第六晶体管的栅极和地之间,用于稳定阈值电压的稳压单元;所述稳压单元,包括一个或多个晶体管的组合。
[0008] 进一步地,所述自偏置比较器模块,还包括第八晶体管,所述第八晶体管的栅极与所述第六晶体管的栅极和阈值电平单元相连接,所述稳压单元的源极和漏极接地。
[0009] 进一步地,所述稳压电路模块,包括第九至第十四晶体管,其中,所述第九晶体管的栅极和所述第十晶体管的栅极和所述第十一晶体管的栅极和所述第十二晶体管的栅极与所述自偏置比较器模块相连接;所述第九晶体管的源极接电源,所述第九晶体管的漏极与所述第十晶体管的源极和所述第十四晶体管的源极相连接,所述第十一晶体管的源极与所述第十二晶体管的漏极和所述第十三晶体管源极相连接,所述第十三晶体管的漏极接电源,所述第十四晶体管的漏极接地;
所述第十晶体管的漏极和所述第十一晶体管的漏极与所述第十四晶体管的栅极和所述第十三晶体管的栅极与所述输出驱动电路模块相连接。
[0010] 更进一步地,所述输出驱动电路模块,包括第十五至第十八晶体管,其中,所述第十五晶体管的栅极和所述第十六晶体管的栅极与所述稳压电路模块的输出相连接;所述第十五晶体管的源极接电源,所述第十五晶体管的漏极和所述第十六晶体管漏极与所述第十七晶体管栅极和所述第十八晶体管栅极相连接,所述第十六晶体管的源极接地,所述第十八晶体管的源极接电源,所述第十七晶体管的源极接地;
所述第十八晶体管的漏极与所述第十七晶体管的漏极与电路输出端相连接。
[0011] 本发明的一种输入电路,具有以下有益效果:1)可以自动调节自偏置比较器的输入电平,因此可以识别经过较大信号衰减的高速信号,保证了电路工作的正确性。
[0012] 2)比较器采用自偏置结构,能够降低消耗,提高集成度,降低成本。
[0013] 本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。附图说明
[0014] 附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:图1为根据本发明的输入电路连接示意图。

具体实施方式

[0015] 以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
[0016] 本发明实施例中,所述高速信号,对于FPGA应用来讲,250MHz的并行信号即可称为高度信号,对于高速接口传输来讲,上Gbps的信号可以称为高速信号,都需要特殊处理。
[0017] 图1为根据本发明的输入电路连接示意图,下面将参考图1,对本发明的输入电路进行详细描述。
[0018] 本发明的输入电路,包括电阻R1 R3,晶体管M1 M18,主要分为静电保护模块、自偏~ ~置比较器模块、稳压电路模块和输出驱动电路模块,其中,
静电保护模块,包括,第一电阻R1,第二电阻R2,第三电阻R3和第一晶体管M1,第二晶体管M2,当经过衰减后的高速信号进入输入电路的输入端IN时,起到静电保护作用。
[0019] 具体地,第一电阻R1的的一端与电源相连接,另一端与第一晶体管M1的栅极相连接,第一晶体管M1的源极接电源;第二电阻R2的一端接地,另一端与第二晶体管M2的栅极相连接,,第二晶体管M2的源极接地;第一晶体管M1的漏极与第二晶体管M2的漏极与第三电阻R3的一端相连,第三电阻R3的另一端与自偏置比较器模块相连。
[0020] 自偏置比较器模块,包括,第三至第八晶体管M3 M8,用于当经过静电保护的信号~连接到第五晶体管M5的栅极,第三至第八晶体管M3 M8形成一个自偏置、低抖动的比较器,~
将第五晶体管M5和第六晶体管M6的栅极电压进行比较。
[0021] 具体地,第五晶体管M5的栅极与静电保护模块连接,第五晶体管M5的源极与第六晶体管M6的源极与第七晶体管M7的漏极相连接,第七晶体管M7的源极接地;第五晶体管M5的漏极接第三晶体管M3的漏极,第六晶体管M6的漏极接第四晶体管M4的漏极,第三晶体管M3和第四晶体管M4的源极接电源,第三晶体管M3和第四晶体管M4和第七晶体管M7的栅极连接在一起,形成自偏置结构;第六晶体管M6的栅极和第八晶体管M8的栅极和输入阈值REF端相连接,第六晶体管M6和第四晶体管M4的漏极与稳压电路模块相连接,第八晶体管M8的源极和漏极接地。
[0022] 具体地,由于输入电路通常连接的整个输入输出保护环,它的电源和地的扰动较大,因此增加了晶体管第八晶体管M8,作为稳压晶体管,连接在第六晶体管M6的栅极;使高速的信号与纯净的电平阈值REF进行比较。
[0023] 具体地,第八晶体管M8作为稳压单元,可以是晶体管,也可以是多个晶体管的组合。
[0024] 具体地,由于高速信号经过信道传输被衰减,因此比较的阈值电平REF,应该低于衰减后的高速信号的高电平、高于衰减后的高速信号的低电平的一个直流电平值。
[0025] 稳压电路模块,包括,第九至第十四晶体管M9 M14,用于输出的比较结果连接到第~九至第十二晶体管M9 M12的栅极,第九至第十四晶体管M9 M14形成稳压电路,使自偏置比~ ~
较器的输出结果在一定范围内,保持稳定。
[0026] 具体地,第九至第十二晶体管M9 M12的栅极与自偏置比较器模块相连接,接收来~自自偏置比较器模块的比较结果,第九晶体管M9源极接电源、漏极接第十晶体管M10的源极,第十晶体管M10的漏极接第十一晶体管M11的漏极,第十一晶体管M11的源极接第十二晶体管M12的漏极,第十二晶体管M12的源极接地,第十晶体管M10和第十一晶体管M11的漏极连接在第十三晶体管M13的栅极和第十四晶体管M14的栅极;第十三晶体管M13的漏极接电源,源极接第十二晶体管M12的漏极,第十四晶体管M14的漏极接地,源极接第十晶体管M10的源极,第十三晶体管M13和第十四晶体管M14的栅极与输出驱动电路模块相连接。
[0027] 输出驱动电路模块,包括,晶体管第十五至第十八晶体管M15 M18,用于由多个反~相器级联组成,主要取决的输出端OUT驱动的负载大小,以及信号的工作频率
[0028] 具体地,第十五晶体管M15和第十六晶体管M16的栅极与稳压电路模块的输出相连接,第十五晶体管M15的源极接电源,第十五晶体管M15的漏极接第十六晶体管M16漏极,第十六晶体管M16的漏极与第十七晶体管M17栅极和第十八晶体管M18栅极相连接,第十六晶体管M16的源极接地,第十八晶体管M18的源极接电源, 第十八晶体管M18的漏极与第十七晶体管M17的漏极接输出端OUT,第十七晶体管M17的源极接地。
[0029] 本发明的输入电路,解决了高速信号在传输过程中,幅度受到信号衰减的影响,引起的分辨率低,或者分辨错误的情况。
[0030] 本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈