放大器电路
阅读：730发布：2023-02-05
专利汇可以提供放大器电路专利检索，专利查询，专利分析的服务。并且一种 放大器 电路 ，包含一输出端、一放大单元及一第一 开关 。输出端用以输出一放大 信号 。放大单元包含一第一晶体管及一第二晶体管。第一晶体管包含一控制端用以接收一第一 输入信号 ，一第一端耦接于输出端，用以输出被放大后的第一输入信号，及一第二端。第二晶体管包含一控制端用以接收一第二输入信号，一第一端耦接于输出端，用以输出被放大后的第二输入信号，及一第二端。第一开关包含一第一端耦接于第一晶体管的第二端，及一第二端。放大信号是至少由被放大后的第一输入信号及/或由被放大后的第二输入信号所产生。，下面是放大器电路专利的具体信息内容。
1.一种放大器电路，其特征在于，包含：
一输出端，用以输出一放大信号；
一放大单元，包含：
一第一晶体管，包含一控制端用以接收一第一输入信号，一第一端耦接于该输出端，用以输出被放大后的该第一输入信号，及一第二端；及
一第二晶体管，包含一控制端用以接收一第二输入信号，一第一端耦接于该输出端，用以输出被放大后的该第二输入信号，及一第二端；及
一第一开关，包含一第一端耦接于该第一晶体管的该第二端，及一第二端，其中该放大信号是至少由被放大后的该第一输入信号及/或由被放大后的该第二输入信号所产生。
2.如权利要求1所述的放大器电路，其特征在于，另包含：
一第二开关，包含一第一端耦接于该第二晶体管的该第二端，及一第二端。
3.如权利要求2所述的放大器电路，其特征在于，其中该放大单元另包含：
一第三晶体管，包含一第一端耦接于该输出端，及一第二端耦接于该第一晶体管的该第一端；及
一第四晶体管，包含一第一端耦接于该输出端，及一第二端耦接于该第二晶体管的该第一端。
4.如权利要求2所述的放大器电路，其特征在于，另包含：
一第三开关，包含一第一端耦接于该第一晶体管的该第二端，及一第二端耦接于一参考电压端；及
一第四开关，包含一第一端耦接于该第二晶体管的该第二端，及一第二端耦接于该参考电压端。
5.如权利要求4所述的放大器电路，其特征在于，其中该放大单元另包含：
一第三晶体管，包含一第一端耦接于该输出端，及一第二端耦接于该第一晶体管的该第一端；及
一第四晶体管，包含一第一端耦接于该输出端，及一第二端耦接于该第二晶体管的该第一端。
6.如权利要求5所述的放大器电路，其特征在于，另包含：
一第五开关，包含一第一端耦接于该第一晶体管的该第一端，及一第二端耦接于该参考电压端；及
一第六开关，包含一第一端耦接于该第二晶体管的该第一端，及一第二端耦接于该参考电压端。
7.如权利要求6所述的放大器电路，其特征在于，其中：
该第三晶体管另包含一控制端，且该第四晶体管另包含一控制端；
该放大器电路另包含：
一第七开关，包含一第一端耦接于该第三晶体管的该控制端，及一第二端；
一第八开关，包含一第一端耦接于该第四晶体管的该控制端，及一第二端；及一电容，包含一第一端耦接于该第七开关的该第二端及该第八开关的该第二端，及一第二端耦接于该参考电压端。
8.如权利要求2所述的放大器电路，其特征在于，另包含：
一第三开关，包含一第一端耦接于该输出端，及一第二端耦接于该第一晶体管的该第一端。
9.如权利要求8所述的放大器电路，其特征在于，另包含：
一第四开关，包含一第一端耦接于该输出端，及一第二端耦接于该第二晶体管的该第一端。
10.如权利要求9所述的放大器电路，其特征在于，另包含：
一第五开关，包含一第一端耦接于该第一晶体管的该第一端，及一第二端耦接于一参考电压端；及
一第六开关，包含一第一端耦接于该第二晶体管的该第一端，及一第二端耦接于该参考电压端。
11.如权利要求1所述的放大器电路，其特征在于，另包含：
一第二开关，包含一第一端耦接于该输出端，及一第二端耦接于该第一晶体管的该第一端。
12.如权利要求11所述的放大器电路，其特征在于，另包含：
一第三开关，包含一第一端耦接于该第一晶体管的该第一端，及一第二端耦接于一参考电压端。
13.如权利要求1所述的放大器电路，其特征在于，另包含：
一第二开关，包含一第一端耦接于该输出端，及一第二端耦接于该第二晶体管的该第一端。
14.如权利要求13所述的放大器电路，其特征在于，另包含：
一第三开关，包含一第一端耦接于该第二晶体管的该第一端，及一第二端耦接于一参考电压端。
15.如权利要求1、2、4、8至14的任一项所述的放大器电路，其特征在于，其中该放大单元另包含：
一第五晶体管，其中该第五晶体管包含一第一端耦接于该输出端，及一第二端耦接于该第一晶体管的该第一端及该第二晶体管的该第一端。
16.一种放大器电路，其特征在于，包含：
一输出端，用以输出一放大信号；
一放大单元，包含：
一第一晶体管，包含一控制端用以接收一第一输入信号，一第一端耦接于该输出端，用以输出被放大后的该第一输入信号，及一第二端；
一第二晶体管，包含一控制端用以接收一第二输入信号，一第一端耦接于该输出端，用以输出被放大后的该第二输入信号，及一第二端；及
一第三晶体管，耦接于该输出端及该第一晶体管之间，且耦接于该输出端及该第二晶体管之间，包含一第一端耦接于该输出端，及一第二端；及
一第一开关，包含一第一端耦接于该第三晶体管的该第二端，及一第二端耦接于该第一晶体管的该第一端；
其中该放大信号是至少由被放大后的该第一输入信号及/或由被放大后的该第二输入信号所产生。
17.如权利要求16所述的放大器电路，其特征在于，另包含：
一第二开关，包含一第一端耦接于该第三晶体管的该第二端，及一第二端耦接于该第二晶体管的该第一端。
18.如权利要求17所述的放大器电路，其特征在于，另包含：
一第三开关，包含一第一端耦接于该第一晶体管的该第一端，及一第二端耦接于一参考电压端。
19.如权利要求18所述的放大器电路，其特征在于，另包含：
一第四开关，包含一第一端耦接于该第二晶体管的该第一端，及一第二端耦接于该参考电压端。
20.如权利要求1或16所述的放大器电路，其特征在于，其中该第一输入信号的频段相异于该第二输入信号的频段。
放大器电路
技术领域
[0001] 本发明是关于一种放大器电路，尤指一种可支持不同操作模式的放大器电路。
背景技术
[0002] 于电路应用的领域，放大器电路是常用电路，其输入端可接收输入信号，将输入信号放大后产生放大信号，再由输出端输出。然而，常用的放大器电路仅用于针对单一输入信号进行信号处理，无法支持不同操作模式。
发明内容
[0003] 实施例提供一种放大器电路，包含一输出端、一放大单元及一第一开关。该输出端用以输出一放大信号。该放大单元包含一第一晶体管及一第二晶体管。该第一晶体管包含一控制端用以接收一第一输入信号，一第一端耦接于该输出端，用以输出被放大后的该第一输入信号，及一第二端。该第二晶体管包含一控制端用以接收一第二输入信号，一第一端耦接于该输出端，用以输出被放大后的该第二输入信号，及一第二端。该第一开关包含一第一端耦接于该第一晶体管的该第二端，及一第二端。该放大信号是至少由被放大后的该第一输入信号及/或由被放大后的该第二输入信号所产生。
[0004] 实施例还提供一种放大器电路，包含一输出端、一放大单元及一第一开关。该输出端用以输出一放大信号。该放大单元包含一第一晶体管、一第二晶体管及一第三晶体管。该第一晶体管包含一控制端用以接收一第一输入信号，一第一端耦接于该输出端，用以输出被放大后的该第一输入信号，及一第二端。该第二晶体管包含一控制端用以接收一第二输入信号，一第一端耦接于该输出端，用以输出被放大后的该第二输入信号，及一第二端。该第三晶体管耦接于该输出端及该第一晶体管之间，且耦接于该输出端及该第二晶体管之间，包含一第一端耦接于该输出端，及一第二端。该第一开关包含一第一端耦接于该第三晶体管的该第二端，及一第二端耦接于该第一晶体管的该第一端。该放大信号是至少由被放大后的该第一输入信号及/或由被放大后的该第二输入信号所产生。附图说明
[0005] 图1是本发明第一实施例中的放大器电路的示意图。图2是本发明第二实施例的放大器电路的示意图。
图3是本发明第三实施例的放大器电路的示意图。
图4是本发明第四实施例的放大器电路的示意图。
图5是本发明第五实施例的放大器电路的示意图。
图6是本发明第六实施例的放大器电路的示意图。
图7是本发明第七实施例的放大器电路的示意图。
图8是本发明第八实施例的放大器电路的示意图。
图9是本发明第九实施例的放大器电路的示意图。
图10是本发明第十实施例的放大器电路的示意图。
【符号说明】
100、200、300、400、500、 放大器电路
600、700、800、900、1000
A1、A2 放大单元
S1、S2、S3 输入信号
Sa 放大信号
Po 输出端
C1、C2、C3、C4、C7、Ch、Cc1、 电容
Cc2、Cc9、Cc10、Ca、Cb、Cc、
Cx、Cy、Cz
L1、L2、L3、Lh、Lg 电感
CT3 电路
Vh、Vg 电压端
Vr 参考电压端
Sc1、Sc2、Sc7、Sc9、Sc10 偏压控制信号
T1、T2、Tc1、Tc2、Tc、T31、 晶体管
T32、X1、X2、Xc
Uh 电感调整单元
Uc 电容调整单元
Ta、Tb、Tc、Tc11、Tc12、Tc21、 开关
Tc22、Tx、Ty、Tz、T3、T4、T5、
T6、T7、T8、T9、T10、T33、
T34、T35、T36、X4、X5、X6、
X7
图3是本发明第三实施例的放大器电路的示意图。
图4是本发明第四实施例的放大器电路的示意图。
图5是本发明第五实施例的放大器电路的示意图。
图6是本发明第六实施例的放大器电路的示意图。
图7是本发明第七实施例的放大器电路的示意图。
图8是本发明第八实施例的放大器电路的示意图。
图9是本发明第九实施例的放大器电路的示意图。
图10是本发明第十实施例的放大器电路的示意图。
【符号说明】
100、200、300、400、500、 放大器电路
600、700、800、900、1000
A1、A2 放大单元
S1、S2、S3 输入信号
Sa 放大信号
Po 输出端
C1、C2、C3、C4、C7、Ch、Cc1、 电容
Cc2、Cc9、Cc10、Ca、Cb、Cc、
Cx、Cy、Cz
L1、L2、L3、Lh、Lg 电感
CT3 电路
Vh、Vg 电压端
Vr 参考电压端
Sc1、Sc2、Sc7、Sc9、Sc10 偏压控制信号
T1、T2、Tc1、Tc2、Tc、T31、 晶体管
T32、X1、X2、Xc
Uh 电感调整单元
Uc 电容调整单元
Ta、Tb、Tc、Tc11、Tc12、Tc21、 开关
Tc22、Tx、Ty、Tz、T3、T4、T5、
T6、T7、T8、T9、T10、T33、
T34、T35、T36、X4、X5、X6、
X7
具体实施方式
[0006] 图1是本发明第一实施例中的放大器电路100的示意图。放大器电路100包含放大单元A1。放大单元A1包含晶体管T1及晶体管T2。晶体管T1包含控制端、第一端及第二端，其中控制端可作为放大器电路100的第一输入端，用以接收输入信号S1，第一端耦接于输出端Po且用以输出被放大后的输入信号S1。晶体管T2包含控制端、第一端及第二端，其中控制端可作为放大器电路100的第二输入端，用以接收输入信号S2，第一端耦接于输出端Po且用以输出被放大后的输入信号S2。输出端Po可用以输出放大信号Sa，且放大信号Sa可至少由被放大后的输入信号S1及/或由被放大后的输入信号S2所产生。
[0007] 如图1所示，放大器电路100可另选择性地包含开关T3及开关T5。开关T3可包含第一端及第二端，其中第一端耦接于晶体管T1的第二端。开关T5可包含第一端及第二端，其中第一端耦接于晶体管T2的第二端。放大器电路100更可选择性地包含电容C1、电容C2及电容C4。电容C1耦接于晶体管T1的控制端，电容C2耦接于晶体管T2的控制端，电容C4耦接于输出端Po及晶体管T1的第一端之间，且耦接于输出端Po及晶体管T2的第一端之间。电容C1、C2及C4可为直流阻隔(DC blocking)电容。此处所述的选择性地包含一组件，是指本发明实施例中，可根据需求，选择电路是否包含该组件，其中，包含该组件及未包含该组件的样态，皆属于本发明实施例的范围，下文亦然。此外，当本文提及可选择性地包含多个组件，例如，当提到可选择性地包含组件A、B及C，是指可选择性地包含A、B及C的至少一者，可选择性地包含A、B及C的复数个(如两个或更多个)组件，或可不包含A、B及C的任何一者，上述情况皆属于本发明实施例的范围。
[0008] 根据第一实施例，放大器电路100可另包含电感Lh、电感Lg及电容Ch。电感Lh包含第一端及第二端，其中第一端耦接于电压端Vh，第二端耦接于晶体管T1的第一端及晶体管T2的第一端。电感Lg包含第一端及第二端，其中第一端耦接于开关T3的第二端及开关T5的第二端，第二端耦接于电压端Vg。电感Lh、Lg用以提供阻抗匹配。电容Ch耦接于电压端Vh及参考电压端Vr之间，电容Ch可为交流短路(AC short)电容。电压端Vh及Vg可为相异的参考电压端，例如电压端Vh可为供应电压端，电压端Vg可为地端等，参考电压端Vr可例如是(但不限于)电压端Vg。
[0009] 图1的第一实施例中，当放大器电路100用以放大输入信号S1，亦即放大信号Sa是由被放大后的输入信号S1所产生时，晶体管T1、开关T3可导通，且晶体管T2、开关T5可截止。由于晶体管T1的第二端及晶体管T2的第二端形成共用结构，截止的开关T5可使输入信号S1不易经由导通的开关T3泄漏至晶体管T2，降低晶体管T2的控制端与第二端间的电压被输入信号S1改变而发生非预期的导通现象，从而减少晶体管T1的控制端及晶体管T2的控制端之间的相互干扰，换言之，可改善放大器电路100的第一输入端及第二输入端之间的隔离(isolation)程度。此外，由于截止的晶体管T2的第一端与第二端之间具有一寄生电容(parasitic capacitor)，截止的开关T5亦可使输入信号S1不易经由截止的晶体管T2的寄生电容泄漏至输出端Po，从而减少经由截止的晶体管T2的寄生电容泄漏的输入信号S1对输出端Po的干扰，换言之，可改善放大器电路100的非使用路径对输出端Po的影响。同理，当放大器电路100用以放大输入信号S2，亦即放大信号Sa是由被放大后的输入信号S2所产生时，晶体管T1、开关T3可截止，且晶体管T2、开关T5可导通。由于晶体管T1的第二端及晶体管T2的第二端形成共用结构，截止的开关T3可使输入信号S2不易经由导通的开关T5泄漏至晶体管T1，降低晶体管T1的控制端与第二端间的电压被输入信号S2改变而发生非预期的导通现象，从而减少晶体管T2的控制端及晶体管T1的控制端之间的相互干扰，换言之，可改善放大器电路100的第一输入端及第二输入端之间的隔离程度。此外，由于截止的晶体管T1的第一端与第二端之间具有一寄生电容，截止的开关T3亦可使输入信号S2不易经由截止的晶体管T1的寄生电容泄漏至输出端Po，从而减少经由截止的晶体管T1的寄生电容泄漏的输入信号S2对输出端Po的干扰，换言之，可改善放大器电路100的非使用路径对输出端Po的影响。
[0010] 图2是本发明第二实施例的放大器电路200的示意图。放大器电路200可相似于放大器电路100，但放大器电路200可选择性地另包含电感L1及电感L2。电感L1耦接于开关T3的第二端及电感Lg的第一端之间，且电感L2耦接于开关T5的第二端及电感Lg的第一端之间，用以分别调整放大器电路200的第一输入端的阻抗及第二输入端的阻抗。
[0011] 图3是本发明第三实施例的放大器电路300的示意图。放大器电路300可相似于放大器电路200，但放大器电路300中，放大单元A1可另包含晶体管Tc1及晶体管Tc2。晶体管Tc1可包含第一端及第二端，其中第一端耦接于输出端Po，第二端耦接于晶体管T1的第一端。晶体管Tc2可包含第一端及第二端，其中第一端耦接于输出端Po，且第二端耦接于晶体管T2的第一端。根据第三实施例，晶体管Tc1可另包含控制端，用以接收偏压控制信号Sc1，及透过电容Cc1耦接于参考电压端Vr，其中偏压控制信号Sc1可控制晶体管Tc1的导通或截止。晶体管Tc2可另包含控制端，用以接收偏压控制信号Sc2，及透过电容Cc2耦接于参考电压端Vr，其中偏压控制信号Sc2可控制晶体管Tc2的导通或截止。偏压控制信号Sc1及Sc2可为直流信号，电容Cc1及Cc2可为交流短路电容，用以仅供交流信号通过。
[0012] 图3中，晶体管Tc1及T1可构成cascode结构，因此，可由晶体管Tc1的第一端输出被放大后的输入信号S1。同理，晶体管Tc2及T2可构成cascode结构，因此，可由晶体管Tc2的第一端输出被放大后的输入信号S2。当放大器电路300用以放大输入信号S1时，晶体管T1、Tc1及开关T3可导通，且晶体管T2、Tc2及开关T5可截止。由于截止的晶体管T2的第一端与控制端之间具有一寄生电容，截止的晶体管Tc2可使被放大后的输入信号S1不易经由截止的晶体管T2的寄生电容进一步地泄漏至晶体管T2的控制端，从而更加减少晶体管T1的控制端及晶体管T2的控制端之间的相互干扰，换言之，可改善放大器电路300的第一输入端及第二输入端之间的隔离程度，亦可提升放大器电路300的反向隔离(reverse isolation)能力。同理，当放大器电路300用以放大输入信号S2时，晶体管T1、Tc1及开关T3可截止，且晶体管T2、Tc2及开关T5可导通，电路的功效及原理可相似于放大输入信号S1时，故不赘述。
[0013] 图4是本发明第四实施例的放大器电路400的示意图。放大器电路400可相似于放大器电路200，但放大器电路400可另包含开关T4及开关T6。开关T4可包含第一端及第二端，其中第一端耦接于晶体管T1的第二端，且第二端耦接于参考电压端Vr。开关T6可包含第一端及第二端，其中第一端耦接于晶体管T2的第二端，且第二端耦接于参考电压端Vr。
[0014] 图4的第四实施例中，当放大器电路400用以放大输入信号S1时，晶体管T1、开关T3及T6可导通，且晶体管T2、开关T5及T4可截止。由于截止的开关T5的第一端与第二端之间具有一寄生电容，当输入信号S1仍经由截止的开关T5的寄生电容朝向晶体管T2泄漏时，借由导通开关T6，可将朝向晶体管T2泄漏的输入信号S1分流(shunt)到参考电压端Vr，使输入信号S1不易进一步地泄漏至晶体管T2。其中，当开关T3是导通时，开关T4可为截止，而当开关T3是截止时，开关T4可为导通，换言之，开关T3的控制端的位准及开关T4的控制端的位准可为反相。同理，当放大器电路400用以放大输入信号S2时，晶体管T1、开关T3及T6可截止，且晶体管T2、开关T5及T4可导通，电路的功效及原理可相似于放大输入信号S1时，故不赘述。
[0015] 图5是本发明第五实施例的放大器电路500的示意图。放大器电路500可相似于放大器电路400，但放大器电路500中，放大单元A1可另包含晶体管Tc1及晶体管Tc2。晶体管Tc1及T1可构成cascode结构，晶体管Tc2及T2可构成cascode结构，晶体管Tc1及Tc2的耦接关系、功效及原理可相似于图3，故不赘述。
[0016] 图6是本发明第六实施例的放大器电路600的示意图。放大器电路600可相似于放大器电路500，但放大器电路600可另包含开关Tc11及开关Tc21。开关Tc11包含第一端及第二端，其中第一端耦接于晶体管T1的第一端，且第二端耦接于参考电压端Vr。开关Tc21包含第一端及第二端，其中第一端耦接于晶体管T2的第一端，且第二端耦接于参考电压端Vr。当放大器电路600用以放大输入信号S1时，晶体管T1、Tc1、开关T3、T6及Tc21可导通，且晶体管T2、Tc2、开关T5、T4及Tc11可截止。由于截止的晶体管T2及Tc2各自的第一端与第二端之间皆具有一寄生电容，当输入信号S1仍经由截止的晶体管T2的寄生电容朝向晶体管Tc2泄漏时，借由导通开关Tc21，可将朝向晶体管Tc2泄漏的输入信号S1分流到参考电压端Vr，因此，输入信号S1将不易再经由截止的晶体管Tc2的寄生电容进一步地泄漏至输出端Po，从而减少经由截止的晶体管Tc2的寄生电容泄漏的输入信号S1对输出端Po的干扰，换言之，可改善放大器电路600的非使用路径对输出端Po的影响。此外，借由导通开关Tc21以将输入信号S1分流到参考电压端Vr，亦可降低晶体管Tc2的控制端与第二端间的电压被输入信号S1改变而发生非预期的导通现象，减少对放大器电路600特性的影响。同理，当放大器电路600用以放大输入信号S2时，晶体管T1、Tc1、开关T3、T6及Tc21可截止，且晶体管T2、Tc2、开关T5、T4及Tc11可导通，电路的功效及原理可相似于放大输入信号S1时，故不赘述。
[0017] 如图1至图6所示，放大器电路100至600可用以处理输入信号S1及S2，然而本发明并不以此为限，在本发明的其他实施例中，可根据需求，放大器电路还可借由扩充电路以处理更多输入信号。
[0018] 图7是本发明第七实施例的放大器电路700的示意图。放大器电路700可相似于放大器电路600，但放大器电路700可另包含电路CT3，电路CT3包含晶体管T31及T32。晶体管T31包含控制端、第一端及第二端，其中控制端可作为放大器电路700的第三输入端，用以接收输入信号S3。晶体管T32包含控制端、第一端及第二端，其中第一端耦接于输出端Po，且第二端耦接于晶体管T31的第一端。晶体管T31及T32可构成cascode结构，因此，可由晶体管T32的第一端输出被放大后的输入信号S3。换言之，图7中，放大单元A1可另包含晶体管T31及T32。此外，电路CT3可另选择性地包含电容C3、电感L3、开关T33、T34及T35。电容C3、电感L3、开关T33、T34及T35的耦接关系、电路的功效及原理可相似于图6的电容C1或C2、电感L1或L2、开关T3、T4及Tc11或开关T5、T6及Tc21，故不赘述。
[0019] 图6中，晶体管Tc1及Tc2的控制端是分别透过电容Cc1及Cc2耦接于参考电压端Vr，然而在图7中，放大器电路700可另包含开关Tc12、Tc22、T36及电容C7。开关Tc12、Tc22及T36各别包含第一端及第二端，其中开关Tc12、Tc22及T36的第一端分别耦接于对应的晶体管Tc1、Tc2及T32的控制端，开关Tc12、Tc22及T36的第二端皆耦接于电容C7的第一端，电容C7的第二端耦接于参考电压端Vr。对于开关Tc12、Tc22及T36而言，电容C7可为共用的交流短路电容，借由共用电容C7，可减少电路的面积。
[0020] 此外，开关Tc12、Tc22及T36的第二端可另用以接收偏压控制信号Sc7，借由导通或截止开关Tc12、Tc22及T36，可使偏压控制信号Sc7传送或不传送至对应的晶体管Tc1、Tc2及T32的控制端，以控制晶体管Tc1、Tc2及T32的导通或截止。其中，偏压控制信号Sc7可为直流信号。举例而言，当放大器电路700用以放大输入信号S1时，则晶体管T1、Tc1、开关T3、T6、Tc21、T34、T35及Tc12可导通，且晶体管T2、Tc2、T31及T32、开关T5、T33、T4、Tc11、Tc22及T36可截止。而当放大器电路700用以放大输入信号S2时，则晶体管T1、Tc1、T31、T32、开关T3、T33、T6、Tc21、Tc12及T36可截止，且晶体管T2、Tc2、开关T5、T4、Tc11、T34、T35及Tc22可导通。再者，当放大器电路700用以放大输入信号S3时，则晶体管T1、Tc1、T2及Tc2、开关T3、T5、T34、T35、Tc12及Tc22可截止，且晶体管T31及T32、开关T33、T4、Tc11、T6、Tc21及T36可导通。
[0021] 如图7所示，放大器电路700可另选择性地包含电感调整单元Uh及电容调整单元Uc。电感调整单元Uh可并联于电感Lh，包含开关Ta、Tb及Tc，及电容Ca、Cb及Cc，借由导通或截止开关Ta至Tc，可调整电感Lh两端间的负载。同理，电容调整单元Uc可并联于电容C4，包含开关Tx、Ty及Tz，及电容Cx、Cy及Cz，借由导通或截止开关Tx至Tz，可调整电容C4两端间的负载。图7中，电感调整单元Uh及电容调整单元Uc内的开关及电容的个数仅为举例，使用者可根据所需的精准度或负载范围，酌加或减少其数量。
[0022] 图8是本发明第八实施例的放大器电路800的示意图。放大器电路800相似于图2的放大器电路200，然而相较于放大器电路200，放大器电路800可另选择性地包含开关T7及开关T9。开关T7可包含第一端及第二端，其中第一端耦接于输出端Po，且第二端耦接于晶体管T1的第一端。开关T9可包含第一端及第二端，其中第一端耦接于输出端Po，且第二端耦接于晶体管T2的第一端。
[0023] 图8的第八实施例中，当放大器电路800用以放大输入信号S1时，晶体管T1、开关T3及T7可导通，且晶体管T2、开关T5及T9可截止。由于截止的晶体管T2及开关T5各自的第一端与第二端之间皆具有一寄生电容，当输入信号S1仍经由截止的开关T5的寄生电容泄漏至晶体管T2时，截止的开关T9可使输入信号S1不易再经由截止的晶体管T2的寄生电容进一步地泄漏至输出端Po，从而减少经由截止的晶体管T2的寄生电容泄漏的输入信号S1对输出端Po的干扰，换言之，可改善放大器电路800的非使用路径对输出端Po的影响。此外，由于截止的晶体管T2的第一端与控制端之间具有另一寄生电容，截止的开关T9亦可使被放大后的输入信号S1不易经由截止的晶体管T2的寄生电容进一步地泄漏至晶体管T2的控制端，从而减少晶体管T1的控制端及晶体管T2的控制端之间的相互干扰，换言之，可改善放大器电路800的第一输入端及第二输入端之间的隔离程度，并提升放大器电路800的反向隔离能力。同理，当放大器电路800用以放大输入信号S2时，晶体管T2、开关T5及T9可导通，且晶体管T1、开关T3及T7可截止，电路的功效及原理可相似于放大输入信号S1时，故不赘述。
[0024] 图9是本发明第九实施例的放大器电路900的示意图。放大器电路900相似于放大器电路800，然而相较于放大器电路800，放大器电路900不仅可选择性地包含图4的开关T4及T6，还可选择性地包含开关T8及T10。此外，放大器电路900的放大单元A1可另选择性地包含晶体管Tc。开关T8包含第一端及第二端，其中第一端耦接于晶体管T1的第一端，且第二端耦接于参考电压端Vr。开关T10可包含第一端及第二端，其中第一端耦接于晶体管T2的第一端，且第二端耦接于参考电压端Vr。晶体管Tc包含第一端及第二端，其中第一端耦接于输出端Po，且第二端耦接于开关T7的第一端及开关T9的第一端。晶体管Tc可另包含控制端，用以接收偏压控制信号Sc9，及透过电容Cc9耦接于参考电压端Vr，其中偏压控制信号Sc9可为直流信号，用以导通或截止晶体管Tc，电容Cc9可为交流短路电容。在本发明的其他实施例中，放大器电路100至800中的放大单元A1亦可选择性地包含晶体管Tc。
[0025] 图9的第九实施例中，当放大器电路900用以放大输入信号S1时，晶体管T1、Tc、开关T3、T7、T6及T10可导通，且晶体管T2、开关T5、T9、T4及T8可截止。此时，晶体管Tc及T1可构成cascode结构的放大器电路，因此，可由晶体管Tc的第一端输出被放大后的输入信号S1。由于截止的开关T5及晶体管T2各自的第一端与第二端之间皆具有一寄生电容，当输入信号S1仍经由截止的开关T5的寄生电容朝向晶体管T2泄漏时，借由导通开关T6，可将朝向晶体管T2泄漏的输入信号S1分流到参考电压端Vr，降低晶体管T2的控制端与第二端间的电压被输入信号S1改变而发生非预期的导通现象，从而减少晶体管T1的控制端及晶体管T2的控制端之间的相互干扰，换言之，可改善放大器电路900的第一输入端及第二输入端之间的隔离程度。当输入信号S1仍再经由截止的晶体管T2的寄生电容朝向晶体管Tc泄漏时，借由导通开关T10，可将朝向晶体管Tc泄漏的输入信号S1再次分流到参考电压端Vr，使输入信号S1的强度可大幅被降低，而不易泄漏至晶体管Tc，减少对放大器电路900特性的影响。然而，当输入信号S1又再经由截止的晶体管T2的寄生电容朝向晶体管Tc泄漏时，借由截止开关T9，可使输入信号S1不易再进一步地泄漏至晶体管Tc，更加减少对放大器电路900特性的影响。此外，由于截止的晶体管T2的第一端与控制端之间具有另一寄生电容，截止的开关T9亦可使被放大后的输入信号S1不易经由截止的晶体管T2的寄生电容进一步地泄漏至晶体管T2的控制端，从而更加减少晶体管T1的控制端及晶体管T2的控制端之间的相互干扰，换言之，可改善放大器电路900的第一输入端及第二输入端之间的隔离程度，并提升放大器电路900的反向隔离能力。同理，当放大器电路900用以放大输入信号S2时，晶体管T2、Tc、开关T5、T9、T4及T8可导通，且晶体管T1、开关T3、T7、T6及T10可截止。此时，晶体管Tc及T2可构成cascode结构的放大器电路，因此，可由晶体管Tc的第一端输出被放大后的输入信号S2，电路的功效及原理可相似于放大输入信号S1时，故不赘述。图9的第九实施例中，借由共用晶体管Tc，可减少电路的面积。
[0026] 图10是本发明第十实施例的放大器电路1000的示意图。放大器电路1000包含放大单元A2。放大单元A2可包含晶体管X1、X2及Xc。晶体管X1可包含控制端、第一端及第二端，其中控制端可作为放大器电路1000的第一输入端，用以接收输入信号S1，且第一端可耦接于输出端Po，用以输出被放大后的输入信号S1。晶体管X2可包含控制端、第一端及第二端，其中控制端可作为放大器电路1000的第二输入端，用以接收输入信号S2，且第一端可耦接于输出端Po，用以输出被放大后的输入信号S2。晶体管Xc耦接于输出端Po及晶体管X1之间，且耦接于输出端Po及晶体管X2之间。进一步来说，晶体管Xc可包含第一端及第二端，其中第一端耦接于输出端Po。晶体管Xc可另包含控制端，用以接收偏压控制信号Sc10，及透过电容Cc10耦接于参考电压端Vr。其中偏压控制信号Sc10可为直流信号，用以导通或截止晶体管Xc，电容Cc10可为交流短路电容。输出端Po可用以输出放大信号Sa，放大信号Sa是至少由被放大后的输入信号S1及/或由被放大后的输入信号S2所产生。
[0027] 如图10所示，放大器电路1000可另选择性地包含开关X4及开关X6。开关X4可包含第一端及第二端，其中第一端耦接于晶体管Xc的第二端，且第二端耦接于晶体管X1的第一端。开关X6可包含第一端及第二端，其中第一端耦接于晶体管Xc的第二端，且第二端耦接于晶体管X2的第一端。
[0028] 如图10所示，放大器电路1000更可选择性地包含开关X5及开关X7。开关X5可包含第一端及第二端，其中第一端耦接于晶体管X1的第一端，且第二端耦接于参考电压端Vr。开关X7可包含第一端及第二端，其中第一端耦接于晶体管X2的第一端，且第二端耦接于参考电压端Vr。
[0029] 图10中，当放大器电路1000用以放大输入信号S1时，晶体管X1、Xc、开关X4及X7可为导通，且晶体管X2、开关X6及X5可为截止。此时，晶体管Xc及X1可构成cascode结构的放大器电路，因此，可由晶体管Xc的第一端输出被放大后的输入信号S1。由于晶体管X1的第二端及晶体管X2的第二端形成共用结构，且截止的晶体管X2的第一端与第二端之间具有一寄生电容，当输入信号S1经由截止的晶体管X2的寄生电容朝向晶体管Xc泄漏时，借由导通开关X7，可将朝向晶体管Xc泄漏的输入信号S1分流到参考电压端Vr，从而降低输入信号S1的强度，使输入信号S1不易泄漏至晶体管Xc。当输入信号S1仍经由截止的晶体管X2的寄生电容朝向晶体管Xc泄漏时，可再借由截止的开关X6使输入信号S1更加不易泄漏至晶体管Xc，减少对放大器电路1000特性的影响。此外，由于截止的晶体管X2的第一端与控制端之间具有另一寄生电容，截止的开关X6亦可使被放大后的输入信号S1不易经由导通的晶体管Xc及截止的晶体管X2的寄生电容泄漏至晶体管X2的控制端，从而减少晶体管X1的控制端及晶体管X2的控制端之间的相互干扰，换言之，可改善放大器电路1000的第一输入端及第二输入端之间的隔离程度，并提升反向隔离能力。同理，当放大器电路1000用以放大输入信号S2时，晶体管X1、开关X4及X7可为截止，且晶体管X2及Xc、开关X6及X5可为导通。此时，晶体管Xc及X2可构成cascode结构的放大器电路，因此，可由晶体管Xc的第一端输出被放大后的输入信号S2，电路的功效及原理可相似于放大输入信号S1时，故不赘述。图10的第十实施例中，借由共用晶体管Xc，可减少电路的面积。
[0030] 相似于图2至图9，放大器电路1000可另包含电感Lh、Lg及电容Ch，并可另选择性地包含电容C1、C2及C4、电感L1及L2，电路的功效及原理可相似于图2至图9，故不赘述。
[0031] 上文提及的晶体管可为(但不限于)双极结型晶体管(bipolar junction transistor，BJT)或金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)。当晶体管为双极结型晶体管，晶体管的第一端可为集极端及射极端之一，第二端可为集极端及射极端的另一，及控制端可为基极端。当晶体管为金属氧化物半导体场效应晶体管，晶体管的第一端可为漏极端及源极端之一，第二端可为漏极端及源极端的另一，及控制端可为栅极端。上述的开关可为晶体管开关，或其他适宜且可被控制导通或截止的开关组件。图1至图10所示的输入信号的数量仅为举例，根据实施例，可借由扩充电路组件的数量以增加输入信号的数量，扩充方式可例如图7所示。
[0032] 综上可知，本发明实施例提供的放大器电路可用于处理复数个输入信号，如图2至图10的输入信号S1、S2及/或S3，因此放大器电路可支持不同操作模式。举例而言，当放大器电路应用于通信领域，放大器电路可为低噪声放大器(Low Noise Amplifier,LNA)，输入信号S1可为第一频段(band)的信号，输入信号S2可为第二频段的信号，输入信号S3可为第三频段的信号，第一频段、第二频段及第三频段可为相异的频段，亦即相异的输入信号的频段可为相异，因此放大器电路可支持不同频段的信号放大。
[0033] 此外，本发明实施例提供的放大器电路借由导通或截止开关，可有效的改善使用路径与非使用路径的隔离程度。举例来说，当放大器电路用以于一路径(意即使用路径)放大第一输入信号，而非用以于另一路径(意即非使用路径)放大第二输入信号时，则借由导通或截止上述的开关，可减少第一输入信号泄漏至用于放大第二输入信号的路径，从而改善非使用路径对输出端的影响，亦可改善接收第一输入信号的输入端及接收第二输入信号的输入端之间的隔离度，并可提升放大器电路的反向隔离能力。因此，对于抑制反射损耗(return loss)、抑制噪声指数(noise figure)、提高输出带宽(bandwidth)、降低非预期的干扰等，皆有帮助。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 高动态范围成像系统与方法 | 2020-05-14 | 1 |
| 一种脉冲负载下的瞬态电压精确测试装置及方法 | 2020-08-07 | 1 |
| 一种信号处理方法及装置 | 2022-11-24 | 1 |
| 一种LED校准方法、装置和设备及系统 | 2020-07-06 | 0 |
| 基于FPGA-ARM嵌入式系统的R-LATs系统移动端信号处理方法 | 2020-09-03 | 0 |
| 具有电子的线圈驱控系统的接触器 | 2020-09-16 | 2 |
| 发送装置、发送方法、接收装置、以及接收方法 | 2021-01-01 | 1 |
| 一种应对通信异常的智能网联汽车编队控制方法及系统 | 2023-04-25 | 1 |
| 车载制冷半导体鼓风系统及其控制方法、车载制冷半导体装置 | 2020-09-07 | 0 |
| 用于溶洞沼气地层的多重运营荷载诱发地面沉降防控装置 | 2020-11-11 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈