[0002] 本申请要求2018年10月8日在韩国知识产权局提交的韩国
专利申请No.10-2018-0119625的优先权，其公开内容通过引用整体结合于此。
技术领域
[0003] 本
发明构思的示例性
实施例涉及能够在动态随机存取
存储器(DRAM)的操作终止时稳定内部
电压的内部电压稳定装置、包括内部电压稳定装置的半导体存储装置、以及驱动半导体存储装置的方法。
背景技术
[0004] 对于动态
随机存取存储器(DRAM)的连续操作，内部
节点的电压被设置为在施加电源时具有初始值。当DRAM的操作终止时，电荷保留在电源电容器中。然而，不对电源电容器中剩余的电荷进行单独处理以稳定内部电压。随着DRAM设计规则的减少和模式的小型化，由于在DRAM的操作终止之后电源电容器中剩余的电荷，可能发生操作错误和意外问题。
发明内容
[0005] 根据本发明构思的示例性实施例，半导体存储装置包括存储单元单位和内部电压稳定装置。其中，所述存储单元单位包括：行译码器，被配置为对行地址
信号进行译码并产生多个字线选择信号；列译码器，被配置为对列地址信号进行译码并生成多个列选择信号；以及存储单元阵列，包括连接在多个字线和多个位线之间的多个存储单元。内部电压稳定装置包括：操作终止确定单元，被配置为基于外部输入电压确定半导体存储装置的操作是否终止，并当确定操作终止时输出操作终止命令；终止电压生成单元，被配置为基于操作终止确定单元的操作终止的确定结果来生成具有预设电压值的终止电压；以及
开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且被配置为将从所述终止电压生成单元输入的所述终止电压提供给所述存储单元阵列的多个内部节点。
[0006] 根据本发明构思的示例性实施例，半导体存储装置包括：存储单元阵列，包括多个存储单元；写路径单元，连接到存储单元阵列；数据输入单元，连接到写路径单元；和内部电压稳定装置，被配置为基于外部输入电压确定半导体存储装置的操作是否终止，当确定操作终止时产生具有预设电压值的终止电压，并提供终止电压到存储单元阵列的多个内部节点。
[0007] 根据本发明构思的示例性实施例，半导体存储装置包括：存储单元阵列，包括多个存储单元；和内部电压稳定装置，被配置为基于外部输入电压确定半导体存储装置的操作是否终止，当确定操作终止时产生具有预设电压值的一个终止电压，并提供所述一个终止电压到存储单元阵列的多个内部节点。其中存储单元阵列包括多个输入线，用于输入所述一个终止电压。和内部电压稳定装置包括：操作终止确定单元，被配置为确定半导体存储装置的操作是否终止并当确定操作终止时输出操作终止命令；终止电压生成单元，被配置为根据输入于此的电压模式调整一个终止电压的值；以及开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且被配置为将所述一个终止电压输出到所述存储单元阵列的所述多个内部节点。
附图说明
[0008] 图1是示出根据本发明构思的示例性实施例的半导体存储装置的图。
[0009] 图2是用于描述在存储装置的操作终止之后电压保留在内部节点中的情况的图。
[0010] 图3是示出根据本发明构思的示例性实施例的图1的操作终止确定单元的图。
[0011] 图4A是示出根据本发明构思的示例性实施例的使用内部电压输出终止电压的示例的图。
[0012] 图4B是示出图1的终止电压生成单元的图，根据本发明构思的示例性实施例，图1的终止电压生成单元根据电压模式产生多个终止电压并输出多个终止电压。
[0013] 图4C是示出图1的终止电压生成单元的图，根据本发明构思的示例性实施例，终止电压生成单元根据电压模式选择多个内部电压中的一个内部电压，并输出所选择的一个内部电压作为终止电压。
[0014] 图5是示出根据本发明构思的示例性实施例的图1的开关单元的图。通过操作终止命令操作图1的开关单元，以便将终止电压输入到图1的存储单元阵列的内部节点。
[0015] 图6是示出根据本发明构思的示例性实施例的图1的存储单元的图。
[0016] 图7是示出根据本发明构思的示例性实施例的在存储装置的操作终止之后利用一个终止电压稳定的内部节点的电压的图。
[0017] 图8是示出根据本发明构思的示例性实施例的在存储装置的操作终止之后利用多个终止电压稳定的内部节点的电压的图。
[0018] 图9是示出应用了根据本发明构思的示例性实施例的半导体存储装置的存储模
块的图。
[0019] 图10是示出应用了根据本发明构思的示例性实施例的半导体存储装置的移动系统的图。
具体实施方式
[0020] 本发明构思的示例性实施例旨在提供一种内部电压稳定装置，其能够在
动态随机存取存储器(DRAM)的操作终止时稳定内部电压。
[0021] 本发明构思的示例性实施例还涉及提供一种包括能够在DRAM的操作终止时稳定内部电压的内部电压稳定装置的半导体存储装置以及驱动该半导体存储装置的方法。
[0022] 在下文中，将参照附图描述根据本发明构思的示例性实施例的内部电压稳定装置、包括内部电压稳定装置的半导体存储装置、以及驱动半导体存储装置的方法。贯穿本申请，相同的附图标记可以指代相同的元件。
[0023] 图1是示出根据本发明构思的示例性实施例的半导体存储装置的图。
[0024] 参考图1，根据本发明构思的示例性实施例的半导体存储装置10可以是例如双倍
数据速率同步动态随机存取存储器(DDR SDRAM)的动态随机存取存储器(DRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)等。
[0025] 根据本发明构思的示例性实施例的半导体存储装置10可以包括内部电压稳定装置100和存储单元200。内部电压稳定装置100可以包括操作终止确定单元110、终止电压生成单元120和开关单元130。存储单元200可以包括其中布置有多个存储单元的存储单元阵列210，。
[0026] 图2是用于描述在存储装置的操作终止之后电压保留在内部节点中的情况的图。
[0027] 参见图1和图2，当终止半导体存储装置10的写入和加载操作时，先前注入存储单元阵列210的内部节点的电荷保留在存储单元阵列210的内部节点中。它可能不知道内部节点中剩余的电荷将如何变化。当具有相同极性的电荷集中在存储单元阵列210的特定内部节点上时，可以在特定内部节点和其他内部节点之间产生电位差。当在内部节点之间产生电位差时，电荷移动，并且电荷的移动可能导致电容器的电荷损失。另外，由于内部节点之间的电荷的移动，在半导体存储装置10的下一操作中可能发生操作错误。
[0028] 在根据本发明构思的示例性实施例的半导体存储装置10中，内部电压稳定装置100可以检测到半导体存储装置10的操作被终止并产生终止电压。
[0029] 内部电压稳定装置100可以将产生的终止电压输入到存储单元200的存储单元阵列210的内部节点。内部电压稳定装置100可以将终止电压提供给存储单元阵列210的内部节点，以便当半导体存储装置10的操作终止时稳定内部节点的电压。
[0030] 图3是示出根据本发明构思的示例性实施例的图1的操作终止确定单元的图。
[0031] 参照图1和图3，操作终止确定单元110可以包括电压计算单元112和操作终止命令生成单元114。
[0032] 电压计算单元112确定从外部输入的外部电压Vext是否与预设参考电压匹配，以确定半导体存储装置10的操作是否终止。电压计算单元112可以根据确定的结果计算计算值Vext-α，并将计算值Vext-α输出到操作终止命令生成单元114。
[0033] 操作终止命令生成单元114可以通过将外部电压Vext与从电压计算单元112输入的计算值Vext-α进行比较来确定是否终止半导体存储装置10的操作。
[0034] 例如，当从外部输入的外部电压Vext随时间逐渐减小并且达到预设参考电压时，操作终止命令生成单元114可以确定终止半导体存储装置10的操作。
[0035] 例如，操作终止命令生成单元114可以检测从外部输入的外部电压Vext的变化，并且当外部电压Vext达到预设的参考电压时确定终止半导体存储装置10的操作。
[0036] 例如，当从外部输入的外部电压Vext随时间逐渐增加并且达到预设参考电压时，操作终止命令生成单元114可以确定终止半导体存储装置10的操作。
[0037] 当操作终止命令生成单元114确定终止半导体存储装置10的操作时，操作终止命令生成单元114可以生成操作终止命令。操作终止命令生成单元114可以将操作终止命令输出到终止电压生成单元120和开关单元130。
[0038] 图4A是示出根据本发明构思的示例性实施例的使用内部电压输出终止电压的示例的图。
[0039] 参考图4A，终止电压生成单元120可以响应于从操作终止确定单元110输入的操作终止命令产生终止电压。终止电压生成单元120可以基于输入于此的电压模式调整终止电压的值。例如，终止电压生成单元120可以基于电压模式产生具有0V至-10V的电压值的终止电压。例如，终止电压可以大于或等于-10V且小于或等于0V。例如，终止电压生成单元120可以接收在半导体存储装置10中产生的内部电压并产生具有预设电压值的终止电压。终止电压产生单元120可以将产生的终止电压输出到开关单元130。
[0040] 例如，终止电压生成单元120可以接收在半导体存储装置10中产生的内部电压。终止电压生成单元120可以将产生的内部电压输出到开关单元130作为终止电压。因此，终止电压生成单元120不需要具有用于改变电压的单独
电路，因此可以降低制造成本并且可以简化电路设计。
[0041] 图4B是示出根据本发明构思的示例性实施例的图1的终止电压生成单元的图，其中终止电压生成单元根据电压模式产生多个终止电压并输出多个终止电压。
[0042] 参考图4B，终止电压生成单元120可以响应于从操作终止确定单元110输入的操作终止命令产生终止电压。终止电压生成单元120可以包括多个终止电压生成器122。多个终止电压生成器122可以基于输入到其的电压模式来调整终止电压的值。
[0043] 例如，终止电压生成单元120可以基于输入于此的电压模式产生具有预设电压值的终止电压。终止电压生成单元120可以产生具有0V至-10V的电压值的终止电压。多个终止电压生成器122可以全部产生具有相同电压值的终止电压。或者，多个终止电压生成器122可以产生具有不同电压值的终止电压。在多个终止电压生成器122中产生的终止电压可以输出到开关单元130。
[0044] 作为另一示例，多个终止电压生成器122中的一些可以产生具有第一电压值的第一终止电压。多个终止电压生成器122中的剩余终止电压生成器122可以产生具有第二电压值的第二终止电压。终止电压生成单元120可以将第一终止电压和第二终止电压输出到开关单元130。
[0045] 例如，在终止电压生成单元120中产生的第一终止电压和第二终止电压可以输入到开关单元130的不同开关。第一终止电压可以输入到开关单元130的第一开关，并且第二终止电压可以输入到开关单元130的第二开关。开关单元130的第一开关可以将第一终止电压提供给存储单元阵列210的第一内部节点。开关单元130的第二开关可以将第二终止电压提供给存储单元阵列210的第二内部节点。
[0046] 图4C是示出根据本发明构思的示例性实施例的图1的终止电压生成单元的图，其中终止电压生成单元根据电压模式选择多个内部电压中的一个内部电压，并输出所选择的一个内部电压作为终止电压。
[0047] 参考图4C，终止电压生成单元120可以响应于从操作终止确定单元110输入的操作终止命令产生终止电压。终止电压生成单元120可以根据输入到其中的电压模式调整终止电压的值。终止电压生成单元120可以根据电压模式产生具有0V至-10V的电压值的终止电压。
[0048] 例如，终止电压生成单元120可以接收在半导体存储装置10中产生的多个内部电压。终止电压生成单元120可以将内部电压作为终止电压输出到开关单元130。
[0049] 例如，终止电压生成单元120可以基于输入于此的电压模式输出在半导体存储装置10中产生的多个内部电压中的一个作为终止电压。可以从终止电压生成单元120向开关单元130输出一个终止电压。
[0050] 例如，终止电压生成单元120可以基于输入于此的电压模式输出在半导体存储装置10中产生的多个内部电压中的每一个作为终止电压。具有不同电压值的多个终止电压可以从终止电压生成单元120输出到开关单元130。
[0051] 例如，终止电压生成单元120可以基于输入于此的电压模式输出在半导体存储装置10中产生的多个内部电压中的一些作为终止电压。终止电压生成单元120可以将在半导体存储装置10中产生的多个内部电压的第一内部电压输出到开关单元130作为第一终止电压。终止电压生成单元120可以将在半导体存储装置10中产生的多个内部电压的第二内部电压输出到开关单元130作为第二终止电压。
[0052] 终止电压生成单元120可以将在半导体存储装置10中产生的内部电压发送到开关单元130。因此，终止电压生成单元120不需要具有用于改变电压的单独电路，因此制造成本可以减少并且可以简化电路设计。
[0053] 图5是示出根据本发明构思的示例性实施例的图1的开关单元的图。通过操作终止命令操作图1所示的开关单元，以便将终止电压输入到图1的存储单元阵列的内部节点。
[0054] 参见图1、4A至4C和5所示，开关单元130可以包括多个开关132。多个开关132中的每一个可以连接到存储单元阵列210的多个内部节点中的相应一个。当从操作终止确定单元110输入操作终止命令时，可以导通多个开关132的每一个。当导通多个开关132时，可以将从终止电压生成单元120输入的终止电压输入到存储单元阵列210的内部节点。
[0055] 例如，可以将一个终止电压提供给开关单元130。可以通过操作终止命令同时导通多个开关132。当多个开关132导通时，具有相同电压值的终止电压可以输入到存储单元阵列210的所有内部节点。
[0056] 例如，可以将具有不同电压值的多个终止电压提供给开关单元130。可以通过操作终止命令同时导通多个开关132。当多个开关132导通时，具有不同电压值的多个终止电压中的每一个可以输入到存储单元阵列210的相应一个内部节点。
[0057] 图6是示出根据本发明构思的示例性实施例的图1的存储单元的图。
[0058] 参考图6，存储单元200可包括存储单元阵列210、写入路径单元220、数据输入单元230、读取路径单元240、数据输出单元250、行地址生成器260、行译码器270、列地址生成器
280和列译码器290。
[0059] 行地址生成器260可以响应于初始刷新命令或刷新命令，生成刷新行地址作为行地址信号。行地址生成器260可以响应于激活命令生成行地址作为行地址信号。
[0060] 行译码器270可以译码行地址信号以生成多个字线选择信号。
[0061] 列地址生成器280可以响应于写入命令或读取命令而生成列地址作为列地址信号。
[0062] 列译码器290可以译码列地址信号以生成多个列选择信号。
[0063] 存储单元阵列210可以包括由多个字线选择信号选择的多个字线。存储单元阵列210可以包括由多个列选择信号选择的多个位线。存储单元阵列210可以包括连接在多个字线和多个位线之间的多个存储单元。
[0064] 存储单元阵列210可以响应于写命令将数据输入到由多个字线选择信号和多个列选择信号选择的存储单元。存储单元阵列210可以响应于读取命令从由多个字线选择信号和多个列选择信号选择的存储单元输出数据。
[0065] 存储单元阵列210可以响应于初始刷新命令或刷新命令对多个存储单元执行初始刷新操作或刷新操作。初始刷新操作可以与刷新操作相同或不同。存储单元阵列210可以响应于初始刷新命令同时选择至少两个字线(四个字线，八个字线等，例如，2n个字线(其中n是自然数))，并基于连接到至少两个所选字线的每个存储单元上累积的电荷量执行初始刷新操作。通过初始刷新操作，可以将“0”或“1”的数据存储在存储单元阵列210的每个存储单元中。
[0066] 写路径单元220可以响应于初始化信号而被初始化并且具有初始数据。写路径单元220可以响应于写命令和写数据DI接收数据di到存储单元阵列210。
[0067] 当生成写命令时，数据输入单元230可以接收数据DQ并将数据di输出到写路径单元220。
[0068] 读取路径单元240可以接收从存储单元阵列210读取的数据DO，并且在生成读取命令时输出数据。
[0069] 数据输出单元250可以接收从读取路径单元240输出的数据do，并且当生成读取命令时输出数据DQ。
[0070] 例如，用于接收终止电压的多个输入线可以设置在存储单元阵列210上。从开关单元130输出的终止电压可以通过输入线输入到存储单元阵列210的内部节点。
[0071] 例如，从开关单元130输出的终止电压可以通过数据输入单元230和写入路径单元220输入到存储单元阵列210的内部节点。
[0072] 存储单元200可以包括初始化单元和反熔丝单元。可以在反熔丝单元中编程有
缺陷的地址信号。当在初始化单元中产生初始化信号时，反熔丝单元可以输出编程的缺陷地址信号。当反熔丝单元输出编程的缺陷地址信号时，反熔丝单元可以产生初始化终止信号。
[0073] 行地址生成器260、列地址生成器280、行译码器270、列译码器290、数据输入单元230、读取路径单元240、数据输出单元250或存储单元阵列210的内部节点可以响应于在初始化单元中生成的初始化信号初始化以具有初始值。
[0074] 存储单元阵列210可以包括连接在由冗余字线选择信号选择的冗余字线或由冗余列选择信号选择的冗余位线之间的冗余存储单元。有缺陷的地址信号可能被施加到行译码器270或列译码器290。当行地址信号或列地址信号与缺陷地址信号匹配时，行译码器270或列译码器290可以不激活对应于行地址信号或列地址信号的字线选择信号或列选择信号。当字线选择信号或列选择信号未被激活时，行译码器270或列译码器290可以激活冗余字线选择信号或冗余列选择信号。因此，存储单元阵列210的缺陷存储单元可以用冗余存储单元替换。
[0075] 图7是示出根据本发明构思的示例性实施例的在存储装置的操作终止之后利用一个终止电压稳定的内部节点的电压的图。图8是示出根据本发明构思的示例性实施例的在存储装置的操作终止之后利用多个终止电压稳定的内部节点的电压的图。
[0076] 参见图1、7和8，当在没有处理输入到存储单元阵列210的各个存储单元的电压的情况下终止半导体存储装置10的操作时，电荷保留在存储单元阵列210的各个存储单元内。
[0077] 参照图7，当内部电压稳定装置100检测到半导体存储装置10的操作终止时，内部电压稳定装置100可以产生具有0V至-10V的电压值的终止电压。内部电压稳定装置100可以根据输入于此的电压模式将终止电压的电压值调节在0V至-10V的范围内。内部电压稳定装置100可以向存储单元阵列210的所有内部节点提供具有相同电压值的终止电压，以稳定存储单元阵列210的所有内部节点的电压。
[0078] 参照图8，当内部电压稳定装置100检测到半导体存储装置10的操作终止时，内部电压稳定装置100可以产生具有0V至-10V的电压值的多个终止电压。内部电压稳定装置100可以根据输入于此的电压模式将终止电压的电压值调节在0V至-10V的范围内。
[0079] 例如，内部电压稳定装置100可以将第一终止电压提供给存储单元阵列210的一些内部节点。内部电压稳定装置100可以将第二终止电压提供给存储单元阵列210的内部节点中的其余内部节点。第一终止电压和第二终止电压可以具有不同的电压值。内部电压稳定装置100可以将终止电压提供给存储单元阵列210的所有内部节点，以稳定存储单元阵列210的所有内部节点的电压。因此，根据本发明构思的示例实施例的半导体存储装置10可以利用终止电压来稳定存储单元阵列210的所有内部节点的电压，以防止由于剩余电荷引起的操作错误、特性改变或电容器的劣化。
[0080] 图9是示出应用了根据本发明构思的示例性实施例的半导体存储装置的存储模块的图。
[0081] 参照图9，存储模块1000可以包括多个存储装置1100。在本发明构思的示例性实施例中，存储模块1000可以是无缓冲的双列直插式存储模块(UDIMM)、注册的双列直插式存储模块(RDIMM)、全缓冲双列直插式存储模块(FBDIMM)、负载减少的双列直插式存储模块(LRDIMM)等。
[0082] 存储模块1000可以通过多个信号线从存储
控制器接收命令、地址和数据。存储模块1000还可以包括
缓冲器1200，缓冲器1200缓冲命令、地址和数据，并将命令、地址和数据提供给存储装置1100。存储模块1000的存储装置1100可以是实现为图1到8中所示的半导体存储装置10。
[0083] 数据传输线可以以点对点的方式连接在缓冲器1200和存储装置1100之间。另外，命令和地址传输线可以以多点方式、菊花链方式或逐菊花链方式连接在缓冲器1200和存储装置1100之间。由于缓冲器1200缓冲所有命令、地址和数据，因此存储器控制器可以通过仅驱动缓冲器1200的负载来与存储模块1000
接口。图9中所示的存储装置1100的数量仅仅是示例性的。例如，存储模块1000可以包括更多数量的存储装置1100和存储体，并且存储系统可以包括多个存储模块1000。
[0084] 图10是示出应用了根据本发明构思的示例性实施例的半导体存储装置的移动系统的图。
[0085] 参考图10，移动系统2000可以包括应用处理器2100、通信单元2200、用户接口2300、
非易失性存储器(NVM)设备2400、易失性存储器(VM)设备2500和电源2600。
[0086] 例如，移动系统2000可以是任意移动系统，例如
移动电话、智能电话、
个人数字助理(PDA)、便携式多媒体播放器(PMP)、
数码相机、音乐播放器、便携式
游戏机、
导航系统等。
[0087] 应用处理器2100可以执行提供因特网浏览器、游戏、运动图像等的应用程序。例如，应用处理器2100可以包括一个处理器核(单核)或多个核(多核)。例如，应用处理器2100可以包括多核，诸如双核、四核、六核等。例如，应用处理器2100还可以包括位于应用处理器2100内部或外部的
高速缓冲存储器。
[0088] 通信单元2200可以与外部设备执行无线通信或有线通信。例如，通信单元2200可以执行以太网通信、
近场通信(NFC)、
射频识别(RFID)通信、移动电信、存储卡通信、通用
串行总线(USB)通信等。
[0089] 例如，通信单元2200可以包括基带
芯片组，并且可以支持诸如全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、宽带码分多址(WCDMA)、高速上/下分组接入(HSxPA)之类的通信等。
[0090] VM装置2500可以存储由应用处理器2100处理的数据或者作为工作存储器操作。VM装置2500可以实现为图1到8中所示的半导体存储装置10。
[0091] NVM装置2400可以存储用于引导移动系统2000的引导图像。例如，NVM装置2400可以实现为电可擦除可编程
只读存储器(EEPROM)、闪存、
相变随机存取存储器(PRAM)、
电阻随机存取存储器(RRAM)、纳米
浮栅存储器(NFGM)、
聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)、
铁电随机存取存储器(FRAM)或类似的存储器。
[0092] 用户接口2300可以包括例如小
键盘和
触摸屏的一个或多个输入装置和/或例如扬声器和显示装置的一个或多个输出装置。
[0093] 电源2600可以提供移动系统2000的操作电压。
[0094] 此外，在本发明构思的示例性实施例中，移动系统2000还可包括
图像处理器以及诸如存储卡、固态
驱动器(SSD)等的存储设备。
[0095] 可以使用各种类型的封装来安装移动系统2000或移动系统2000的组件。例如，移动系统2000或移动系统2000的组件可以使用封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫封包管芯、
晶圆形管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)，薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆叠封装(WSP)等来安装。
[0096] 如上所述，根据本发明构思的示例性实施例，当DRAM的操作终止时，可以稳定DRAM的内部节点的电压。
[0097] 根据本发明构思的示例性实施例，当DRAM的操作终止时，DRAM的内部电压可以被重置为具有预设电压。
[0098] 虽然已经参考本发明的示例性实施例示出并描述了本发明构思，但是本领域普通技术人员应该理解，在不脱离如以下
权利要求所述的本发明构思的精神和范围的情况下，可以在形式和细节上进行各种
修改。
