像素电路的驱动方法和控制驱动方法
阅读：82发布：2022-11-30
专利汇可以提供像素电路的驱动方法和控制驱动方法专利检索，专利查询，专利分析的服务。并且本公开提供一种 像素 电路 的驱动方法，其中，所述像素电路包括：驱动晶体管、数据写入电路、感测电路和存储电容，所述驱动方法包括：在感测写入阶段，数据写入电路响应于第一 栅线 的控制将测试 电压 写入至驱动晶体管的控制极，感测电路响应于第二栅线的控制将第二参考电压写入至驱动晶体管的第二极， 测试电压 等于第一参考电压与驱动晶体管的 阈值 电压之和；在感测 采样 阶段，数据写入电路响应于第一栅线的控制持续向驱动晶体管的控制极写入测试电压，感测电路响应于第二栅线的控制停止向驱动晶体管的第二极写入电压。，下面是像素电路的驱动方法和控制驱动方法专利的具体信息内容。
1.一种像素电路的驱动方法，其特征在于，所述像素电路包括驱动晶体管、数据写入电路、感测电路和存储电容；
所述数据写入电路与第一栅线、数据线以及所述驱动晶体管的控制极连接，所述感测电路与第二栅线、信号感测线以及所述驱动晶体管的第二极连接，所述驱动晶体管的第一极与第一电压端连接，所述存储电容的第一端与所述驱动晶体管的控制极连接，所述存储电容的第二端与所述驱动晶体管的第二极连接；
所述驱动方法包括：
在感测写入阶段，所述数据写入电路响应于所述第一栅线的控制将测试电压写入至所述驱动晶体管的控制极，所述感测电路响应于所述第二栅线的控制将第二参考电压写入至所述驱动晶体管的第二极，所述测试电压等于第一参考电压与所述驱动晶体管的阈值电压之和；
在感测采样阶段，所述数据写入电路响应于所述第一栅线的控制持续向所述驱动晶体管的控制极写入所述测试电压，所述感测电路响应于所述第二栅线的控制停止向所述驱动晶体管的第二极写入电压；
在感测复位阶段，所述数据写入电路响应于所述第一栅线的控制停止向所述驱动晶体管的控制极写入电压，所述感测电路响应于所述第二栅线的控制再次将所述第二参考电压写入至所述驱动晶体管的第二极；
在感测充电阶段，所述数据写入电路响应于所述第一栅线的控制继续停止向所述驱动晶体管的控制极写入电压，所述感测电路响应于所述第二栅线的控制将所述驱动晶体管的第二极输出的电流流至所述信号感测线，以对所述信号感测线进行充电。
2.根据权利要求1所述的像素电路的驱动方法，其特征在于，在所述感测写入阶段之前，还包括：
确定所述驱动晶体管的阈值电压。
3.根据权利要求1所述的像素电路的驱动方法，其特征在于，在所述感测充电阶段之后，所述驱动方法还包括：
在数据写入阶段，所述数据写入电路响应于所述第一栅线的控制将经过补偿后的数据电压写入至所述驱动晶体管的控制极，所述感测电路响应于所述第二栅线的控制将第二参考电压写入至所述驱动晶体管的第二极；
在内部补偿阶段，所述数据写入电路响应于所述第一栅线的控制持续向所述驱动晶体管的控制极写入所述经过补偿后的数据电压，所述感测电路响应于所述第二栅线的控制停止向所述驱动晶体管的第二极写入电压；
在持续发光阶段，所述数据写入电路响应于所述第一栅线的控制停止向所述驱动晶体管的控制极写入电压，所述感测电路响应于所述第二栅线的控制持续停止向所述驱动晶体管的第二极写入电压。
4.根据权利要求1所述的像素电路的驱动方法，其特征在于，所述数据写入电路包括：
第一晶体管；
所述第一晶体管响应于所述第一栅线提供有效电平信号而导通，以使得所述数据线与所述驱动晶体管的控制极之间形成通路。
5.根据权利要求1所述的像素电路的驱动方法，其特征在于，所述感测电路包括：第二晶体管；
所述第二晶体管响应于所述第二栅线提供有效电平信号而导通，以使得所述信号感测线与所述驱动晶体管的第二极之间形成通路。
6.根据权利要求1所述的像素电路的驱动方法，其特征在于，所述像素电路还包括：供给电路；
所述供给电路，与模数转换器的供给端和参考电压端连接，配置为在所述感测写入阶段和所述感测复位阶段将所述参考电压端所提供的第二参考电压写入至所述信号感测线；
以及在所述感测充电阶段时将模数转换器的供给端提供的检测电流写入至所述信号感测线。
7.根据权利要求6所述的像素电路的驱动方法，其特征在于，所述供给电路包括：第一开关和第二开关；
其中，当所述第一开关处于导通状态时，所述模数转换器与所述信号感测线之间形成通路；当所述第二开关处于导通状态时，所述参考电压端与所述信号感测线之间形成通路。
8.一种像素电路的驱动控制方法，其特征在于，所述驱动电路包括驱动晶体管、数据写入电路、感测电路和存储电容；
所述数据写入电路与第一栅线、数据线以及所述驱动晶体管的控制极连接，所述感测电路与第二栅线、信号感测线以及所述驱动晶体管的第二极连接，所述驱动晶体管的第一极与第一电压端连接，所述存储电容的第一端与所述驱动晶体管的控制极连接，所述存储电容的第二端与所述驱动晶体管的第二端连接；
所述驱动控制方法包括：
在所述感测写入阶段，源极驱动单元向所述数据线提供测试电压，第一栅极驱动单元向所述第一栅线写入处于有效电平状态的第一扫描信号以控制所述数据写入电路将所述测试电压写入至所述驱动晶体管的控制极，第二栅极驱动单元向所述第二栅线写入处于有效电平状态的第二扫描信号以控制所述感测电路将第二参考电压写入至所述驱动晶体管的第二极，所述测试电压等于第一参考电压与所述驱动晶体管的阈值电压之和；
在感测采样阶段，所述源极驱动单元持续向所述数据线提供测试电压，所述第一栅极驱动单元向所述第一栅线写入处于有效电平状态的第一扫描信号以控制所述数据写入电路持续向所述驱动晶体管的控制极写入所述测试电压，所述第二栅极驱动单元向所述第二栅线写入处于非有效电平状态的第二扫描信号以控制感测电路停止向所述驱动晶体管的第二极写入电压；
在感测复位阶段，所述第一栅极驱动单元向所述第一栅线写入处于非有效电平状态的第一扫描信号以控制所述数据写入电路停止向所述驱动晶体管的控制极写入电压，第二栅极驱动单元再次向所述第二栅线写入处于有效电平状态的第二扫描信号以控制所述感测电路将所述第二参考电压写入至所述驱动晶体管的第二极；
在感测充电阶段，所述第一栅极驱动单元持续向所述第一栅线写入处于非有效电平状态的第一扫描信号以控制所述数据写入电路停止向所述驱动晶体管的控制极写入电压，第二栅极驱动单元持续向所述第二栅线写入处于有效电平状态的第二扫描信号以控制所述感测电路将所述驱动晶体管的第二极输出的电流流至所述信号感测线，以对所述信号感测线进行充电。
9.根据权利要求8所述的像素电路的驱动控制方法，其特征在于，还包括：
在数据写入阶段，源极驱动单元向所述数据线提供测试电压，第一栅极驱动单元向所述第一栅线写入处于有效电平状态的第一扫描信号以控制所述数据写入电路将经过补偿后的数据电压写入至所述驱动晶体管的控制极，第二栅极驱动单元向所述第二栅线写入处于有效电平状态的第二扫描信号以控制所述感测电路将第二参考电压写入至所述驱动晶体管的第二极；
在内部补偿阶段，所述源极驱动单元持续向所述数据线提供测试电压，所述第一栅极驱动单元向所述第一栅线写入处于有效电平状态的第一扫描信号以控制所述数据写入电路持续向所述驱动晶体管的控制极写入所述经过补偿后的数据电压，所述第二栅极驱动单元向所述第二栅线写入处于非有效电平状态的第二扫描信号以控制感测电路停止向所述驱动晶体管的第二极写入电压；
在持续发光阶段，所述第一栅极驱动单元向所述第一栅线写入处于非有效电平状态的第一扫描信号以控制所述数据写入电路停止向所述驱动晶体管的控制极写入电压，所述第二栅极驱动单元持续向所述第二栅线写入处于非有效电平状态的第二扫描信号以控制感测电路停止向所述驱动晶体管的第二极写入电压。
10.一种计算机可读存储介质，其特征在于，其上存储有程序，当所述程序被处理器执行时控制第一栅极驱动单元、第二栅极驱动单元以及源极驱动单元执行如上述权利要求8或9中所述的驱动控制方法。
像素电路的驱动方法和控制驱动方法
技术领域
[0001] 本公开属于显示技术领域，具体涉及一种像素电路的驱动方法、控制驱动方法以及计算机可读存储介质。
背景技术
[0002] 现有技术中有机发光二极管显示面板(OLED显示面板)在制作过程中，由于制备误差或者外界环境等的影响造成OLED显示面板的像素电路结构不均匀，因此就需要在像素驱动电路中通过内部补偿或者外部补偿改善像素电路结构不均匀造成的显示不均匀。
[0003] 然而，现有技术中的OLED显示面板的像素驱动电路的补偿效果差，不能完全改善OLED显示面板的显示不均匀的问题。发明内容
[0005] 解决本公开技术问题所采用的技术方案是一种像素电路的驱动方法，所述像素电路包括驱动晶体管、数据写入电路、感测电路和存储电容；
[0006] 所述数据写入电路与第一栅线、数据线以及所述驱动晶体管的控制极连接，所述感测电路与第二栅线、信号感测线以及所述驱动晶体管的第二极连接，所述驱动晶体管的第一极与第一电压端连接，所述存储电容的第一端与所述驱动晶体管的控制极连接，所述存储电容的第二端与所述驱动晶体管的第二极连接；
[0007] 所述驱动方法包括：
[0008] 在感测写入阶段，所述数据写入电路响应于所述第一栅线的控制将测试电压写入至所述驱动晶体管的控制极，所述感测电路响应于所述第二栅线的控制将第二参考电压写入至所述驱动晶体管的第二极，所述测试电压等于所述第一参考电压与所述驱动晶体管的阈值电压之和；
[0009] 在感测采样阶段，所述数据写入电路响应于所述第一栅线的控制持续向所述驱动晶体管的控制极写入所述测试电压，所述感测电路响应于所述第二栅线的控制停止向所述驱动晶体管的第二极写入电压；
[0010] 在感测复位阶段，所述数据写入电路响应于所述第一栅线的控制停止向所述驱动晶体管的控制极写入电压，所述感测电路响应于所述第二栅线的控制再次将所述第二参考电压写入至所述驱动晶体管的第二极；
[0011] 在感测充电阶段，所述数据写入电路响应于所述第一栅线的控制继续停止向所述驱动晶体管的控制极写入电压，所述感测电路响应于所述第二栅线的控制将所述驱动晶体管的第二极输出的电流流至所述信号感测线，以对所述信号感测线进行充电。
[0012] 在一些实施例中，在所述感测写入阶段之前，还包括：确定所述驱动晶体管的阈值电压。
[0013] 在一些实施例中，在所述感测充电阶段之后，所述驱动方法还包括：在数据写入阶段，所述数据写入电路响应于所述第一栅线的控制将经过补偿后的数据电压写入至所述驱动晶体管的控制极，所述感测电路响应于所述第二栅线的控制将第二参考电压写入至所述驱动晶体管的第二极；在内部补偿阶段，所述数据写入电路响应于所述第一栅线的控制持续向所述驱动晶体管的控制极写入所述经过补偿后的数据电压，所述感测电路响应于所述第二栅线的控制停止向所述驱动晶体管的第二极写入电压；在持续发光阶段，所述数据写入电路响应于所述第一栅线的控制停止向所述驱动晶体管的控制极写入电压，所述感测电路响应于所述第二栅线的控制持续停止向所述驱动晶体管的第二极写入电压。
[0014] 在一些实施例中，所述数据写入电路包括：第一晶体管；所述第一晶体管响应于所述第一栅线提供有效电平信号而导通，以使得所述数据线与所述驱动晶体管的控制极之间形成通路。
[0015] 在一些实施例中，所述感测电路包括：第二晶体管；所述第二晶体管响应于所述第二栅线提供有效电平信号而导通，以使得所述信号感测线与所述驱动晶体管的第二极之间形成通路。
[0016] 在一些实施例中，所述像素电路还包括：供给电路；所述供给电路，与模数转换器的供给端和参考电压端连接，配置为在所述感测写入阶段和所述感测复位阶段将所述参考电压端所提供的第二参考电压写入至所述信号感测线；以及在所述感测充电阶段时将模数转换器的供给端提供的检测电流写入至所述信号感测线。
[0017] 在一些实施例中，所述供给电路包括：第一开关和第二开关；其中，当所述第一开关处于导通状态时，所述模数转换器与所述信号感测线之间形成通路；当所述第二开关处于导通状态时，所述参考电压端与所述信号感测线之间形成通路。
[0018] 解决本公开技术问题所采用的技术方案是一种像素电路的驱动控制方法，所述驱动电路包括驱动晶体管、数据写入电路、感测电路和存储电容；
[0019] 所述数据写入电路与第一栅线、数据线以及所述驱动晶体管的控制极连接，所述感测电路与第二栅线、信号感测线以及所述驱动晶体管的第二极连接，所述驱动晶体管的第一极与第一电压端连接，所述存储电容的第一端与所述驱动晶体管的控制极连接，所述存储电容的第二端与所述驱动晶体管的第二端连接；
[0020] 所述驱动控制方法包括：
[0021] 在所述感测写入阶段，源极驱动单元向所述数据线提供测试电压，第一栅极驱动单元向所述第一栅线写入处于有效电平状态的第一扫描信号以控制所述数据写入电路将所述测试电压写入至所述驱动晶体管的控制极，第二栅极驱动单元向所述第二栅线写入处于有效电平状态的第二扫描信号以控制所述感测电路将第二参考电压写入至所述驱动晶体管的第二极，所述测试电压等于所述第一参考电压与所述驱动晶体管的阈值电压之和；
[0022] 在感测采样阶段，所述源极驱动单元持续向所述数据线提供测试电压，所述第一栅极驱动单元向所述第一栅线写入处于有效电平状态的第一扫描信号以控制所述数据写入电路持续向所述驱动晶体管的控制极写入所述测试电压，所述第二栅极驱动单元向所述第二栅线写入处于非有效电平状态的第二扫描信号以控制感测电路停止向所述驱动晶体管的第二极写入电压；
[0023] 在感测复位阶段，所述第一栅极驱动单元向所述第一栅线写入处于非有效电平状态的第一扫描信号以控制所述数据写入电路停止向所述驱动晶体管的控制极写入电压，第二栅极驱动单元再次向所述第二栅线写入处于有效电平状态的第二扫描信号以控制所述感测电路将所述第二参考电压写入至所述驱动晶体管的第二极；
[0024] 在感测充电阶段，所述第一栅极驱动单元持续向所述第一栅线写入处于非有效电平状态的第一扫描信号以控制所述数据写入电路停止向所述驱动晶体管的控制极写入电压，第二栅极驱动单元持续向所述第二栅线写入处于有效电平状态的第二扫描信号以控制所述感测电路将所述驱动晶体管的第二极输出的电流流至所述信号感测线，以对所述信号感测线进行充电。
[0025] 在一些实施例中，该像素电路的驱动控制方法还包括：在数据写入阶段，源极驱动单元向所述数据线提供测试电压，第一栅极驱动单元向所述第一栅线写入处于有效电平状态的第一扫描信号以控制所述数据写入电路将经过补偿后的数据电压写入至所述驱动晶体管的控制极，第二栅极驱动单元向所述第二栅线写入处于有效电平状态的第二扫描信号以控制所述感测电路将第二参考电压写入至所述驱动晶体管的第二极；在内部补偿阶段，所述源极驱动单元持续向所述数据线提供测试电压，所述第一栅极驱动单元向所述第一栅线写入处于有效电平状态的第一扫描信号以控制所述数据写入电路持续向所述驱动晶体管的控制极写入所述经过补偿后的数据电压，所述第二栅极驱动单元向所述第二栅线写入处于非有效电平状态的第二扫描信号以控制感测电路停止向所述驱动晶体管的第二极写入电压；在持续发光阶段，所述第一栅极驱动单元向所述第一栅线写入处于非有效电平状态的第一扫描信号以控制所述数据写入电路停止向所述驱动晶体管的控制极写入电压，所述第二栅极驱动单元持续向所述第二栅线写入处于非有效电平状态的第二扫描信号以控制感测电路停止向所述驱动晶体管的第二极写入电压。
[0026] 解决本公开技术问题所采用的技术方案是一种计算机可读存储介质，其上存储有程序，当所述程序被处理器执行时控制第一栅极驱动单元、第二栅极驱动单元以及源极驱动单元执行如上述的驱动控制方法。附图说明
[0028] 图1为本公开实施例中涉及的一种像素电路的结构示意图；
[0029] 图2为相关技术中涉及的一种像素电路的检测k值流程的时序图；
[0030] 图3为本公开实施例中进行内部补偿显示过程的一种时序图；
[0031] 图4为本公开实施例中不同像素电路在进行内部补偿显示过程中补偿时间存在差异的原理示意图；
[0032] 图5为本公开实施提供的一种像素电路的驱动方法流程图；
[0033] 图6为本公开实施例中涉及的一种像素电路的检测k值流程的时序图；
[0034] 图7为本公开实施例提供的另一种像素电路的驱动方法流程图；
[0035] 图8本公开实施例提供的一种像素电路的驱动控制方法的流程图；
[0036] 图9本公开实施例提供的另一种像素电路的驱动控制方法的流程图。
[0037] 其中，附图标记为：1、数据写入电路；2、感测电路；3、供给电路；DT、驱动晶体管；C、存储电容；T1、第一晶体管；T2、第二晶体管；G1、第一栅线；G2、第二栅线；Data、数据线；Sense、信号感测线；ADC、模数转换器；Sw1、第一开关；Sw2、第二开关。
具体实施方式
[0038] 为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
[0039] 以下将参照附图更详细地描述本公开。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
[0040] 在下文中描述了本公开的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
[0041] 如图1所示，本公开实施例所涉及的一种兼备有内部补偿功能和外部补偿功能的像素电路，该像素电路包括驱动晶体管DT、数据写入电路1、感测电路2和存储电容C。
[0042] 数据写入电路1与第一栅线G1、数据线Data以及驱动晶体管DT的控制极连接，感测电路2与第二栅线G2、信号感测线Sense以及驱动晶体管DT的第二极连接，驱动晶体管DT的第一极与第一电压端连接，存储电容C的第一端与驱动晶体管DT的控制极连接，存储电容C的第二端与驱动晶体管DT的第二极连接。其中，第一电压端提供第一工作电压VDD。
[0043] 该像素电路的工作过程可包括如下三个阶段：1)阈值电压感测阶段；2)k值感测阶段；3)内部补偿显示阶段。
[0044] 其中，阈值电压感测阶段，用于通过信号感测线Sense来感测驱动晶体管的阈值电压Vth，具体感测过程为本领域的常规技术，此处不再进行详细描述。
[0045] k值感测阶段，也可称为“电子迁移率感测阶段”，用于感测驱动晶体管当前的电子迁移率，从而确定出驱动晶体管的电子迁移率的偏移量，然后根据电子迁移率的偏移量来对数据电压进行调整，以补偿因电子迁移率的偏移而造成驱动晶体管输出的驱动电流发生偏移。即，一种外部补偿方式。
[0046] 内部补偿显示阶段，用于通过改变第一栅线G1和第二栅线G2所提供扫描信号的波形，使得驱动晶体管的栅极的充电时间长于驱动晶体管DT的第二极的充电时间，两者充电时间差为预设时长。在该时间差内，驱动晶体管DT会输出电流以对第二极进行充电，驱动晶体管DT的栅源电压Vgs会减小。其中，驱动晶体管DT的输出电流较大，S点电压变化量也会较大，驱动晶体管DT的栅源电压Vgs变化量也越大，驱动晶体管DT在发光过程中输出的驱动电流下降越多(发光器件在后续发光过程中的发光亮度下降较多)，可起到对驱动晶体管DT的补偿作用。
[0047] 然而，在实际应用中发现，由于第一栅线和第二栅线上均存在负载(RCdelay)，使得在内部补偿显示阶段中，使得不同像素单元内的驱动晶体管的栅极的充电时间与驱动晶体管DT的第二极的充电时间的充电时间差不同；具体地，靠近栅极驱动单元的像素单元内的驱动晶体管的栅极的充电时间与驱动晶体管DT的第二极的充电时间的充电时间差，大于远离栅极驱动单元的像素单元内的驱动晶体管的栅极的充电时间与驱动晶体管DT的第二极的充电时间的充电时间差。
[0048] 下面将结合具体电路来进行示例性描述。
[0049] 其中，数据写入电路1包括：第一晶体管T1；第一晶体管T1响应于第一栅线G1提供有效电平信号而导通，以使得数据线Data与驱动晶体管DT的控制极之间形成通路。
[0050] 感测电路2包括：第二晶体管T2；第二晶体管T2响应于第二栅线G2提供有效电平信号而导通，以使得信号感测线Sense与驱动晶体管DT的第二极之间形成通路。
[0051] 进一步的，像素电路还包括：供给电路3；供给电路3，与模数转换器ADC的供给端和参考电压端连接，配置为在感测写入阶段和感测复位阶段将参考电压端所提供的第二参考电压Vref2写入至信号感测线Sense；以及在感测充电阶段时将模数转换器ADC的供给端提供的检测电流写入至信号感测线Sense。
[0052] 具体的，供给电路3包括：第一开关Sw1和第二开关Sw2；其中，当第一开关Sw1处于导通状态时，模数转换器ADC与信号感测线Sense之间形成通路；当第二开关Sw2处于导通状态时，参考电压端与信号感测线Sense之间形成通路。
[0053] 本公开实施例中，以像素电路中的全部晶体管均为N型晶体管为例，进行示例性描述，该像素电路的工作过程如下：
[0054] 第一步，通过现有的外部补偿的方式获得驱动晶体管DT的阈值电压Vth。
[0055] 第二步，检测该像素电路的k值。具体的，检测该像素电路的k值的时序如图2所示，数据线Data的数据电压写入驱动晶体管DT的控制极，该数据电压等于第一参考电压Vref1与驱动晶体管DT的阈值电压之和(即V1＝Vref1+Vth)，其中第一参考电压Vref1为一个预先设置的固定电压值，驱动晶体管DT的阈值电压为通过第一步采集到的Vth；信号感测线Sense通过感测电路2将第二参考电压Vref2写入驱动晶体管DT的第二极。因此驱动晶体管DT的阈值电压的栅源电压Vgs＝Vref1+Vth-Vref2。考虑到本实施例中，驱动晶体管DT为N型晶体管，则Vth为正值，为保障驱动晶体管能够给导通，因此预先设计的第一参考电压Vref1大于第二参考电压Vref2。需要说明的是，当驱动晶体管为P型时，Vth为负值，预先设计的第一参考电压Vref1小于第二参考电压Vref2。
[0056] 又由于充电电流的公式为I＝k(Vgs-Vth)2，故该像素电路的充电电流I＝k(Vref1-Vref2)2，在Vref1-Vref2均为固定值的情况下，此时充电电流只跟k值相关，即驱动晶体管DT的第二极的充电电压只跟k值相关，因此可以根据驱动晶体管DT的第二极充得的电压值表示出k值，根据测得的k值可对数据电压进行外部补偿。
[0057] 上述k为一个常量，大小与驱动晶体管的沟道宽长比和电子迁移率相关，由于沟道宽长比为定值，因此可以用k值的偏移来表征驱动晶体管的电子迁移率的偏移。
[0058] 第三步，根据外部补偿获得数据电压，对像素电路进行内部补偿显示。
[0059] 具体的，参照图3，将通过外部补偿得到的补偿数据(经过补偿后的数据电压)实时写入数据线Data，并将数据线Data的信号写入驱动晶体管DT的控制极，信号感测线Sense向驱动晶体管DT的第二极写入信号；将信号感测线Sense与驱动晶体管DT的第二极断开，即第二晶体管T2比第一晶体管T1提前断开(提前断开的时间为图3中的t所示)，由于持续向驱动晶体管DT的第二极写入驱动电流，驱动晶体管DT的第二极的电压会上升，驱动晶体管DT的栅源电压Vgs会减小，因此在数据线Data与驱动晶体管DT的控制极断开后(即第一晶体管T1关断后)的有机发光二极管发光过程中，其亮度也会相应减小，从而起到了对显示电流的补偿作用。
[0060] 此外，如果流经TFT的驱动电流较大，驱动晶体管DT的第二极的电压上升也会较大，亮度下降就会较多；并且，第二晶体管T2比第一晶体管T1提前断开的时间越长(图3中的t越大)，驱动晶体管DT的第二极的电压会上升越大，驱动晶体管DT的栅源电压Vgs的减小越大，有机发光二极管的亮度下降也越大。
[0061] 然而，上述的像素电路的补偿过程存在以下问题：
[0062] 如图4所示，由于远离栅极驱动单元(Gate端)的像素电路的负载大于靠近栅极驱动单元的像素电路的负载，在第二晶体管T2管关断、第一晶体管T1导通(即第一晶体管T1比第二晶体管T2延迟断开的过程中)时，远离栅极驱动单元的像素电路的第二晶体管T2的关断也延迟。这样远离栅极驱动单元的像素电路的第二晶体管T2的关断时间晚于靠近栅极驱动单元的像素电路的第二晶体管T2的关断时间，即远离栅极驱动单元的像素电路的第一晶体管T1的延迟关断的时间(图4中的b)短于靠近栅极驱动单元的像素电路的第一晶体管T1的延迟关断的时间短(图4中的a)，从而远离栅极驱动单元的像素电路的驱动晶体管DT的第二极的电压上升值小于靠近栅极驱动单元的像素电路的驱动晶体管DT的第二极的电压上升值，进而造成远离栅极驱动单元的像素比靠近栅极驱动单元的像素的亮度大，造成补偿效果差的问题。
[0063] 本公开主要解决针对上述相关技术中像素电路的驱动方法产生的补偿效果差的问题。
[0064] 如图5和图6所示，为解决上述技术问题，本公开实施例提供一种像素电路的驱动方法，其中，像素电路包括驱动晶体管DT、数据写入电路1、感测电路2和存储电容C；数据写入电路1与第一栅线G1、数据线Data以及驱动晶体管DT的控制极连接，感测电路2与第二栅线G2、信号感测线Sense以及驱动晶体管DT的第二极连接，驱动晶体管DT的第一极与第一电压端连接，存储电容C的第一端与驱动晶体管DT的控制极连接，存储电容C的第二端与驱动晶体管DT的第二极连接。
[0065] 在本公开实施例中，该像素电路的工作过程包括：k值感测阶段，具体包括：
[0066] 步骤S101、在感测写入阶段t1’，数据写入电路1响应于第一栅线G1的控制将测试电压写入至驱动晶体管DT的控制极，感测电路2响应于第二栅线G2的控制将第二参考电压Vref2写入至驱动晶体管DT的第二极，测试电压等于第一参考电压Vref2与驱动晶体管DT的阈值电压Vth之和。其中，当驱动晶体管为N型晶体管时，第一参考电压Vref1大于第二参考电压Vref2；当驱动晶体管为P型晶体管时，第一参考电压Vref2小于第二参考电压Vref2。
[0067] 其中，也就是说在该阶段，驱动晶体管DT的控制极的电压为第一参考电压与驱动晶体管DT的阈值电压之和，即Vg＝Vref1+Vth；驱动晶体管DT的第二极的电压为第二参考电压Vref2。这样驱动晶体管DT的栅源电压Vgs＝Vref1+Vth-Vref2。
[0068] 步骤S102、在感测采样阶段t2’，数据写入电路1响应于第一栅线G1的控制持续向驱动晶体管DT的控制极写入测试电压，感测电路2响应于第二栅线G2的控制停止向驱动晶体管DT的第二极写入电压。
[0069] 在感测采样阶段t2’的初始时刻，驱动晶体管输出的驱动电流：
[0070] I＝k(Vref1+Vth-Vref2-Vth)2
[0071] ＝k(Vref1-Vref2)2
[0072] 即，在不考率k值影响的情况下，由于Vref1-Vref2的值固定，所以显示基板上位于同一行但不同列的像素单元内在进入感测采样阶段t2’时，驱动晶体管的第二极的初始电压以及驱动晶体管所输出的电流均相同。
[0073] 在感测采样阶段t2’过程中，由于感测电路2停止向驱动晶体管DT的第二极写入电压，因此驱动晶体管DT的第二极的电压会发生变化。其中，假定在感测采样阶段t2’结束时，驱动晶体管DT的第二极的电压变大△V(该过程类似与现有技术的像素电路的补偿过程的第三步中的驱动晶体管DT的第二极电压的升高过程)，则驱动晶体管DT的控制极的电压Vg＝Vref1+Vth，驱动晶体管DT的第二极的电压Vs＝Vref2+△V，驱动晶体管DT的栅源电压Vgs＝Vref1+Vth-Vref2-△V。
[0074] 在感测采样阶段t2’过程中，受到第一栅线G1和第二栅线G2上RC delay的影响，因此靠近栅极驱动单元的像素电路处于感测采样阶段t2’的实际时间要大于原理栅极驱动单元的像素电路处于感测采样阶段t2’的实际时间；因此，在靠近栅极驱动单元的驱动晶体管DT的第二极的电压上升较大，远离栅极驱动单元的驱动晶体管DT的第二极的电压上升较小(靠近栅极驱动单元的像素电路在经历感测采样阶段t2’时所对应的△V较大，远离栅极驱动单元的像素电路在经历感测采样阶段t2’时所对应的△V较小)，即靠近栅极驱动单元的驱动晶体管DT的栅源电压大于远离栅极驱动单元的驱动晶体管DT的栅源电压。因此，该△V的大小可表征不同像素电路所受到的RC delay影响的程度。
[0075] 步骤S103、在感测复位阶段t3’，数据写入电路1响应于第一栅线G1的控制停止向驱动晶体管DT的控制极写入电压，感测电路2响应于第二栅线G2的控制再次将第二参考电压写入至驱动晶体管DT的第二极。
[0076] 其中，也就是说，感测电路2将第二参考电压Vref写入至驱动晶体管DT的第二极，以对驱动晶体管DT的第二极进行复位。由于数据写入电路1与驱动晶体管DT的控制极断开，则驱动晶体管DT的控制极处于浮接(floating)状态，又由于存储电容C的耦合作用，在驱动晶体管DT的控制极的复位过程中，驱动晶体管DT的栅源电压保持不变。
[0077] 步骤S104、在感测充电阶段t4’，数据写入电路1响应于第一栅线G1的控制继续停止向驱动晶体管DT的控制极写入电压，感测电路2响应于第二栅线G2的控制将驱动晶体管DT的第二极输出的电流流至信号感测线Sense，以对信号感测线Sense进行充电。。
[0078] 在感测充电阶段过程中，驱动晶体管DT的第二极和信号感测线上的电压会发生变化，但是驱动晶体管DT的栅源电压Vgs＝Vref1+Vth-Vref2-△V保持不变，驱动晶体管DT输出恒定大小的驱动电流I：
[0079] I＝k(Vgs-Vth)2
[0080] ＝k(Vref1+Vth-Vref2-△V-Vth)2
[0081] ＝k(Vref1-Vref2-△V)2
[0082] 驱动晶体管DT的第二极的电压由Vref2开始变化，假定在感测充电阶段t4’结束时驱动晶体管DT的第二极的电压变为△V’，该△V’不仅能反映出驱动晶体管的电子迁移率的偏移，还能反映出像素电路所受到的RC delay影响的程度。
[0083] 具体地，驱动晶体管DT的第二极的电压的变化量△V’越大，则最终推算出的k值越大。在后续显示阶段中，通过计算得到的k值调整数据线Data的所提供的数据电压，以保证各个像素的亮度一致。通过将驱动晶体管DT的第二极输出的电流流至信号感测线Sense，以对信号感测线Sense进行充电，以供外部芯片根据信号感测线上的充电电压△V’确定出数据电压的补偿值。
[0084] 在实际应用中，在不考虑k值影响的情况下，越靠近栅极驱动单元的像素电路，在感测采样阶段t2’过程中驱动晶体管的栅源电压Vgs的变化量△V越大，在导致在感测充电阶段t4’过程中的驱动电流越小，感测充电阶段t4’结束后得到的△V’偏小，计算得到的k值也偏小，在基于k值进行实时外部补偿时会加大数据电压的补偿量，因此可以抵消显示过程中RC delay造成的亮度偏低；同理，越原理栅极驱动单元的像素电路，在感测采样阶段t2’过程中驱动晶体管的栅源电压Vgs的变化量-△V越小，在导致在感测充电阶段t4’过程中的驱动电流越大，感测充电阶段t4’结束后得到的△V’偏大，计算得到的k值也偏大，在进行实时补偿时会降低数据电压的补偿量。需要说明的是，根据k值对数据电压进行实时补偿的过程属于本领域的常规技术，此处不进行详细描述。
[0085] 本公开实施例提供的像素电路的驱动方法，通过检测得到的k值，调整数据线Data在后续显示过程的数据电压，从而使得靠近和远离栅极驱动单元的像素电路的驱动电流一致，从而避免了现有技术中由于像素电路的负载而造成的补偿缺陷，进而保证所有像素电路的显示亮度一致。
[0086] 在一些实施例中，数据写入电路1包括：第一晶体管T1；第一晶体管T1响应于第一栅线G1提供有效电平信号而导通，以使得数据线Data与驱动晶体管DT的控制极之间形成通路。
[0087] 在一些实施例中，感测电路2包括：第二晶体管T2；第二晶体管T2响应于第二栅线G2提供有效电平信号而导通，以使得信号感测线Sense与驱动晶体管DT的第二极之间形成通路。
[0088] 在一些实施例中，像素电路还包括：供给电路3；供给电路3，与模数转换器ADC的供给端和参考电压端连接，配置为在感测写入阶段和感测复位阶段将参考电压端所提供的第二参考电压写入至信号感测线Sense；以及在感测充电阶段时将模数转换器ADC的供给端提供的检测电流写入至信号感测线Sense。
[0089] 在一些实施例中，供给电路3包括：第一开关Sw1和第二开关Sw2；其中，当第一开关Sw1处于导通状态时，模数转换器ADC与信号感测线Sense之间形成通路；当第二开关Sw2处于导通状态时，参考电压端与信号感测线Sense之间形成通路。
[0090] 基于图6中所示时序可见，在感测写入阶段t1’中，第一晶体管T1和第二晶体管T2均处于导通状态，第一开关Sw1处于截止状态，第二开关Sw2处于导通状态。在感测采样阶段t2’中，第一晶体管T1处于导通状态，第二晶体管T2处于截止状态，第一开关Sw1处于截止状态，第二开关Sw2处于导通状态。在感测复位阶段t3’中，第一晶体管T1处于截止状态，第二晶体管T2处于导通状态，第一开关Sw1处于截止状态，第二开关Sw2处于导通状态。在感测充电阶段t4’中，第一晶体管T1处于截止状态，第二晶体管T2处于导通状态，第一开关Sw1处于导通状态，第二开关Sw2处于截止状态。具体工作过程，此处不再赘述。
[0091] 需要说明的是，图1所示像素电路仅为本公开实施例中的一种可选方案，其不会对本公开的技术方案产生限制，本公开中的像素电路还可以采用其他电路结构，此处不再一一举例。
[0092] 参见图3和图7所示，本公开实施例提供了另一种该像素电路的驱动方法，该驱动方法不但包括上述步骤S101～步骤S104，还在步骤S104之后包括：步骤S105～步骤S107，下面仅对步骤S105～步骤S107进行详细描述。
[0093] 步骤S105、在数据写入阶段a1，数据写入电路1响应于第一栅线G1的控制将经过补偿后的数据电压写入至驱动晶体管DT的控制极，感测电路2响应于第二栅线G2的控制将第二参考电压写入至驱动晶体管DT的第二极。
[0094] 其中，“经过补偿后的数据电压”为根据上述k值补偿后的数据电压。
[0095] 步骤S106、在内部补偿阶段a2，数据写入电路1响应于第一栅线G1的控制持续向驱动晶体管DT的控制极写入经过补偿后的数据电压，感测电路2响应于第二栅线G2的控制停止向驱动晶体管DT的第二极写入电压。
[0096] 通过该内部补偿流程可实现对像素电路进行内部补偿。需要说明的是，由于在步骤S101～步骤S104检测k值的过程中，已经实现了对第一栅线G1和第二栅线G2的RC delay的补偿，因此在内部补偿阶段a2中可有效降低甚至消除受RC delay影响而造成补偿不均一的问题。
[0097] 步骤S107、在持续发光阶段a3，数据写入电路1响应于第一栅线G1的控制停止向驱动晶体管DT的控制极写入电压，感测电路2响应于第二栅线G2的控制持续停止向驱动晶体管DT的第二极写入电压。
[0098] 基于图6中所示时序可见，在数据写入阶段a1中，第一晶体管T1和第二晶体管T2均处于导通状态，第一开关Sw1处于截止状态，第二开关Sw2处于导通状态。在内部补偿阶段a2中，第一晶体管T1处于导通状态，第二晶体管T2处于导通状态，第一开关Sw1处于截止状态，第二开关Sw2处于导通状态。在持续发光阶段a3中，第一晶体管T1处于截止状态，第二晶体管T2处于截止状态，第一开关Sw1处于截止状态，第二开关Sw2处于导通状态。具体工作过程，此处不再赘述。
[0099] 参见图8所示，本实施例还提供一种像素电路的驱动控制方法，其中像素电路包括驱动晶体管DT、数据写入电路1、感测电路2和存储电容C；数据写入电路1与第一栅线G1、数据线Data以及驱动晶体管DT的控制极连接，感测电路2与第二栅线G2、信号感测线Sense以及驱动晶体管DT的第二极连接，驱动晶体管DT的第一极与第一电压端连接，存储电容C的第一端与驱动晶体管DT的控制极连接，存储电容C的第二端与驱动晶体管DT的第二端连接；
[0100] 像素电路的驱动控制方法包括：
[0101] 步骤S201、在感测写入阶段，源极驱动单元向数据线Data提供测试电压，第一栅极驱动单元向第一栅线G1写入处于有效电平状态的第一扫描信号以控制数据写入电路1将测试电压写入至驱动晶体管DT的控制极，第二栅极驱动单元向第二栅线G2写入处于有效电平状态的第二扫描信号以控制感测电路2将第二参考电压写入至驱动晶体管DT的第二极。
[0102] 其中，测试电压等于第一参考电压与驱动晶体管DT的阈值电压之和。
[0103] 步骤S202、在感测采样阶段，源极驱动单元持续向数据线Data提供测试电压，第一栅极驱动单元向第一栅线G1写入处于有效电平状态的第一扫描信号以控制数据写入电路1持续向驱动晶体管DT的控制极写入测试电压，第二栅极驱动单元向第二栅线G2写入处于非有效电平状态的第二扫描信号以控制感测电路2停止向驱动晶体管DT的第二极写入电压。
[0104] 步骤S203、在感测复位阶段，第一栅极驱动单元向第一栅线G1写入处于非有效电平状态的第一扫描信号以控制数据写入电路1停止向驱动晶体管DT的控制极写入电压，第二栅极驱动单元再次向第二栅线G2写入处于有效电平状态的第二扫描信号以控制感测电路2将第二参考电压写入至驱动晶体管DT的第二极。
[0105] 步骤S204、在感测充电阶段，第一栅极驱动单元持续向第一栅线G1写入处于非有效电平状态的第一扫描信号以控制数据写入电路1停止向驱动晶体管DT的控制极写入电压，第二栅极驱动单元持续向第二栅线G2写入处于有效电平状态的第二扫描信号以控制感测电路2将第二参考电压写入至驱动晶体管DT的第二极。
[0106] 对于上述步骤S201～步骤S204的具体描述，可参见前述实施例中对步骤S101～步骤S104的具体描述，此处不再赘述。
[0107] 参见图9所示，本实施例还提供了另一种像素电路的驱动控制方法，该驱动控制方法不但包括上述实施例中的步骤S201～步骤S204，还在步骤S204之后包括：步骤S205～步骤S207。
[0108] 步骤S205、在数据写入阶段，源极驱动单元向数据线Data提供测试电压，第一栅极驱动单元向第一栅线G1写入处于有效电平状态的第一扫描信号以控制数据写入电路1将经过补偿后的数据电压写入至驱动晶体管DT的控制极，第二栅极驱动单元向第二栅线G2写入处于有效电平状态的第二扫描信号以控制感测电路2将第二参考电压写入至驱动晶体管DT的第二极；
[0109] 步骤S206、在内部补偿阶段，源极驱动单元持续向数据线Data提供测试电压，第一栅极驱动单元向第一栅线G1写入处于有效电平状态的第一扫描信号以控制数据写入电路1持续向驱动晶体管DT的控制极写入经过补偿后的数据电压，第二栅极驱动单元向第二栅线G2写入处于非有效电平状态的第二扫描信号以控制感测电路2停止向驱动晶体管DT的第二极写入电压；
[0110] 步骤S207、在持续发光阶段，第一栅极驱动单元向第一栅线G1写入处于非有效电平状态的第一扫描信号以控制数据写入电路1停止向驱动晶体管DT的控制极写入电压，第二栅极驱动单元持续向第二栅线G2写入处于非有效电平状态的第二扫描信号以控制感测电路2停止向驱动晶体管DT的第二极写入电压。
[0111] 对于上述步骤S205～步骤S207的具体描述，可参见前述实施例中对步骤S105～步骤S107的具体描述，此处不再赘述。
[0112] 本实施例还提供了一种计算机可读存储介质，其上存储有程序，当程序被处理器执行时控制第一栅极驱动单元、第二栅极驱动单元以及源极驱动单元执行如实施例2中的驱动控制方法。
[0113] 在一些实施例中，程序具体存储在时序控制器(具有计算机可读存储介质)中，时序控制器可用于控制第一栅极驱动单元、第二栅极驱动单元以及源极驱动单元的工作状态，以实现实施例1中的补偿、显示过程。
[0114] 应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 基于无电感隔离Buck-Boost电路的频率平稳切换数字方法 | 2020-10-26 | 2 |
| 一种列车校线装置及方法 | 2021-05-12 | 1 |
| 一种快速起振的晶体振荡器电路 | 2022-11-15 | 0 |
| 一种无片外电容的LDO稳压器电路 | 2020-07-21 | 1 |
| 一种用于指导电缆终端搭接的二次核相仪及核相方法 | 2022-03-11 | 2 |
| 一种便携式侦码设备 | 2020-07-29 | 2 |
| 一种智能门锁及其斜舌机构 | 2021-02-06 | 0 |
| 一种多功能水箱清洁工具 | 2021-03-24 | 1 |
| 一种新型多功能的LED灯丝球泡灯 | 2020-08-29 | 2 |
| 一种安装有转向轮的孵化蛋清洗车 | 2022-10-29 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
开关热门专利
QQ群二维码
意见反馈
意见反馈