首页 / 专利库 / 电路 / 电压 / 一种发光二极管外延片及其生长方法

一种发光二极管外延片及其生长方法

阅读:159发布:2021-05-14

专利汇可以提供一种发光二极管外延片及其生长方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种发光 二极管 外延 片及其生长方法,属于 半导体 技术领域。 发光二极管 外延片包括衬底以及依次层叠在衬底上的 缓冲层 、N型半导体层、有源层、 电子 阻挡层和P型半导体层,有源层包括交替层叠的多个 量子阱 和多个量子垒,每个量子垒包括依次层叠的第一子层、第二子层、第三子层和第四子层,第一子层和第三子层均为掺杂 硅 的氮化镓层,所述二子层为掺杂 铝 的氮化镓层,第四子层为掺杂铟的氮化镓层。本发明通过在量子垒中采用掺杂硅的氮化镓层,而且掺杂硅的氮化镓层中插入有掺杂铝的氮化镓层,在实现 电流 扩展 电压 降低的同时,可以有效避免硅的掺杂浓度太高而降低有源层的晶体 质量 ,最终提升了发光二极管的 发光效率 。,下面是一种发光二极管外延片及其生长方法专利的具体信息内容。

1.一种发光二极管外延片,所述发光二极管外延片包括衬底以及依次层叠在所述衬底上的缓冲层、N型半导体层、有源层、电子阻挡层和P型半导体层,所述有源层包括交替层叠的多个量子阱和多个量子垒,其特征在于,每个所述量子垒包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层和所述第三子层均为掺杂的氮化镓层,所述第二子层为掺杂的氮化镓层,所述第四子层为掺杂铟的氮化镓层;所述第一子层中硅的掺杂浓度大于所述第三子层中硅的掺杂浓度。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一子层中硅的掺杂浓度小于所述N型半导体层中N型掺杂剂的掺杂浓度。
3.根据权利要求1或2所述的发光二极管外延片,其特征在于,所述电子阻挡层为P型掺杂的铝镓氮层,所述第二子层中铝的掺杂浓度小于所述电子阻挡层中铝的掺杂浓度。
4.根据权利要求1或2所述的发光二极管外延片,其特征在于,每个所述量子阱为铟镓氮层,所述第四子层中铟的掺杂浓度小于所述量子阱中铟的掺杂浓度。
5.根据权利要求1或2所述的发光二极管外延片,其特征在于,所述第二子层的厚度小于所述第一子层的厚度,且所述第二子层的厚度小于所述第三子层的厚度;所述第四子层的厚度小于所述第一子层的厚度,且所述第四子层的厚度小于所述第三子层的厚度。
6.根据权利要求5所述的发光二极管外延片,其特征在于,所述第一子层的厚度与所述第三子层的厚度相等,所述第二子层的厚度与所述第四子层的厚度相等。
7.一种发光二极管外延片的生长方法,其特征在于,所述生长方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型半导体层、有源层、电子阻挡层和P型半导体层;
其中,所述有源层包括交替层叠的多个量子阱和多个量子垒,每个所述量子垒包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层和所述第三子层均为掺杂硅的氮化镓层,所述第二子层为掺杂铝的氮化镓层,所述第四子层为掺杂铟的氮化镓层;
所述第一子层中硅的掺杂浓度大于所述第三子层中硅的掺杂浓度。
8.根据权利要求7所述的生长方法,其特征在于,所述第一子层的生长温度、所述第二子层的生长温度、所述第三子层的生长温度、以及所述第四子层的生长温度相等。
9.根据权利要求7或8所述的生长方法,其特征在于,所述第一子层的生长压、所述第二子层的生长压力、所述第三子层的生长压力、以及所述第四子层的生长压力相等。

说明书全文

一种发光二极管外延片及其生长方法

技术领域

[0001] 本发明涉及半导体技术领域,特别涉及一种发光二极管外延片及其生长方法。

背景技术

[0002] 发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源,LED正在被迅速广泛地应用在交通信号灯、城市景观照明、手机背光源等领域。
[0003] 外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底以及依次层叠在衬底上的缓冲层、N型半导体层、有源层、电子阻挡层和P型半导体层。其中,N型半导体层提供的电子和P型半导体层提供的空穴注入有源层进行复合发光。有源层包括交替层叠的多个量子阱和多个量子垒,量子垒为掺杂的氮化镓层。
[0004] 在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
[0005] 量子垒采用掺杂硅的氮化镓层,可以降低晶体中的线缺陷,同时扩展电流电压,有利于电子和空穴的复合发光,提高发光二极管的发光效率,但发光二极管的发光效率还可以进一步提高。

发明内容

[0006] 为了解决现有技术的问题,本发明实施例提供了一种发光二极管外延片及其生长方法。所述技术方案如下:
[0007] 一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括衬底以及依次层叠在所述衬底上的缓冲层、N型半导体层、有源层、电子阻挡层和P型半导体层,所述有源层包括交替层叠的多个量子阱和多个量子垒,每个所述量子垒包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层和所述第三子层均为掺杂硅的氮化镓层,所述第二子层为掺杂的氮化镓层,所述第四子层为掺杂铟的氮化镓层。
[0008] 可选地,所述第一子层中硅的掺杂浓度大于或等于所述第三子层中硅的掺杂浓度。
[0009] 优选地,所述第一子层中硅的掺杂浓度小于所述N型半导体层中N型掺杂剂的掺杂浓度。
[0010] 可选地,所述电子阻挡层为P型掺杂的铝镓氮层,所述第二子层中铝的掺杂浓度小于所述电子阻挡层中铝的掺杂浓度。
[0011] 可选地,每个所述量子阱为铟镓氮层,所述第四子层中铟的掺杂浓度小于所述量子阱中铟的掺杂浓度。
[0012] 可选地,所述第二子层的厚度小于所述第一子层的厚度,且所述第二子层的厚度小于所述第三子层的厚度;所述第四子层的厚度小于所述第一子层的厚度,且所述第四子层的厚度小于所述第三子层的厚度。
[0013] 优选地,所述第一子层的厚度与所述第三子层的厚度相等,所述第二子层的厚度与所述第四子层的厚度相等。
[0014] 另一方面,本发明实施例提供了一种发光二极管外延片的生长方法,所述生长方法包括:
[0015] 提供一衬底;
[0016] 在所述衬底上依次生长缓冲层、N型半导体层、有源层、电子阻挡层和P型半导体层;
[0017] 其中,所述有源层包括交替层叠的多个量子阱和多个量子垒,每个所述量子垒包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层和所述第三子层均为掺杂硅的氮化镓层,所述第二子层为掺杂铝的氮化镓层,所述第四子层为掺杂铟的氮化镓层。
[0018] 可选地,所述第一子层的生长温度、所述第二子层的生长温度、所述第三子层的生长温度、以及所述第四子层的生长温度相等。
[0019] 可选地,所述第一子层的生长压、所述第二子层的生长压力、所述第三子层的生长压力、以及所述第四子层的生长压力相等。
[0020] 本发明实施例提供的技术方案带来的有益效果是:
[0021] 通过在量子垒中采用掺杂硅的氮化镓层,可以降低晶体中的线缺陷,同时扩展电流降低电压,有利于电子和空穴的复合发光,提高发光二极管的发光效率。而且掺杂硅的氮化镓层中插入有掺杂铝的氮化镓层,并且在掺杂硅的氮化镓层之后插入有掺杂铟的氮化镓层,实现掺硅层和非掺硅层交替层叠,掺杂硅层中的部分硅可以通过渗透作用到非掺硅层中,在实现电流扩展电压降低的同时,可以有效避免硅的掺杂浓度太高而降低有源层的晶体质量,有利于电子和空穴的复合发光,最终提升了发光二极管的发光效率。另外,由于铝的势垒较高,因此掺杂铝的氮化镓层可以降低电子的移动速度,有利于电子在量子阱中与空穴进行辐射复合,同时减少泄露到P型半导体层中的电子数量,避免电子在P型半导体层中与空穴发生非辐射复合,最终提升了发光二极管的发光效率。量子垒最后采用掺杂铟的氮化镓层,与量子阱的材料一致,使得量子垒与量子阱之间形成直接且良好的晶格匹配,减少由于晶格失配产生的应力带来的缺陷,从而避免了缺陷引起的非辐射复合,进一步提升了发光二极管的发光效率。附图说明
[0022] 为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0023] 图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
[0024] 图2是本发明实施例提供的有源层的结构示意图;
[0025] 图3是本发明实施例提供的量子垒的结构示意图;
[0026] 图4是本发明实施例提供的一种发光二极管外延片的生长方法的流程图

具体实施方式

[0027] 为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
[0028] 本发明实施例提供了一种发光二极管外延片,图1为本发明实施例提供的发光二极管外延片的结构示意图,参见图1,该发光二极管外延片包括衬底10、缓冲层20、N型半导体层30、有源层40、电子阻挡层50和P型半导体层60,缓冲层20、N型半导体层30、有源层40、电子阻挡层50和P型半导体层60依次层叠在衬底10上。
[0029] 图2为本发明实施例提供的有源层的结构示意图,参见图2,有源层40包括多个量子阱41和多个量子垒42,多个量子阱41和多个量子垒42交替层叠在N型半导体层30上(图2中仅以3个量子阱41和3个量子垒42为例,本发明并不限制于此)。
[0030] 图3为本发明实施例提供的量子垒的结构示意图,参见图3,每个量子垒42包括依次层叠的第一子层421、第二子层422、第三子层423和第四子层424。第一子层421为掺杂硅的氮化镓层,第二子层422为掺杂铝的氮化镓层(即铝镓氮层),第三子层423为掺杂硅的氮化镓层,第四子层424为掺杂铟的氮化镓层(即铟镓氮层)。
[0031] 本发明实施例通过在量子垒中采用掺杂硅的氮化镓层,可以降低晶体中的线缺陷,同时扩展电流降低电压,有利于电子和空穴的复合发光,提高发光二极管的发光效率。而且掺杂硅的氮化镓层中插入有掺杂铝的氮化镓层,并且在掺杂硅的氮化镓层之后插入有掺杂铟的氮化镓层,实现掺硅层和非掺硅层交替层叠,掺杂硅层中的部分硅可以通过渗透作用到非掺硅层中,在实现电流扩展电压降低的同时,可以有效避免硅的掺杂浓度太高而降低有源层的晶体质量,有利于电子和空穴的复合发光,最终提升了发光二极管的发光效率。
[0032] 另外,由于铝的势垒较高,因此掺杂铝的氮化镓层可以降低电子的移动速度,有利于电子在量子阱中与空穴进行辐射复合,同时减少泄露到P型半导体层中的电子数量,避免电子在P型半导体层中与空穴发生非辐射复合,最终提升了发光二极管的发光效率。量子垒最后采用掺杂铟的氮化镓层,与量子阱的材料一致,使得量子垒与量子阱之间形成直接且良好的晶格匹配,减少由于晶格失配产生的应力带来的缺陷,从而避免了缺陷引起的非辐射复合,进一步提升了发光二极管的发光效率。
[0033] 可选地,可以第一子层421中硅的掺杂浓度大于第三子层423中硅的掺杂浓度,也可以第一子层421中硅的掺杂浓度与第三子层423中硅的掺杂浓度相等,即第一子层421中硅的掺杂浓度可以大于或等于第三子层423中硅的掺杂浓度。第一子层中硅的掺杂浓度较大,在降低线缺陷和电压的同时,可以有效利用第二子层对电子的阻挡作用,避免电子泄露到P型半导体层中与空穴进行非辐射复合。
[0034] 进一步地,第一子层421中硅的掺杂浓度可以小于或等于第三子层423中硅的掺杂浓度的3倍,如第一子层421中硅的掺杂浓度为于第三子层423中硅的掺杂浓度的2倍。若第一子层中硅的掺杂浓度大于第三子层中硅的掺杂浓度的3倍,则可能由于第一子层中硅的掺杂浓度太大而扩散到量子阱中,影响有源层的晶体质量。
[0035] 优选地,第一子层421中硅的掺杂浓度可以小于N型半导体层30中N型掺杂剂的掺杂浓度,避免量子垒中硅的掺杂浓度太大而扩散到量子阱中,影响有源层的晶体质量。
[0036] 进一步地,第一子层421中硅的掺杂浓度可以为N型半导体层30中N型掺杂剂的掺杂浓度的1/50~1/150。
[0037] 具体地,第一子层421中硅的掺杂浓度可以为5*1017/cm3~2.5*1018/cm3,第三子层423中硅的掺杂浓度可以为3*1017/cm3~1018/cm3,N型半导体层30中N型掺杂剂的掺杂浓度可以为8*1018/cm3~8*1019/cm3。
[0038] 具体地,电子阻挡层50可以为P型掺杂的铝镓氮层,如AlyGa1-yN层,0.15≤y≤0.25。
[0039] 可选地,第二子层422中铝的掺杂浓度可以小于电子阻挡层50中铝的掺杂浓度,避免第二子层中铝的掺杂浓度太大而限制太多的电子,导致注入量子阱中进行复合发光的电子数量不够,影响量子阱的辐射复合效率。
[0040] 进一步地,第二子层422中铝的掺杂浓度可以为电子阻挡层50中铝的掺杂浓度1/10~1/5。若第二子层中铝的掺杂浓度小于电子阻挡层中铝的掺杂浓度的1/10,则可能由于第二子层中铝的掺杂浓度太低而起不到限制电子的作用,导致电子泄露到P型半导体层中与空穴进行非辐射复合;若第二子层中铝的掺杂浓度大于电子阻挡层中铝的掺杂浓度的1/
5,则可能由于第二子层中铝的掺杂浓度太大而限制太多的电子,导致注入量子阱中进行复合发光的电子数量不够,影响量子阱的辐射复合效率,而且还可能由于掺杂杂质过多而影响晶体质量。
[0041] 具体地,第二子层422中铝的掺杂浓度可以为5*1019/cm3~1020/cm3,电子阻挡层50中铝的掺杂浓度可以为5*1020/cm3~2.5*1021/cm3。
[0042] 具体地,每个量子阱41可以为铟镓氮层。
[0043] 可选地,第四子层424中铟的掺杂浓度可以小于量子阱41中铟的掺杂浓度,避免第四子层中铟的掺杂浓度太接近量子阱中铟的掺杂浓度而起不到匹配量子阱和量子垒的作用。
[0044] 进一步地,第四子层424中铟的掺杂浓度可以为量子阱41中铟的掺杂浓度的1/20~1/10。若第四子层中铟的掺杂浓度小于量子阱中铟的掺杂浓度的1/20,则可能由于第四子层中铟的掺杂浓度太低而无法实现与量子阱的晶格匹配;若第四子层中铟的掺杂浓度大于量子阱中铟的掺杂浓度的1/10,则可能由于第四子层中铟的掺杂浓度太高而无法与量子垒中的其它层匹配。
[0045] 具体地,第四子层424中铟的掺杂浓度可以为1019/cm3~5*1019/cm3,量子阱41中铟的掺杂浓度可以为1020/cm3~5*1020/cm3。
[0046] 可选地,第二子层422的厚度可以小于第一子层421的厚度,且第二子层422的厚度可以小于第三子层423的厚度;第四子层424的厚度可以小于第一子层421的厚度,且第四子层424的厚度可以小于第三子层423的厚度。掺硅层(包括第一子层和第三子层)的厚度较大,可以有效降低线缺陷和扩展电流。
[0047] 进一步地,第二子层422的厚度可以为第一子层421的厚度的1/5~1/3,且第二子层422的厚度可以为第三子层423的厚度的1/5~1/3;第四子层424的厚度可以为第一子层421的厚度的1/5~1/3,且第四子层424的厚度可以为第三子层423的厚度的1/5~1/3。若非掺硅层(包括第二子层和第四子层)的厚度小于掺硅层(包括第一子层和第三子层)的厚度的1/5,则可能由于掺硅层太厚而导致硅渗透到量子阱中,影响有源层的晶体质量;若非掺硅层(包括第二子层和第四子层)的厚度大于掺硅层(包括第一子层和第三子层)的厚度的
1/3,则可能由于非掺硅层太厚而无法有效降低线缺陷和扩展电流。
[0048] 优选地,第一子层421的厚度可以与第三子层423的厚度相等,第二子层422的厚度可以与第四子层424的厚度相等,以方便实现。
[0049] 具体地,第一子层421的厚度可以为2nm~4nm,第二子层422的厚度可以为1nm~2nm,第三子层423的厚度可以为2nm~4nm,第四子层424的厚度可以为1nm~2nm。
[0050] 进一步地,量子阱41的厚度可以为2.5nm~4.5nm。
[0051] 可选地,量子阱41的数量与量子垒42的数量相同,量子垒42的数量可以为8个~15个。
[0052] 在具体实现时,衬底10可以为蓝宝石衬底。缓冲层20可以包括低温缓冲层和未掺杂氮化镓层;低温缓冲层可以为低温生长的氮化镓层,厚度可以为15nm~30nm;未掺杂氮化镓层可以为生长温度比低温缓冲层高的氮化镓层,厚度可以为2μm~3.5μm。N型半导体层30可以为N型掺杂的氮化镓层,厚度可以为2μm~3μm。电子阻挡层50的厚度可以为30nm~50nm。P型半导体层60可以为P型掺杂的氮化镓层,厚度可以为50nm~80nm。
[0053] 本发明实施例提供了一种发光二极管外延片的生长方法,适用于生长图1所示的发光二极管外延片。图4为本发明实施例提供的发光二极管外延片的生长方法的流程图,参见图4,该生长方法包括:
[0054] 步骤201:提供一衬底。
[0055] 在本实施例中,采用Veeco K465i or C4金属有机化合物化学气相沉淀(英文:Metal Organic Chemical Vapor Deposition,简称:MOCVD)设备实现发光二极管外延片的制造方法。具体地,采用高纯氢气(H2)、高纯氮气(N2)、以及高纯氢气和高纯氮气的混合气体中的一种作为载气,高纯气(NH3)作为氮源,三甲基镓(英文简称:TMGa)和三乙基镓(TEGa)作为镓源,三甲基铟(TMAl)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂。
[0056] 具体地,该步骤201可以包括:
[0057] 在氢气气氛下,高温处理衬底5~6min。
[0058] 其中,反应室温度为1000℃~1100℃,反应室压力为200torr~500torr。
[0059] 步骤202:在衬底上依次生长缓冲层、N型半导体层、有源层、电子阻挡层和P型半导体层。
[0060] 在本实施例中,有源层包括交替层叠的多个量子阱和多个量子垒,每个量子垒包括依次层叠的第一子层、第二子层、第三子层和第四子层;第一子层和第三子层均为掺杂硅的氮化镓层,第二子层为掺杂铝的氮化镓层,第四子层为掺杂铟的氮化镓层。
[0061] 可选地,第一子层的生长温度、第二子层的生长温度、第三子层的生长温度、以及第四子层的生长温度可以相等,以方便实现。
[0062] 具体地,量子垒的生长温度可以为850℃~940℃。
[0063] 进一步地,量子阱的生长温度可以为720℃~810℃。
[0064] 可选地,第一子层的生长压力、第二子层的生长压力、第三子层的生长压力、以及第四子层的生长压力可以相等,以方便实现。
[0065] 具体地,量子垒的生长压力可以为200torr~300torr。
[0066] 进一步地,量子阱的生长压力可以为200torr~300torr。
[0067] 具体地,该步骤202可以包括:
[0068] 控制反应室温度为530℃~560℃,反应室压力为200torr~500torr,在衬底上生长低温缓冲层;
[0069] 控制反应室温度为1000℃~1100℃,反应室压力为200torr~600torr,在低温缓冲层上生长未掺杂氮化镓层;
[0070] 控制反应室温度为1000℃~1100℃,反应室压力为200torr~300torr,在未掺杂氮化镓层上生长N型半导体层;
[0071] 在N型半导体层上有源层;
[0072] 控制反应室温度为930℃~970℃,反应室压力为100torr,在有源层上生长电子阻挡层;
[0073] 控制反应室温度为940℃~980℃,反应室压力为200torr~600torr,在电子阻挡层上生长P型半导体层。
[0074] 在具体实现时,缓冲层生长在蓝宝石的[0001]面上。
[0075] 可选地,在该步骤202之后,该生长方法还可以包括:
[0076] 在氮气气氛下,持续处理P型半导体层20min~30min,形成P型接触层。
[0077] 其中,反应室温度为650℃~750℃。
[0078] 通过采用上述方式活化P型半导体层中掺杂的镁,使镁活化后产生更多的空穴,避免由于不活化而导致与P型电极之间的欧姆接触较差,造成LED芯片的亮度低、电压高。
[0079] 以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈