首页 / 专利库 / 电脑零配件 / 中央处理器 / 总线型的中央处理器

总线型的中央处理器

阅读:408发布:2023-01-26

专利汇可以提供总线型的中央处理器专利检索,专利查询,专利分析的服务。并且本 发明 公开一种总线型的 中央处理器 ,包括 控制器 、至少一个功能模 块 、总线和总线控制单元,其中:所述总线连接所述控制器与所述功能模块;所述总线控制单元连接所述总线,根据所述控制器与所述功能模块交互的信息类型选择相应的总线用于所述信息的交互。本发明的总线型的中央处理器无需在控制器上设置大量的用于点对点连接的线路,各种 信号 都可以按类在总线上传输,防止后端布线出现拥塞问题,使得中央处理器的体系架构变得简单、规整, 信号传输 时也会快速、有序。,下面是总线型的中央处理器专利的具体信息内容。

1.一种总线型的中央处理器,包括控制器、至少一个功能模、总线和总线控制单元,其中:
所述控制器与各个所述功能模块通过所述总线连接;
所述总线控制单元连接所述总线,根据所述控制器与所述功能模块交互的信息类型选择相应的总线用于所述信息的交互,其中,所述信息类型为地址信号,数据信号和控制信号中的一种。
2.根据权利要求1所述的中央处理器,其中,
所述控制器通过所述总线控制单元选择的总线与译码模块、执行模块、结果缓冲模块和结果处理模块交互信息。
3.根据权利要求1或2所述的中央处理器,其中,
所述功能模块通过连接总线或者从总线上移除的方式加入所述中央处理器的主体架构中或从该架构中移除。
4.根据权利要求3所述的中央处理器,其中,
所述总线至少包括一条地址总线、一条数据总线和一条控制总线。
5.根据权利要求4所述的中央处理器,其中,
所述地址总线、数据总线和控制总线采用时分多址的方式。
6.根据权利要求3所述的中央处理器,其中,
所述功能模块包括译码模块、执行模块、结果缓冲模块和结果处理模块,其中,所述控制器的指令信号经过所述译码模块的译码后输出至执行模块,所述执行模块执行所述指令信号得到的执行结果经所述结果缓冲模块输出至所述结果处理模块,反馈给所述控制器。
7.一种总线型中央处理器,包括控制器、多个功能模块、总线单元,其中,所述总线单元包括总线和总线控制单元,所述控制器与所述多个功能模块通过所述总线连接;
所述总线控制单元连接所述总线,根据所述控制器与各个功能模块交互的信息类型选择相应的总线用于所述信息的交互,其中,所述信息类型为地址信号,数据信号和控制信号中的一种。
8.根据权利要求7所述的中央处理器,其中,
所述总线单元还包括连接所述控制器和所述功能模块的接口模块和时序协调模块。
9.根据权利要求8所述的中央处理器,其中,
所述时序协调模块包括用于判断数据时序先后的时序判断电路、用于数据延时处理的延时电路和输出电路。

说明书全文

总线型的中央处理器

技术领域

[0001] 本发明涉及中央处理器,尤其涉及一种总线型的中央处理器。

背景技术

[0002] 随着电子芯片技术的高速发展,CPU(中央处理器)设计朝着高复杂度和高密度方向发展。在CPU设计难度增大的同时,CPU的高复杂度和高密度带来了其性能的可靠性和设计的可操作性等问题。其中,CPU的架构设计已成为影响其可靠性和可操作性的一个主导因素。传统的CPU设计技术已经难以满足现代发展的需要。
[0003] 图1为传统CPU架构示意图。参照图1,传统的CPU架构主要包括控制器1、译码模2、执行模块3、结果缓冲模块4和结果处理模块5。其中,控制器和这些模块之间采用点对点的连接方式。各个模块直接握手,信号采用点对点的方式,直接由一个模块传送到另一个模块。如图1所示,CPU中的控制器直接向这些模块发送信号,并接收从这些模块返回的信号。
另外,各个模块之间的数据信号的流动方式也是点对点的方式。例如,译码模块2将从控制器接收到的信号进行译码后发送至执行模块3,执行模块3执行完信号的指令后,将执行结果发送至结果缓冲模块4,结果缓冲模块4再将信号发送至结果处理模块5。由于传统CPU架构中点对点的连接方式的限制,其信号传输也只能采用点对点的通信方式。包括地址信号、数据信号和控制信号在内的所有信号从一个模块发出,直接到达另一个接收模块。这种点对点的设计结构,CPU中直接与控制器连接的线路较多,不仅会导致CPU的体系架构变得复杂和凌乱,而且会导致数据传输的信号混乱。这会增加设计CPU架构的困难和时间成本。随着CPU规模的不断增加,这种影响愈加明显。特别对于百万级或千万门级的CPU而言,按传统方式进行后端布线时会出现拥塞等问题。

发明内容

[0004] 针对现有技术中存在的问题,根据本发明的一个方面,提供了一种总线型的中央处理器,包括控制器、至少一个功能模块、总线和总线控制单元,其中:所述总线连接所述控制器与所述功能模块;所述总线控制单元连接所述总线,根据所述控制器与所述功能模块交互的信息类型选择相应的总线用于所述信息的交互。
[0005] 本发明的中央处理器没有在控制器上设置大量的用于点对点连接的线路,各种信号都可以按类在总线上传输,防止后端布线出现拥塞问题,使得中央处理器的体系架构变得简单、规整,信号传输时也会快速、有序。
[0006] 在一些实施方式中,所述总线控制单元根据所述控制器和所述功能模块传输的地址信号和/或数据信号和/或控制信号的类型,相应选择地址总线和/或数据总线和/或控制总线。
[0007] 不同的信号通过不同的总线进行发送和接收,使得地址信号、数据信号和控制信号在传输时不会混乱,提高了信号传输的速度和精度
[0008] 在一些实施方式中,所述控制器通过所述总线控制单元选择的总线与译码模块、执行模块、结果缓冲模块和结果处理模块交互信息。
[0009] 在一些实施方式中,所述各个功能模块通过连接总线或者从总线上移除的方式加入CPU的总体架构中或从该架构中移除。
[0010] 本实施方式中的各个功能模块可以自由在CPU中的增加或移除,不仅方便对CPU的设计修改和后续研发工作,而且设计出的CPU在物理构架上非常简单清晰,其加工和制作也非常方便、高效。
[0011] 在一些实施方式中,所述总线的条数至少为3条,至少包括一条地址总线、一条数据总线和一条控制总线。
[0012] 在一些实施方式中,所述总线采用TDMA(Time division multiplex access,时分多址)的方式将地址总线、数据总线和控制总线合并成1条或者2条总线。其中,TDMA是在网络中应用于用一条线路传输多路数据,基于分时段应用线路的技术。
[0013] 通过灵活的总线的设计方式,使得CPU的电路更加规整,扩大了其适应范围。
[0014] 根据本发明的另一个方面,提供了一种总线型的中央处理器,包括控制器、多个功能模块和总线单元,其中,所述总线单元包括总线和总线控制单元,所述总线控制单元连接所述总线,根据所述控制器与各个功能模块交互的信息类型选择相应的总线用于所述信息的交互。
[0015] 在一些实施方式中,所述总线单元还包括连接所述控制器和所述功能模块的接口模块和时序协调模块。
[0016] 本实施例中,可以将总线和总线控制单元和接口模块和时序协调模块集成在总线单元内,这种模块化的集成设计方式,不仅在生产和使用时非常便利,而且使得高密度和高复杂度的CPU在设计时更加简单、规整。
[0017] 本发明的中央处理器无需在控制器上设置大量的用于点对点连接的线路,各种信号都可以按类在总线上传输,防止后端布线出现拥塞问题,使得中央处理器的体系架构变得简单、规整,信号传输时也会快速、有序。附图说明
[0018] 图1为传统CPU架构示意图;
[0019] 图2为本发明一实施方式的CPU架构示意图;
[0020] 图3为本发明一实施方式的地址响应电路示意图;
[0021] 图4为本发明一实施方式的寄存器组模块与三条数据总线通信的示意图;
[0022] 图5为本发明另一实施方式的CPU架构示意图;
[0023] 图6为本发明一实施方式的时序协调模块示意图。

具体实施方式

[0024] 下面结合附图对本发明作进一步详细的说明。
[0025] 图2为本发明一实施方式的CPU架构示意图。本发明提出一种全新的CPU架构设计模式。如图2所示,本发明CPU包括控制器1、功能模块2、总线3和总线控制单元4。其中,功能模块2包括译码模块21、执行模块22、结果缓冲模块23、结果处理模块24这四个功能模块。控制器1与各个功能模块2通过总线3连接。总线控制单元4连接所述总线3。
[0026] 本发明通过在传统的CPU架构上增加总线3和总线控制单元4。总线控制单元4控制着总线3中信号的传输方式,起到了信号中转控制的中央枢纽作用。根据本实施例中总线型的CPU设计方式,可以将这多个功能模块视为多个IP Core(Intellectual Property core,知识产权核,以下简称IP核)。其中IP核是用硬件描述语言描述的具有特定功能的电路功能模块,这种电路功能模块可以被移植到不同的半导体工艺中进行集成电路芯片生产。
[0027] 上述CPU的架构类似SoC(System On Chip系统级芯片)的模式,改变了传统CPU设计内部各个模块直接握手,信号直接由一个模块传送到另一个模块的设计方式,取代传统CPU内部的各个模块的各个功能模块。将本发明中的各个功能模块也可称之为“类IP模块”。
[0028] 本实施方式中的各个功能模块可以在CPU中自由地增加或移除,不仅方便对CPU的设计修改和后续研发工作,而且设计出的CPU在物理构架非常简单清晰,其加工和制作也非常方便、高效。
[0029] 本发明提出的是一种新的CPU架构,CPU内部各个功能模块2虽被称之为“类IP模块”,但与现有的IP模块不同,因此,以往的成熟总线技术不能完全适应本发明的需要。因此,本发明根据CPU内部各个功能模块2的功能特点,设计了一种符合本发明CPU设计要求的总线。
[0030] 在一些实施方式中,所述总线的条数至少为3条,至少包括一条地址总线、一条数据总线和一条控制总线。在一些实施方式中,所述总线采用TDMA的方式将地址总线、数据总线和控制总线合并成1条或者2条总线。其中,TDMA是在网络中应用于用一条线路传输多路数据,基于分时段应用线路的技术。本实施例中,总线3采用了三总线结构,该结构有三条总线,分别为传输地址信号的地址总线,传输数据信号的数据总线,传输控制信号的控制总线。总线控制单元4根据地址信号、数据信号和控制信号的类型,分别选择相应的地址总线、数据总线和控制总线,将控制器1和四个功能模块中的信号进行分类、快速、有序的交互。由于IP核模块移植的便利性,本发明中每个“类IP模块”可以采取“搭积木”的方式加入CPU的总体架构中或从该架构中移除。
[0031] 下面列举一实施例说明CPU的具体设计时需要关注的细节:
[0032] 首先,设计CPU内部的各个功能模块(例如译码模块、执行模块、结果缓冲模块以及结果处理模块等)时,主要考虑其内部和外部的设计。
[0033] 关于各功能模块的内部设计,根据各功能设计模块的逻辑架构,采用硬件描述语言对其功能进行描述,经过功能仿真验证其确定的功能。总线型CPU则采取类似于广播的方式通过总线控制单元进行有序的“呼叫”,而各个功能模块采取“响应”的方式来完成与CPU的通信。这就需要对地址识别的元件进行设计。所谓地址识别的元件,就是功能模块对地址总线的响应电路。
[0034] 图3为本发明一实施方式的地址响应电路示意图。各个功能模块的地址在设计之初已经确定,并将这些地址固化在其硬件相应电路之中,该地址称为模块固化地址。如图3所示,在响应总线地址的时候,总线地址与模块固化地址经过比较电路进行比较,输出比较结果。如果这两个地址一致,则地址匹配正确,响应电路通知本功能模块执行相关的动作,否则不执行相关的动作。
[0035] 以设计执行部件的地址识别的元件为例。当指令数据流到达执行部件,需要执行的时候,总线控制单元根据控制部件的控制发送数据地址。这个地址可以到达任何一个挂载在总线上的功能模块,但是只有相应地址识别的部件才会识别此地址,然后执行相应的操作。在电路层面上,地址识别的元件主要通过一个比较电路来实现。将总线上的地址与功能模块内部地址通过一个比较电路相比较。如果二者相匹配,则进行数据的传输工作,否则,相应的功能模块不响应。
[0036] 总线型CPU和传统CPU的区别在于,传统CPU由控制部件直接对功能模块进行控制,包括地址传送和控制信号的传输,而总线型CPU通过总线来交换信息。关于各功能模块的外部设计,主要是针对模块的外部接口设计,这需要与总线型CPU设计相适应。具体来说,由于这些模块采用挂载在总线上的方式进行工作,因此,这些模块的外部接口需要能够同CPU的总线信号相匹配,即CPU的总线信号要满足各个功能模块接口的要求。以指令执行模块为例,其正常工作需要执行使能信号、地址数据输入信号、数据输入信号以及数据输出信号,那么数据总线、地址总线和控制总线就要能提供使能信号、地址信号和数据信号。这样才能保证模块的正常工作。
[0037] 总线型CPU的这种架构特点,使其在设计上无需在控制器上连接各种类型的线路,可以缓解或避免后端实现的过程中可能会出现局部布线拥塞等问题。使得CPU的体系架构变得简单、规整,信号传输时也会快速、有序。
[0038] 另外,本发明的CPU中的功能模块增加非常简单方便,不仅方便对CPU的设计修改和后续研发工作,而且使得CPU在物理构架上非常简单清晰,其加工和制作也非常方便且高效。
[0039] 为了便于说明,本实施例中仅设计了四个功能模块,也可以根据实际需要进行增加或减少具体的模块,例如增加累加器模块、算术运算模块等。另外,本实施例中三总线结构也可以根据实际情况进行改动。例如,将数据总线、地址总线和控制总线进行合并,这主要应用在一些对于工作速度要求不高的CPU设计中。对于速度的要求不高时,地址、数据和控制信号不必并行给出。这时,可以将三总线合并成一条或两条总线,由控制部件采取TDMA的方式。即对于完成一个CPU功能,在同样的总线上,在不同的处理阶段分别给出不同的地址、数据或控制信号,这样可以减少线路设计的复杂度。
[0040] 相反,在对速度要求高的CPU设计中,可以增加同一类型总线的数量。例如,在有多读多写结构寄存器组的CPU中,可以将数据总线由一条增加为多条读写总线。这样在执行指令的时候,经过寄存器组的多路数据可以采用并行的方式到达相应的功能模块,从而提高系统的数据吞吐能,进而提高处理速度。在不脱离本发明创造构思的前提下,对总线结构做出的若干变形和改进,这些都属于本发明的保护范围。下面例举一实施例说明三条数据总线与寄存器组模块进行通信的实现方式。
[0041] 图4为本发明一实施方式的寄存器组模块与三条数据总线通信的示意图。如图4所示,寄存器组包括两个读数据端口和一个写数据端口。两个读数据端口分别与两条数据总线连接,用于读取其中的数据。一个写数据端口与剩余的一条数据总线连接,用于向其内写入数据。其中寄存器组是一个采用寄存器结构的存储机构,用来存储数据或指令,其功能类似于存储器
[0042] 图5为本发明另一实施方式的总线型的CPU架构示意图。该CPU包括控制器1、多功能模块2和总线单元5。本实施方式的CPU的结构与上述图2中的实施方式相比具有如下区别:一方面,本实施方式中将总线3、总线控制单元4进行集成处理,形成总线单元5,另一方面,增加了接口模块6和时序协调模块7。
[0043] 模块化的集成设计方式,不仅在生产和使用时非常便利,而且使得高密度和高复杂度的CPU设计时更加简单、规整。
[0044] 其中,在设计CPU架构时,总线3采用了上述的三总线结构,包括为传输地址、数据和控制信号的地址总线、数据总线和控制总线。信号的传输和交换都需要通过这三条总线。
[0045] 本发明所提出的总线型CPU架构将CPU内部的模块以“类IP模块”的形式和总线连接,完成其相应功能。在设计该架构模块时,因为不同的功能模块由于本身的特性,操作速度不等。例如CPU内部的运算部件,特别是乘法部件,一般来说速度比较慢,是系统的时序瓶颈。本实施方式是通过设置时序协调模块7用来协调各个部件因操作速度不同产生的时序问题。
[0046] 图6为本发明一实施方式的时序协调模块示意图。如图6所示,时序协调模块7包括用于判断数据时序先后的时序判断电路71、延时电路72和输出电路73。其中,时序判断电路71在CPU设计中是一个常规的电路。在设计传统CPU时,将时序判断电路71布置在CPU的控制器中,来对CPU的工作时序进行判断。而本发明的时序判断电路设置在时序协调模块之中,使之成为一个相对独立的单元,用来协调CPU的工作时序。时序判断电路71在设置时,综合考虑CPU在各种情况下的时序状况,将设计的时序要求以硬件的形式固化在电路之中。例如:CPU连续执行乘法指令和数据传送指令。当数据传送指令的执行需要前边乘法指令执行的结果时,由于乘法指令执行速度相对于后边的数据传送指令较慢,所述数据传送时乘法指令的结果还没有产生,这个时候时序问题就产生了。此种情况下,需要后边的数据传送指令等待前边乘法指令的执行,直到乘法指令产生正确的结果。又如:CPU执行多周期指令(即执行一条指令需要多个时钟周期的时间。)时候,与之相关指令的执行却为单周期,在指令执行单周期和多周期指令的时候就会产生时序上的混乱,从而带来时序上的问题。此时,单周期指令需要等待多周期指令的执行完成。
[0047] 时序协调模块7协调CPU时序的方式为:判断电路71采集当前需要执行和正在执行的硬件电路信号(例如控制信号和数据信号),与固化在时序判断电路71内部的时序要求信号进行对比(这个比较过程可通过常规的比较电路来实现),通过比较的结果得出:如果信号需要延迟,将延迟信号发送至延时电路72,信号在延时电路72内做适当的延时,然后经过输出电路73输出信号;如果信号不需要延迟,则将非延时电路信号经过延时电路72的旁路发送到输出电路73,输出电路73输出信号,供后级电路使用。
[0048] 下面列举一个例子具体说明通过时序协调模块7进行时序调节的实现方式。在流线设计的CPU中,乘法器通常是一个时序上很慢的器件,执行一次乘法操作一般需要几个时钟周期的时间。这样,当时序较快的器件在快速执行其操作之后,需要获取乘法操作的结果,就产生了时序上的不匹配问题。这时时序调节模块7就可以对时序较快的器件的时序进行延时调节,使得它们的时序相匹配。
[0049] 为了达到总线的快速、高可靠性的设计要求,在设计选型和具体设计的时候可以结合各个单元的特点,有针对性地进行设计。总线单元连接CPU内部控制器和多个功能模块,因此,其接口模块6可以根据各个模块的功能特点来规划设计模块接口,使其能和三总线良好的对接。
[0050] 因此,每个被视为IP核模块的功能模块就可以采取搭积木的方式从CPU的总体架构中增加或减少。因此本发明的CPU中的功能模块增加非常简单方便,不仅方便对CPU的设计修改和后续研发工作,而且使得CPU在物理构架上非常简单清晰,其加工和制作也非常方便且高效。该CPU结构上的相对简单整齐,也使CPU在体系架构上保证了设计实现的易操作性和工作上的可靠性。以适应当今CPU越来越向高复杂度和高密度方向发展的要求。
[0051] 另外,信号通过由总线控制单元4控制的总线3进行传输。这种设计无需在控制器上连接各种类型的线路,防止后端实现的过程中可能会出现布线拥塞等问题。使得CPU的体系架构变得简单、规整,信号传输时也会快速、有序。
[0052] 以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈